JP2507361B2 - 画像情報処理装置 - Google Patents
画像情報処理装置Info
- Publication number
- JP2507361B2 JP2507361B2 JP61258512A JP25851286A JP2507361B2 JP 2507361 B2 JP2507361 B2 JP 2507361B2 JP 61258512 A JP61258512 A JP 61258512A JP 25851286 A JP25851286 A JP 25851286A JP 2507361 B2 JP2507361 B2 JP 2507361B2
- Authority
- JP
- Japan
- Prior art keywords
- image information
- address
- read
- storage means
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Digital Computer Display Output (AREA)
- Image Processing (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば表示画面上に複数の画像情報をマ
ルチウィンド表示することが可能な画像情報処理装置に
関する。
ルチウィンド表示することが可能な画像情報処理装置に
関する。
（従来の技術） 周知のように、画像情報を光ディスク装置に記憶し、
この記憶された画像情報を所望に応じて検索し、CRTデ
ィスプレイ装置上に表示可能な画像情報処理装置が開発
されている。この種の画像情報処理装置においては、例
えば光ディスク装置より読出した複数の画像情報をCRT
ディスプレイ装置上にマルチウィンド表示する機能を有
している。
この記憶された画像情報を所望に応じて検索し、CRTデ
ィスプレイ装置上に表示可能な画像情報処理装置が開発
されている。この種の画像情報処理装置においては、例
えば光ディスク装置より読出した複数の画像情報をCRT
ディスプレイ装置上にマルチウィンド表示する機能を有
している。
ところで、このマルチウィンド表示を行う場合、現在
表示している画像情報の上に他の画像情報を重ねて表示
すると、下側に表示されていた画像情報がメモリ上で他
の画像情報に書換えられてしまう。このため、上側に表
示されている画像情報を取除いた場合、下側の画像情報
を再現するためには、再びその画像情報を光ディスク装
置から読出してこなければならないものであり、元の画
像情報を表示するまでに時間を要するものであった。
表示している画像情報の上に他の画像情報を重ねて表示
すると、下側に表示されていた画像情報がメモリ上で他
の画像情報に書換えられてしまう。このため、上側に表
示されている画像情報を取除いた場合、下側の画像情報
を再現するためには、再びその画像情報を光ディスク装
置から読出してこなければならないものであり、元の画
像情報を表示するまでに時間を要するものであった。
（発明が解決しようとする問題点） この発明は、マルチウィンド表示における表示画像の
切換え時間に係わる問題を解決するものであり、その目
的とするところは、マルチウィンド表示で画面を変更し
ても瞬時に元の画像を表示することが可能な画像情報処
理装置を提供しようとするものである。
切換え時間に係わる問題を解決するものであり、その目
的とするところは、マルチウィンド表示で画面を変更し
ても瞬時に元の画像を表示することが可能な画像情報処
理装置を提供しようとするものである。
［発明の構成］ （問題点を解決するための手段） この発明は、第１の画像情報及びこの第１の画像情報
の少なくとも一部に第２の画像情報を重ね合わせて表示
することが可能な表示画面を有する表示手段と、この表
示手段表示画面複数枚分の画像情報を記憶可能な記憶手
段と、この記憶手段の書込みアドレス、読み出しアドレ
スを個別に発生可能な第１、第２のアドレス発生手段
と、前記表示手段の表示画面に、前記重ね合わせて表示
を行う場合に、前記第１のアドレス発生手段によって、
前記記憶手段に記憶された第１の画像情報の少なくとも
一部の領域に対応する第１のアドレスを前記記憶手段に
対し発生させ、この第１のアドレスに従って前記第１の
画像情報の少なくとも一部を前記記憶手段から読み出す
とともに、前記記憶手段に前記第２の画像情報を書き込
むことにより、前記第１の画像情報の前記少なくとも一
部の領域に前記第２の画像情報を挿入し、かつ前記第２
のアドレス発生手段によって、前記記憶手段に記憶され
た前記第１の画像情報以外の領域に対応する第２のアド
レスを、前記記憶手段に対し発生させ、この第２のアド
レスに従って前記読み出した前記第１の画像情報の前記
少なくとも一部を前記記憶手段に書き込む制御手段とを
具備している。
の少なくとも一部に第２の画像情報を重ね合わせて表示
することが可能な表示画面を有する表示手段と、この表
示手段表示画面複数枚分の画像情報を記憶可能な記憶手
段と、この記憶手段の書込みアドレス、読み出しアドレ
スを個別に発生可能な第１、第２のアドレス発生手段
と、前記表示手段の表示画面に、前記重ね合わせて表示
を行う場合に、前記第１のアドレス発生手段によって、
前記記憶手段に記憶された第１の画像情報の少なくとも
一部の領域に対応する第１のアドレスを前記記憶手段に
対し発生させ、この第１のアドレスに従って前記第１の
画像情報の少なくとも一部を前記記憶手段から読み出す
とともに、前記記憶手段に前記第２の画像情報を書き込
むことにより、前記第１の画像情報の前記少なくとも一
部の領域に前記第２の画像情報を挿入し、かつ前記第２
のアドレス発生手段によって、前記記憶手段に記憶され
た前記第１の画像情報以外の領域に対応する第２のアド
レスを、前記記憶手段に対し発生させ、この第２のアド
レスに従って前記読み出した前記第１の画像情報の前記
少なくとも一部を前記記憶手段に書き込む制御手段とを
具備している。
（作用） この発明は、第１、第２のアドレス発生手段を用い
て、第１の画像情報及びこの第１の画像情報の少なくと
も一部に第２の画像情報を重ね合わせてマルチウィンド
表示するものであり、制御手段の制御に基づき、第１の
アドレス発生手段によって記憶手段における第１の画像
情報の一部に対する第１のアドレスを発生させ、この第
１のアドレスにより第１の画像情報の一部を読み出すと
ともに、この読み出した部分に第２の画像情報を書き込
み、第２のアドレス発生手段によって記憶手段における
第１の画像情報以外の領域に対応する第２のアドレスを
発生させ、この第２のアドレスにより前記読み出した第
１の画像情報の一部を書き込んでいる。したがって、記
憶手段に記憶されている第１の画像情報から抜き出した
一部を画像情報をその記憶手段内に記憶させ、外部の記
憶手段に記憶させていないため、マルチウィンド表示に
おいて画面を変更した際、画像情報を高速に切り換え表
示することができる。
て、第１の画像情報及びこの第１の画像情報の少なくと
も一部に第２の画像情報を重ね合わせてマルチウィンド
表示するものであり、制御手段の制御に基づき、第１の
アドレス発生手段によって記憶手段における第１の画像
情報の一部に対する第１のアドレスを発生させ、この第
１のアドレスにより第１の画像情報の一部を読み出すと
ともに、この読み出した部分に第２の画像情報を書き込
み、第２のアドレス発生手段によって記憶手段における
第１の画像情報以外の領域に対応する第２のアドレスを
発生させ、この第２のアドレスにより前記読み出した第
１の画像情報の一部を書き込んでいる。したがって、記
憶手段に記憶されている第１の画像情報から抜き出した
一部を画像情報をその記憶手段内に記憶させ、外部の記
憶手段に記憶させていないため、マルチウィンド表示に
おいて画面を変更した際、画像情報を高速に切り換え表
示することができる。
（実施例） 以下、この発明の一実施例について図面を参照して説
明する。
明する。
第２図は画像情報処理装置の構成を示すものである。
CPU11は、マルチウィンド表示において、後述するビッ
トマップメモリのどの領域にどの画像情報が記憶されて
いるかといったアドレス制御を行うとともに、その他、
画像情報処理装置全体の制御を行なうものである。この
CPU11にはシステムバス12を介してコマンド情報や検索
情報等を入力するキーボード13、光ディスク装置14の検
索情報等を記憶する磁気ディスク装置15、例えばCPU11
の動作を制御するプログラム等が記憶されたメモリ16が
接続されている。
CPU11は、マルチウィンド表示において、後述するビッ
トマップメモリのどの領域にどの画像情報が記憶されて
いるかといったアドレス制御を行うとともに、その他、
画像情報処理装置全体の制御を行なうものである。この
CPU11にはシステムバス12を介してコマンド情報や検索
情報等を入力するキーボード13、光ディスク装置14の検
索情報等を記憶する磁気ディスク装置15、例えばCPU11
の動作を制御するプログラム等が記憶されたメモリ16が
接続されている。
また、前記システムバス12と、イメージバス17には、
前記画像情報を記憶する光ディスク装置14、例えば表示
画像数ページ分の画像情報を記憶可能な記憶容量を有す
るページハッファメモリ18、詳細は後述する表示制御部
19、および画像制御部20が接続されている。前記表示制
御部19には、CTRディスプレイ装置21が接続され、このC
RTディスプレイ装置21には、光ディスク装置14より読出
された画像情報、二次元走査装置22より読取られた画像
情報等が表示されるようになっている。
前記画像情報を記憶する光ディスク装置14、例えば表示
画像数ページ分の画像情報を記憶可能な記憶容量を有す
るページハッファメモリ18、詳細は後述する表示制御部
19、および画像制御部20が接続されている。前記表示制
御部19には、CTRディスプレイ装置21が接続され、このC
RTディスプレイ装置21には、光ディスク装置14より読出
された画像情報、二次元走査装置22より読取られた画像
情報等が表示されるようになっている。
また、画像制御部20には、原稿の画像情報を露光走査
し、電気信号に変換する二次元走査装置22、および前記
光ディスク装置14より読出された画像情報等を印字出力
するプリンタ装置23が接続されている。この画像制御装
置20は、二次元装置装置22、プリンタ装置23のインター
フェイス回路、画像情報の圧縮（冗長度を少なくする）
および伸長（少なくされた冗長度を元にもどす）を行な
う圧縮伸長回路、拡大縮小回路等から構成されている。
し、電気信号に変換する二次元走査装置22、および前記
光ディスク装置14より読出された画像情報等を印字出力
するプリンタ装置23が接続されている。この画像制御装
置20は、二次元装置装置22、プリンタ装置23のインター
フェイス回路、画像情報の圧縮（冗長度を少なくする）
および伸長（少なくされた冗長度を元にもどす）を行な
う圧縮伸長回路、拡大縮小回路等から構成されている。
第１図は、上記表示制御部19の構成を示すものであ
る。システムバス12には前記CPU11とのインターフェイ
ス回路を兼ねるとともに、各種情報転送の管理や、シー
ケンス制御を行う制御部31が接続されている。この制御
部31には、第１、第２のアドレス発生回路（AGC1、AGC
2）32、33が接続されるとともに、イメージバス17に対
する読出し書込みのタイミング制御を行うイメージバス
制御部34、およびシステムバス12に接続されたバッファ
回路35が接続されている。
る。システムバス12には前記CPU11とのインターフェイ
ス回路を兼ねるとともに、各種情報転送の管理や、シー
ケンス制御を行う制御部31が接続されている。この制御
部31には、第１、第２のアドレス発生回路（AGC1、AGC
2）32、33が接続されるとともに、イメージバス17に対
する読出し書込みのタイミング制御を行うイメージバス
制御部34、およびシステムバス12に接続されたバッファ
回路35が接続されている。
前記第１、第２のアドレス発生回路32、33はそれぞれ
別々に動作可能とされており、制御部31を介してCPU11
から供給される任意のアドレス信号に応じて、所要の書
込みアドレス信号、あるいは読出しアドレス信号を発生
するものである。これら第１、第２のアドレス発生回路
32、33において発生されたアドレス信号は、前記制御部
31の制御によって動作されるマルチプレクサ回路36によ
って適宜選択され、ビットマップメモリ37に供給され
る。
別々に動作可能とされており、制御部31を介してCPU11
から供給される任意のアドレス信号に応じて、所要の書
込みアドレス信号、あるいは読出しアドレス信号を発生
するものである。これら第１、第２のアドレス発生回路
32、33において発生されたアドレス信号は、前記制御部
31の制御によって動作されるマルチプレクサ回路36によ
って適宜選択され、ビットマップメモリ37に供給され
る。
このビットマップメモリ37は、例えば表示画面複数枚
分の画像情報を記憶し得る記憶容量を有しており、イメ
ージバス17を介して送られてきた画像情報は、前記イメ
ージバス制御部34によって制御されるバッファ回路38、
ラッチ回路等からなるデータ処理部39を介して、ビット
マップメモリ37に記憶される。
分の画像情報を記憶し得る記憶容量を有しており、イメ
ージバス17を介して送られてきた画像情報は、前記イメ
ージバス制御部34によって制御されるバッファ回路38、
ラッチ回路等からなるデータ処理部39を介して、ビット
マップメモリ37に記憶される。
また、ビットマップメモリ37に記憶された画像情報を
表示する場合は、ビットマップメモリ37に記憶された画
像情報が、CRT制御部40より出力され、前記マルチプレ
クサ回路36を介して供給される表示用アドレス信号によ
って順次読出され、この読出された画像情報は前記CRT
制御部40によって制御される駆動回路41を介してCRTデ
ィスプレイ装置21に供給される。
表示する場合は、ビットマップメモリ37に記憶された画
像情報が、CRT制御部40より出力され、前記マルチプレ
クサ回路36を介して供給される表示用アドレス信号によ
って順次読出され、この読出された画像情報は前記CRT
制御部40によって制御される駆動回路41を介してCRTデ
ィスプレイ装置21に供給される。
上記構成において、マルチウィンド表示動作について
説明する。先ず、第３図に示す如く、CRTディスプレイ
装置21の画面上に表示された画像情報Ａの一部に画像情
報Ｂを表示する場合について説明する。
説明する。先ず、第３図に示す如く、CRTディスプレイ
装置21の画面上に表示された画像情報Ａの一部に画像情
報Ｂを表示する場合について説明する。
この場合、第４図に示す如く、ビットマップメモリ37
に記憶された、画像情報Ａ内の画像情報Ｂに対応する領
域の画像情報を読出し、この領域に画像情報Ｂを書込む
とともに、前記読出した画像情報をビットマップメモリ
37の他の領域に記憶する動作が行われる。
に記憶された、画像情報Ａ内の画像情報Ｂに対応する領
域の画像情報を読出し、この領域に画像情報Ｂを書込む
とともに、前記読出した画像情報をビットマップメモリ
37の他の領域に記憶する動作が行われる。
即ち、CPU11より画像情報ＢをCRTディスプレイ装置21
上のどの部分に表示するかを示すアドレス情報が出力さ
れると、このアドレス情報は、制御部31を介して第１の
アドレス発生回路32に供給され、この第１のアドレス発
生回路32によって画像情報Ｂの書込みアドレス、即ち、
この画像情報Ｂと対応する画像情報Ａの読出しアドレス
信号が発生される。そして、このアドレス信号は、マル
チプレクサ回路36を介してビットマップメモリ37に供給
される。このとき、ビッチマップメモリ37のRAS（ロー
アドレス・ストローブ）信号、CAS（カラムアドレス・
ストローブ）信号、書込み信号Ｗは、それぞれ第５図に
T1に示す状態とされており、ビットマップメモリ37は、
読出しモードとされている。したがって、前記第１のア
ドレス発生回路32より供給されるアドレス信号によっ
て、ビットマップメモリ37の画像情報Ｂが書込まれる領
域の画像情報Ａが読出され、この読出された画像情報
は、データ処理部39にラッチされる。この後、第５図に
示すT2において、書込み信号Ｗがイネーブル状態とされ
ると、イメージバス17を介して、例えば光ディスク装置
14から送られてきた画像情報Ｂがイメージバス制御部34
の制御により、バッファ回路38を介してデータ処理部39
に供給され、このデータ処理部39を介して、第１のアド
レス発生回路32によって発生された前記アドレス信号に
より、画像情報Ａの前記画像情報が読出された領域に書
込まれる。尚、第５図において、Taは第１のアドレス発
生回路32がアドレス信号を発生している期間を示してい
る。
上のどの部分に表示するかを示すアドレス情報が出力さ
れると、このアドレス情報は、制御部31を介して第１の
アドレス発生回路32に供給され、この第１のアドレス発
生回路32によって画像情報Ｂの書込みアドレス、即ち、
この画像情報Ｂと対応する画像情報Ａの読出しアドレス
信号が発生される。そして、このアドレス信号は、マル
チプレクサ回路36を介してビットマップメモリ37に供給
される。このとき、ビッチマップメモリ37のRAS（ロー
アドレス・ストローブ）信号、CAS（カラムアドレス・
ストローブ）信号、書込み信号Ｗは、それぞれ第５図に
T1に示す状態とされており、ビットマップメモリ37は、
読出しモードとされている。したがって、前記第１のア
ドレス発生回路32より供給されるアドレス信号によっ
て、ビットマップメモリ37の画像情報Ｂが書込まれる領
域の画像情報Ａが読出され、この読出された画像情報
は、データ処理部39にラッチされる。この後、第５図に
示すT2において、書込み信号Ｗがイネーブル状態とされ
ると、イメージバス17を介して、例えば光ディスク装置
14から送られてきた画像情報Ｂがイメージバス制御部34
の制御により、バッファ回路38を介してデータ処理部39
に供給され、このデータ処理部39を介して、第１のアド
レス発生回路32によって発生された前記アドレス信号に
より、画像情報Ａの前記画像情報が読出された領域に書
込まれる。尚、第５図において、Taは第１のアドレス発
生回路32がアドレス信号を発生している期間を示してい
る。
この後、第２のアドレス発生回路33によって、前記デ
ータ処理部39にラッチされた状態となっている画像情報
を書込むべき、ビットマップメモリ37のアドレス信号が
発生され、このアドレス信号は、マルチプレクサ回路36
を介してビットマップメモリ37に供給される。そして、
第５図に示すT3において、書込み信号Ｗがイネーブル状
態になると、データ処理部39にラッチされた画像情報が
前記アドレス信号で指定されたビットマップメモリの領
域に記憶される。尚、第５図において、Tbは第２のアド
レス発生回路33がアドレス信号を発生している期間を示
している。
ータ処理部39にラッチされた状態となっている画像情報
を書込むべき、ビットマップメモリ37のアドレス信号が
発生され、このアドレス信号は、マルチプレクサ回路36
を介してビットマップメモリ37に供給される。そして、
第５図に示すT3において、書込み信号Ｗがイネーブル状
態になると、データ処理部39にラッチされた画像情報が
前記アドレス信号で指定されたビットマップメモリの領
域に記憶される。尚、第５図において、Tbは第２のアド
レス発生回路33がアドレス信号を発生している期間を示
している。
このような動作を繰返すことにより、画像情報Ａの画
像情報Ｂに対応する領域の画像情報をビットマップメモ
リ37の他の領域に記憶した状態で、画像情報Ｂを挿入す
ることができる。
像情報Ｂに対応する領域の画像情報をビットマップメモ
リ37の他の領域に記憶した状態で、画像情報Ｂを挿入す
ることができる。
一方、第３図に示す如く、画像情報Ａに画像情報Ｂを
重ねて表示した状態において、画像情報Ｂが取除かれた
場合は、上記と同様に、第１のアドレス発生回路32によ
ってビットマップメモリ37の他の領域に記憶された画像
情報の読出しアドレス信号が発生され、このアドレス信
号によって、その画像情報がビットマップメモリ37より
読出され、データ処理部39にラッチされる。この後、第
２のアドレス発生回路33によって前記画像情報Ａにおけ
る画像情報Ｂの領域に対応するアドレス信号が発生され
る。そして、このアドレス信号によって前記データ処理
部39にラッチされた画像情報が画像情報Ａに書込まれ、
画像情報Ａが復旧される。尚、ビットマップメモリ37に
おけるこれら画像情報の処理は、CRTディスプレイ装置2
1の帰線期間に行われる。
重ねて表示した状態において、画像情報Ｂが取除かれた
場合は、上記と同様に、第１のアドレス発生回路32によ
ってビットマップメモリ37の他の領域に記憶された画像
情報の読出しアドレス信号が発生され、このアドレス信
号によって、その画像情報がビットマップメモリ37より
読出され、データ処理部39にラッチされる。この後、第
２のアドレス発生回路33によって前記画像情報Ａにおけ
る画像情報Ｂの領域に対応するアドレス信号が発生され
る。そして、このアドレス信号によって前記データ処理
部39にラッチされた画像情報が画像情報Ａに書込まれ、
画像情報Ａが復旧される。尚、ビットマップメモリ37に
おけるこれら画像情報の処理は、CRTディスプレイ装置2
1の帰線期間に行われる。
上記実施例によれば、マルチウィンド表示において、
画像情報が挿入される部分の画像情報をビットマップメ
モリ37の他の領域に記憶しておき、元の画像情報を再現
する場合、この記憶された画像情報を読出して、元の領
域に書込むようにしている。したがって、従来のよう
に、画像情報を再現する場合、光ディスクから再び読出
す必要がないため、表示の切換え速度を高速化すること
ができるものである。
画像情報が挿入される部分の画像情報をビットマップメ
モリ37の他の領域に記憶しておき、元の画像情報を再現
する場合、この記憶された画像情報を読出して、元の領
域に書込むようにしている。したがって、従来のよう
に、画像情報を再現する場合、光ディスクから再び読出
す必要がないため、表示の切換え速度を高速化すること
ができるものである。
尚、この発明は上記実施例に限定されるものではな
く、発明の要旨を変えない範囲において種々変形実施可
能なことは勿論である。
く、発明の要旨を変えない範囲において種々変形実施可
能なことは勿論である。
［発明の効果］ 以上、詳述したようにこの発明によれば、記憶手段に
記憶された第１の画像情報の少なくとも一部に第２の画
像情報を挿入する場合、制御手段により、前記第１のア
ドレス発生手段によって第１の画像情報における第２の
画像情報の挿入部分に対応するアドレスを発生させ、こ
のアドレスによって第１の画像情報の一部を読取るとと
もに、第２の画像情報を記憶させ、前記第２のアドレス
発生手段によって前記読取った画像情報の記憶アドレス
を発生させて、記憶手段内に前記第１の画像情報より読
取った画像情報を記憶させているため、マルチウィンド
表示で画面を変更しても瞬時に元の画像を表紙すること
が可能な画像情報処理装置を提供できる。
記憶された第１の画像情報の少なくとも一部に第２の画
像情報を挿入する場合、制御手段により、前記第１のア
ドレス発生手段によって第１の画像情報における第２の
画像情報の挿入部分に対応するアドレスを発生させ、こ
のアドレスによって第１の画像情報の一部を読取るとと
もに、第２の画像情報を記憶させ、前記第２のアドレス
発生手段によって前記読取った画像情報の記憶アドレス
を発生させて、記憶手段内に前記第１の画像情報より読
取った画像情報を記憶させているため、マルチウィンド
表示で画面を変更しても瞬時に元の画像を表紙すること
が可能な画像情報処理装置を提供できる。
第１図はこの発明の一実施例を示す構成図、第２図は画
像情報処理装置を示す構成図、第３図乃至第５図はそれ
ぞれ第１図、第２図の動作を説明するために示す図であ
る。 11……CPU、14……光ディスク装置、19……表示制御
部、21……CRTディスプレイ装置、31……制御部、32、3
3……第１、第２のアドレス発生回路（AGC1、AGC2）、3
7……ビットマップメモリ。
像情報処理装置を示す構成図、第３図乃至第５図はそれ
ぞれ第１図、第２図の動作を説明するために示す図であ
る。 11……CPU、14……光ディスク装置、19……表示制御
部、21……CRTディスプレイ装置、31……制御部、32、3
3……第１、第２のアドレス発生回路（AGC1、AGC2）、3
7……ビットマップメモリ。
Claims (2)
- 【請求項１】第１の画像情報及びこの第１の画像情報の
少なくとも一部に第２の画像情報を重ね合わせて表示す
ることが可能な表示画面を有する表示手段と、 この表示手段表示画面複数枚分の画像情報を記憶可能な
記憶手段と、 この記憶手段の書込みアドレス、読み出しアドレスを個
別に発生可能な第１、第２のアドレス発生手段と、 前記表示手段の表示画面に、前記重ね合わせて表示を行
う場合に、前記第１のアドレス発生手段によって、前記
記憶手段に記憶された第１の画像情報の少なくとも一部
の領域に対応する第１のアドレスを前記記憶手段に対し
発生させ、この第１のアドレスに従って前記第１の画像
情報の少なくとも一部を前記記憶手段から読み出すとと
もに、前記記憶手段に前記第２の画像情報を書き込むこ
とにより、前記第１の画像情報の前記少なくとも一部の
領域に前記第２の画像情報を挿入し、かつ前記第２のア
ドレス発生手段によって、前記記憶手段に記憶された前
記第１の画像情報以外の領域に対応する第２のアドレス
を、前記記憶手段に対し発生させ、この第２のアドレス
に従って前記読み出した前記第１の画像情報の前記少な
くとも一部を前記記憶手段に書き込む制御手段と を具備したことを特徴とする画像情報処理装置。 - 【請求項２】制御手段は、前記読取った画像情報を復帰
する場合、第１のアドレス発生手段によって前記読取っ
た画像情報を読出すアドレスを発生させるとともに、第
２のアドレス発生手段によって第１の画像情報における
前記読取った画像情報の書込みアドレスを発生させるこ
とを特徴とする特許請求の範囲第１項記載の画像情報処
理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61258512A JP2507361B2 (ja) | 1986-10-31 | 1986-10-31 | 画像情報処理装置 |
| EP87113351A EP0265643A3 (en) | 1986-10-31 | 1987-09-11 | Image data processing apparatus and method with display image control function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61258512A JP2507361B2 (ja) | 1986-10-31 | 1986-10-31 | 画像情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63113725A JPS63113725A (ja) | 1988-05-18 |
| JP2507361B2 true JP2507361B2 (ja) | 1996-06-12 |
Family
ID=17321240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61258512A Expired - Lifetime JP2507361B2 (ja) | 1986-10-31 | 1986-10-31 | 画像情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0265643A3 (ja) |
| JP (1) | JP2507361B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03177893A (ja) * | 1989-12-06 | 1991-08-01 | Toshiba Corp | マルチウィンドウ表示装置 |
| JPH05210085A (ja) * | 1992-01-30 | 1993-08-20 | Canon Inc | 表示制御装置 |
| EP0647931B1 (en) * | 1993-08-13 | 1999-03-10 | Sun Microsystems, Inc. | High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers |
| JPH0863587A (ja) * | 1994-03-08 | 1996-03-08 | Texas Instr Inc <Ti> | 透過性検出データ転送制御装置を有するデータプロセッサおよびその操作方法 |
| KR100334684B1 (en) * | 2000-09-26 | 2002-05-04 | Samsung Electronics Co Ltd | Apparatus and method for displaying picture in mobile terminal |
| JP2007170279A (ja) * | 2005-12-22 | 2007-07-05 | Aisin Seiki Co Ltd | 内燃機関の吸気装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5891492A (ja) * | 1981-11-27 | 1983-05-31 | 株式会社日立製作所 | 画像表示装置の制御方式 |
| JPS59116787A (ja) * | 1982-12-24 | 1984-07-05 | 株式会社日立製作所 | デイスプレイ表示方式 |
| IL71925A (en) * | 1984-05-25 | 1991-03-10 | Elscint Ltd | Split-screen imaging |
| JPS60251431A (ja) * | 1984-05-29 | 1985-12-12 | Matsushita Electric Ind Co Ltd | メモリ表示装置 |
| JPS60257488A (ja) * | 1984-06-01 | 1985-12-19 | 株式会社ピーエフユー | 表示制御装置 |
| CA1233257A (en) * | 1984-12-26 | 1988-02-23 | Irene H. Hernandez | Tailored document building |
-
1986
- 1986-10-31 JP JP61258512A patent/JP2507361B2/ja not_active Expired - Lifetime
-
1987
- 1987-09-11 EP EP87113351A patent/EP0265643A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0265643A2 (en) | 1988-05-04 |
| EP0265643A3 (en) | 1990-08-22 |
| JPS63113725A (ja) | 1988-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4809215A (en) | Information processing system having decode, write and read means | |
| JPS6238734B2 (ja) | ||
| US4922437A (en) | Image information processing apparatus | |
| JP2507361B2 (ja) | 画像情報処理装置 | |
| US4683552A (en) | System for on-line and off-line display | |
| JPS59226584A (ja) | テレビジヨン受信機のプリンタ装置 | |
| KR950033868A (ko) | 데이타 처리 장치 | |
| JP2721154B2 (ja) | 画像処理装置 | |
| JP2839768B2 (ja) | 画像回転回路 | |
| JPS62113193A (ja) | 記憶回路 | |
| JPS6085681A (ja) | 画像情報処理システム | |
| JP3427586B2 (ja) | データ処理装置及び記憶装置 | |
| KR940003831B1 (ko) | 칼라 비디오 프린터의 영상합성장치 및 그 제어방법 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPS6359673A (ja) | 画像処理装置 | |
| JPS61264377A (ja) | 文字パタ−ン発生装置 | |
| JPS60159786A (ja) | 表示制御装置 | |
| JPS60254081A (ja) | 表示制御装置 | |
| JPS61292674A (ja) | 文字パタ−ン発生装置 | |
| JPH023196B2 (ja) | ||
| US20060039018A1 (en) | Apparatus and method to provide OSD | |
| JPS61184587A (ja) | 画像表示制御装置 | |
| JPH08202861A (ja) | データ処理装置 | |
| JPH0744452A (ja) | メモリアクセス回路 | |
| JPH0567983B2 (ja) |