JPS63113725A - 画像情報処理装置 - Google Patents
画像情報処理装置Info
- Publication number
- JPS63113725A JPS63113725A JP61258512A JP25851286A JPS63113725A JP S63113725 A JPS63113725 A JP S63113725A JP 61258512 A JP61258512 A JP 61258512A JP 25851286 A JP25851286 A JP 25851286A JP S63113725 A JPS63113725 A JP S63113725A
- Authority
- JP
- Japan
- Prior art keywords
- image information
- address
- read
- information
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 claims description 12
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 description 10
- 108091006418 SLC25A13 Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 102100036601 Aggrecan core protein Human genes 0.000 description 1
- 108091006419 SLC25A12 Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Digital Computer Display Output (AREA)
- Image Processing (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えば表示画面上に複数の画像情報をマル
チウィンド表示することが可能な画像情報処理装置に関
する。
チウィンド表示することが可能な画像情報処理装置に関
する。
（従来の技術）
周知のように、画像情報を光デイスク装置に記憶し、こ
の記憶された画像情報を所望に応じて検索し、ＣＲＴデ
ィスプレイ装置上に表示可能な画像情報処理装置が開発
されている。この種の画像情報処理装置においては、例
えば光ディスク装置より読出した複数の画像情報をＣＲ
Ｔディスプレイ装置上にマルチウィンド表示する機能を
有している。
の記憶された画像情報を所望に応じて検索し、ＣＲＴデ
ィスプレイ装置上に表示可能な画像情報処理装置が開発
されている。この種の画像情報処理装置においては、例
えば光ディスク装置より読出した複数の画像情報をＣＲ
Ｔディスプレイ装置上にマルチウィンド表示する機能を
有している。
ところで、このマルチウィンド表示を行う場合、現在表
示している画像情報の上に他の画像情報を重ねて表示す
ると、下側に表示されていた画像情報がメモリ上で他の
画像情報に書換えられてしまう。このため、上側に表示
されている画像情報を取除いた場合、下側の画像情報を
再現するためには、再びその画像情報を光デイスク装置
から読出してこなければならないものであり、元の画像
情報を表示するまでに時間を要するものであった。
示している画像情報の上に他の画像情報を重ねて表示す
ると、下側に表示されていた画像情報がメモリ上で他の
画像情報に書換えられてしまう。このため、上側に表示
されている画像情報を取除いた場合、下側の画像情報を
再現するためには、再びその画像情報を光デイスク装置
から読出してこなければならないものであり、元の画像
情報を表示するまでに時間を要するものであった。
（発明が解決しようとする問題点）
この発明は、マルチウィンド表示における表示画像の切
換え時間に係わる問題を解決するものであり、その目的
とするところは、マルチウィンド表示で画面を変更して
も瞬時に元の画像を表示することが可能な画像情報処理
装置を提供しようとするものである。
換え時間に係わる問題を解決するものであり、その目的
とするところは、マルチウィンド表示で画面を変更して
も瞬時に元の画像を表示することが可能な画像情報処理
装置を提供しようとするものである。
［発明の構成］
（問題点を解決するための手段）
この発明は、表示画面複故枚分の画像情報を記憶可能な
記憶手段と、この記憶手段の書込みアドレス、読込みア
ドレスを個別に発生可能な第１、第２のアドレス発生手
段と、前記記憶手段に記憶された第１の画像情報の少な
くとも一部に第２の画像情報を挿入する場合、前記第１
のアドレス発生手段によって第１の画像情報の第２の画
像情報挿入部分に対応するアドレスを発生させ、このア
ドレスによって第１の画像情報の一部を読取るとともに
、前記第２のアドレス発生手段によって前記読取った画
像情報の記憶アドレスを発生させる制御手段とから構成
されている。
記憶手段と、この記憶手段の書込みアドレス、読込みア
ドレスを個別に発生可能な第１、第２のアドレス発生手
段と、前記記憶手段に記憶された第１の画像情報の少な
くとも一部に第２の画像情報を挿入する場合、前記第１
のアドレス発生手段によって第１の画像情報の第２の画
像情報挿入部分に対応するアドレスを発生させ、このア
ドレスによって第１の画像情報の一部を読取るとともに
、前記第２のアドレス発生手段によって前記読取った画
像情報の記憶アドレスを発生させる制御手段とから構成
されている。
（作用）
この発明は、記憶手段に記憶された第１の画像情報の少
なくとも一部に第２の画像情報を挿入する場合、制御手
段により、前記第１のアドレス発生手段によって第１の
画像情報における第２の画像情報の挿入部分に対応する
アドレスを発生させ、このアドレスによって第１の画像
情報の一部を読取るとともに、第２の画像情報を記憶さ
せ、前記第２のアドレス発生手段によって前記読取った
画像情報の記憶アドレスを発生させて、記憶手段内に前
記第１の画像情報より読取った画像情報を記憶させるこ
とにより、画像情報を高速に切換え表示可能としている
。
なくとも一部に第２の画像情報を挿入する場合、制御手
段により、前記第１のアドレス発生手段によって第１の
画像情報における第２の画像情報の挿入部分に対応する
アドレスを発生させ、このアドレスによって第１の画像
情報の一部を読取るとともに、第２の画像情報を記憶さ
せ、前記第２のアドレス発生手段によって前記読取った
画像情報の記憶アドレスを発生させて、記憶手段内に前
記第１の画像情報より読取った画像情報を記憶させるこ
とにより、画像情報を高速に切換え表示可能としている
。
（実施例）
以下、この発明の一実施例について図面を参照して説明
する。
する。
第２図は画像情報処理＠置の構成を示すものである。Ｃ
ＰＵＩＩは、マルチウィンド表示において、後述するビ
ットマツプメモリのどの領域にどの画像情報が記憶され
ているかといったアドレス制御を行うとともに、その他
、画像情報処理装置全体の制御を行なうものである。こ
のＣＰＵ１１にはシステムバス１２を介してコマンド情
報や検索情報等を入力するキーボード１３、光デイスク
装置１４の検索情報等を記憶する磁気ディスク装置１５
、例えばＣＰｔＪｌｌの動作を制御するプログラム等が
記憶されたメモリ１６が接続されている。
ＰＵＩＩは、マルチウィンド表示において、後述するビ
ットマツプメモリのどの領域にどの画像情報が記憶され
ているかといったアドレス制御を行うとともに、その他
、画像情報処理装置全体の制御を行なうものである。こ
のＣＰＵ１１にはシステムバス１２を介してコマンド情
報や検索情報等を入力するキーボード１３、光デイスク
装置１４の検索情報等を記憶する磁気ディスク装置１５
、例えばＣＰｔＪｌｌの動作を制御するプログラム等が
記憶されたメモリ１６が接続されている。
また、前記システムバス１２と、イメージバス１７には
、前記画像情報を記憶する光デイスク装置１４、例えば
表示画像数ページ分の画像情報を記憶可能な記憶容量を
有するページバッファメモリ１８、詳細は後述する表示
制御部１９、および画像制御部２０が接続されている。
、前記画像情報を記憶する光デイスク装置１４、例えば
表示画像数ページ分の画像情報を記憶可能な記憶容量を
有するページバッファメモリ１８、詳細は後述する表示
制御部１９、および画像制御部２０が接続されている。
前記表示制御部１９には、ＣＲＴディスプレイ装置２１
が接続され、このＣＲＴディスプレイ装冒２１には、光
デイスク装置１４より読出された画像情報、二次元走査
装置２２より読取られた画像情報等が表示されるように
なっている。
が接続され、このＣＲＴディスプレイ装冒２１には、光
デイスク装置１４より読出された画像情報、二次元走査
装置２２より読取られた画像情報等が表示されるように
なっている。
また、画像制御部２０には、原稿の画像情報を露光走査
し、電気信号に変換する二次元走査装置２２、および前
記光デイスク装置１４より読出された画像情報等を印字
出力するプリンタ装置２３が接続されている。この画像
制■装置２０は、二次元装置装置２２、プリンタ装置２
３のインターフェイス回路、画像情報の圧縮（冗長度を
少なくする）および伸長（少なくされた冗長度を元にち
どす）を行なう圧縮伸長回路、拡大縮小回路等から構成
されている。
し、電気信号に変換する二次元走査装置２２、および前
記光デイスク装置１４より読出された画像情報等を印字
出力するプリンタ装置２３が接続されている。この画像
制■装置２０は、二次元装置装置２２、プリンタ装置２
３のインターフェイス回路、画像情報の圧縮（冗長度を
少なくする）および伸長（少なくされた冗長度を元にち
どす）を行なう圧縮伸長回路、拡大縮小回路等から構成
されている。
第１図は、上記表示制御部１９の構成を示すものである
。システムバス１２には前記ＣＰＵ１１とのインターフ
ェイス回路を兼ねるとともに、各種情報転送の管理や、
シーケンス制御を行う制御部３１が接続されている。こ
の制御部３１には、第１、第２のアドレス発生回路（Ａ
ＧＣＩ、ＡＧＣ２）３２．３３が接続されるとともに、
イメージバス１７に対する読出し書込みのタイミングも
す御を行うイメージバス制御部３４、およびシステムバ
ス１２に接続されたバッファ回路３５が接続されている
。
。システムバス１２には前記ＣＰＵ１１とのインターフ
ェイス回路を兼ねるとともに、各種情報転送の管理や、
シーケンス制御を行う制御部３１が接続されている。こ
の制御部３１には、第１、第２のアドレス発生回路（Ａ
ＧＣＩ、ＡＧＣ２）３２．３３が接続されるとともに、
イメージバス１７に対する読出し書込みのタイミングも
す御を行うイメージバス制御部３４、およびシステムバ
ス１２に接続されたバッファ回路３５が接続されている
。
前記第１、第２のアドレス発生回路３２．３３はそれぞ
れ別々に動作可能とされており、制御部３１を介してＣ
ＰＵ１１から供給される任意のアドレス信号に応じて、
所要の書込みアドレス信号、あるいは読出しアドレス信
号を発生するものである。これら第１、第２のアドレス
発生回路３２．３３において発生されたアドレス信号は
、前記制御部３１の制御によって動作されるマルチプレ
クサ回路３６によって適宜選択され、ビットマツプメモ
リ３７に供給される。
れ別々に動作可能とされており、制御部３１を介してＣ
ＰＵ１１から供給される任意のアドレス信号に応じて、
所要の書込みアドレス信号、あるいは読出しアドレス信
号を発生するものである。これら第１、第２のアドレス
発生回路３２．３３において発生されたアドレス信号は
、前記制御部３１の制御によって動作されるマルチプレ
クサ回路３６によって適宜選択され、ビットマツプメモ
リ３７に供給される。
このビットマツプメモリ３７は、例えば表示画面複数枚
分の画像情報を記憶し得る記憶容量を有しており、イメ
ージバス１７を介して送られてきた画像情報は、前記イ
メージバス制御部３４によって制御されるバッファ回路
３８、ラッチ回路等からなるデータ処理部３９を介して
、ビットマツプメモリ３７に記憶される。
分の画像情報を記憶し得る記憶容量を有しており、イメ
ージバス１７を介して送られてきた画像情報は、前記イ
メージバス制御部３４によって制御されるバッファ回路
３８、ラッチ回路等からなるデータ処理部３９を介して
、ビットマツプメモリ３７に記憶される。
また、ビットマツプメモリ３７に記憶された画像情報を
表示する場合は、ビットマツプメモリ３７に記憶された
画像情報が、ＣＲＴ ｌｌＩＩＩＩ部４０より出力され
、前記マルチプレクサ回路３６を介して供給される表示
用アドレス信号によって順次読出され、この読出された
画像情報は前記ＣＲＴ制ｍ郡４０によって制御される駆
動回−路４１を介してＣＲＴディスプレイ装置２１に供
給される。
表示する場合は、ビットマツプメモリ３７に記憶された
画像情報が、ＣＲＴ ｌｌＩＩＩＩ部４０より出力され
、前記マルチプレクサ回路３６を介して供給される表示
用アドレス信号によって順次読出され、この読出された
画像情報は前記ＣＲＴ制ｍ郡４０によって制御される駆
動回−路４１を介してＣＲＴディスプレイ装置２１に供
給される。
上記構成において、マルチウィンド表示動作について説
明する。先ず、第３図に示す如く、ＣＲＴディスプレイ
装置２１の画面上に表示された画像情報Ａの一部に画像
情報Ｂを表示する場合について説明する。
明する。先ず、第３図に示す如く、ＣＲＴディスプレイ
装置２１の画面上に表示された画像情報Ａの一部に画像
情報Ｂを表示する場合について説明する。
この場合、第４図に示す如く、ビットマツプメモリ３７
に記憶された、画像情報Ａ内の画像情報已に対応する領
域の画像情報を読出し、この領域に画像情報Ｂを書込む
とともに、前記読出した画像情報をビットマツプメモリ
３７の他の領域に記憶する動作が行われる。
に記憶された、画像情報Ａ内の画像情報已に対応する領
域の画像情報を読出し、この領域に画像情報Ｂを書込む
とともに、前記読出した画像情報をビットマツプメモリ
３７の他の領域に記憶する動作が行われる。
即ち、ＣＰＵ１１より画像情報ＢをＣＲＴディスプレイ
装冒２１上のどの部分に表示するかを示すアドレス情報
が出力されると、このアドレス情報は、制御部３１を介
して第１のアドレス発生回路３２に供給され、この第１
のアドレス発生回路３２によって画像情報Ｂの書込みア
ドレス、即ち、この画像情報Ｂと対応する画像情報Ａの
読出しアドレス信号が発生される。そして、このアドレ
ス信号は、マルチプレクサ回路３６を介してビットマツ
プメモリ３７に供給される。このとき、ビットマツプメ
モリ３７のＲＡＳ （ローアドレス・ストローブ）信号
、ＣＡＳ （カラムアドレス・ストローブ）信号、円込
み信号Ｗは、それぞれ第５図にＴｌで示す状態とされて
おり、ビットマツプメモリ３７は、読出しモードとされ
ている。したがって、前記第１のアドレス発生回路３２
より供給されるアドレス信号によって、ビットマツプメ
モリ３７の画像情報Ｂが１込まれる領域の画像情報Ａが
読出され、この読出された画像情報は、データ処理部３
９にラッチされる。この後、第５図に示すＴ２において
、書込み信号Ｗがイネーブル状態とされると、イメージ
バス１７を介して、例えば光デイスク装置１４から送ら
れてきた画像情報Ｂがイメージバス制御部３４の制御に
より、バッファ回路３８を介してデータ処理部３９に供
給され、このデータ処理部３９を介して、第１のアドレ
ス発生回路３２によって発生された前記アドレス信号に
より、画像情報Ａの前記画像情報が読出された領域に書
込まれる。尚、第５図において、Ｔａは第１のアドレス
発生回路３２がアドレス信号を発生している期間を示し
ている。
装冒２１上のどの部分に表示するかを示すアドレス情報
が出力されると、このアドレス情報は、制御部３１を介
して第１のアドレス発生回路３２に供給され、この第１
のアドレス発生回路３２によって画像情報Ｂの書込みア
ドレス、即ち、この画像情報Ｂと対応する画像情報Ａの
読出しアドレス信号が発生される。そして、このアドレ
ス信号は、マルチプレクサ回路３６を介してビットマツ
プメモリ３７に供給される。このとき、ビットマツプメ
モリ３７のＲＡＳ （ローアドレス・ストローブ）信号
、ＣＡＳ （カラムアドレス・ストローブ）信号、円込
み信号Ｗは、それぞれ第５図にＴｌで示す状態とされて
おり、ビットマツプメモリ３７は、読出しモードとされ
ている。したがって、前記第１のアドレス発生回路３２
より供給されるアドレス信号によって、ビットマツプメ
モリ３７の画像情報Ｂが１込まれる領域の画像情報Ａが
読出され、この読出された画像情報は、データ処理部３
９にラッチされる。この後、第５図に示すＴ２において
、書込み信号Ｗがイネーブル状態とされると、イメージ
バス１７を介して、例えば光デイスク装置１４から送ら
れてきた画像情報Ｂがイメージバス制御部３４の制御に
より、バッファ回路３８を介してデータ処理部３９に供
給され、このデータ処理部３９を介して、第１のアドレ
ス発生回路３２によって発生された前記アドレス信号に
より、画像情報Ａの前記画像情報が読出された領域に書
込まれる。尚、第５図において、Ｔａは第１のアドレス
発生回路３２がアドレス信号を発生している期間を示し
ている。
この後、第２のアドレス発生回路３３によって、前記デ
ータ処理部３９にラッチされた状態となっている画像情
報を書込むべき、ビットマツプメモリ３７のアドレス信
号が発生され、このアドレス信号は、マルチプレクサ回
路３６を介してビットマツプメモリ３７に供給される。
ータ処理部３９にラッチされた状態となっている画像情
報を書込むべき、ビットマツプメモリ３７のアドレス信
号が発生され、このアドレス信号は、マルチプレクサ回
路３６を介してビットマツプメモリ３７に供給される。
そして、第５図に示すＴ３において、書込み信号Ｗがイ
ネーブル状態になると、データ処理部３９にラッチされ
た画像情報が前記アドレス信号で指定されたビットマツ
プメモリの領域に記憶される。尚、第５図において、Ｔ
ｂは第２のアドレス発生回路３３がアドレス信号を発生
している期間を示している。
ネーブル状態になると、データ処理部３９にラッチされ
た画像情報が前記アドレス信号で指定されたビットマツ
プメモリの領域に記憶される。尚、第５図において、Ｔ
ｂは第２のアドレス発生回路３３がアドレス信号を発生
している期間を示している。
このような動作を繰返すことにより、画像情報Ａの画像
情報Ｂに対応する領域の画像情報をビットマツプメモリ
３７の他の領域に記憶した状態で、画像情報Ｂを挿入す
ることができる。
情報Ｂに対応する領域の画像情報をビットマツプメモリ
３７の他の領域に記憶した状態で、画像情報Ｂを挿入す
ることができる。
一方、第３図に示す如く、画像情報Ａに画像情報Ｂを重
ねて表示した状態において、画像情報Ｂが取除かれた場
合は、上記と同様に、第１のアドレス発生回路３２によ
ってビットマツプメモリ３７の他の領域に記憶された画
像情報の読出しアドレス信号が発生され、このアドレス
信号によって、その画像情報がビットマツプメモリ３７
より読出され、データ処理部３９にラッチされる。この
後、第２のアドレス発生回路３３によって前記画像情報
Ａにおける画像情報Ｂの領域に対応するアドレス信号が
発生される。そして、このアドレス信号によって前記デ
ータ処理部３９にラッチされた画像情報が画像情報Ａに
書込まれ、画像情報Ａが復旧される。尚、ビットマツプ
メモリ３７におけるこれら画像情報の処理は、ＣＲＴデ
ィスプレイ装置２１の帰線期間に行われる。
ねて表示した状態において、画像情報Ｂが取除かれた場
合は、上記と同様に、第１のアドレス発生回路３２によ
ってビットマツプメモリ３７の他の領域に記憶された画
像情報の読出しアドレス信号が発生され、このアドレス
信号によって、その画像情報がビットマツプメモリ３７
より読出され、データ処理部３９にラッチされる。この
後、第２のアドレス発生回路３３によって前記画像情報
Ａにおける画像情報Ｂの領域に対応するアドレス信号が
発生される。そして、このアドレス信号によって前記デ
ータ処理部３９にラッチされた画像情報が画像情報Ａに
書込まれ、画像情報Ａが復旧される。尚、ビットマツプ
メモリ３７におけるこれら画像情報の処理は、ＣＲＴデ
ィスプレイ装置２１の帰線期間に行われる。
上記実流例によれば、マルチウィンド表示において、画
像情報が挿入される部分の画像情報をビットマツプメモ
リ３７の他の領域に記憶しておき、元の画像情報を再現
する場合、この記憶された画像情報を読出して、元の領
域に書込むようにしている。したがって、従来のように
、画像情報を再現する場合、光ディスクから再び読出す
必要がないため、表示の切換え速度を高速化することが
できるものである。
像情報が挿入される部分の画像情報をビットマツプメモ
リ３７の他の領域に記憶しておき、元の画像情報を再現
する場合、この記憶された画像情報を読出して、元の領
域に書込むようにしている。したがって、従来のように
、画像情報を再現する場合、光ディスクから再び読出す
必要がないため、表示の切換え速度を高速化することが
できるものである。
尚、この発明は上記実施例に限定されるものではなく、
発明の要旨を変えない範囲において種々変形実施可能な
ことは勿論である。
発明の要旨を変えない範囲において種々変形実施可能な
ことは勿論である。
［発明の効果］
以上、詳述したようにこの発明によれば、記憶手段に記
憶された第１の画ｆｇ？情報の少なくとも一部に第２の
画像情報を挿入する場合、制御手段により、前記第１の
アドレス発生手段によって第１の画像情報における第２
の画像情報の挿入部分に対応するアドレスを発生させ、
このアドレスによって第１の画像情報の一部を読取ると
ともに、第２の画像情報を記憶させ、前記第２のアドレ
ス発生手段によって前記読取った画像情報の記憶アドレ
スを発生させて、記憶手段内に前記第１の画像情報より
読取った画像情報を記憶させているため、マルチウィン
ド表示で画面を変更しても瞬時に元の画像を表示するこ
とが可能な画像情報処理装置を提供できる。
憶された第１の画ｆｇ？情報の少なくとも一部に第２の
画像情報を挿入する場合、制御手段により、前記第１の
アドレス発生手段によって第１の画像情報における第２
の画像情報の挿入部分に対応するアドレスを発生させ、
このアドレスによって第１の画像情報の一部を読取ると
ともに、第２の画像情報を記憶させ、前記第２のアドレ
ス発生手段によって前記読取った画像情報の記憶アドレ
スを発生させて、記憶手段内に前記第１の画像情報より
読取った画像情報を記憶させているため、マルチウィン
ド表示で画面を変更しても瞬時に元の画像を表示するこ
とが可能な画像情報処理装置を提供できる。
第１図はこの発明の一実茄例を示す構成図、第２図は画
像情報処理装置を示す構成図、第３図乃至第５図はそれ
ぞれ第１図、第２図の動作を説明するために示す図であ
る。 １１・・・ＣＰＵ、１４・・・光デイスク装置、１９・
・・表示制御部、２１・・・ＣＲＴディスプレイ装置、
３１・・・制御部、３２．３３・・・第１、第２のアド
レス発生回路＜ＡＧＣ１、ＡＧＣ２）、３７・・・ビッ
トマツプメモリ。 出願人代理人 弁理士 鈴江武彦 第２図 第４図 ｉ）５ 口
像情報処理装置を示す構成図、第３図乃至第５図はそれ
ぞれ第１図、第２図の動作を説明するために示す図であ
る。 １１・・・ＣＰＵ、１４・・・光デイスク装置、１９・
・・表示制御部、２１・・・ＣＲＴディスプレイ装置、
３１・・・制御部、３２．３３・・・第１、第２のアド
レス発生回路＜ＡＧＣ１、ＡＧＣ２）、３７・・・ビッ
トマツプメモリ。 出願人代理人 弁理士 鈴江武彦 第２図 第４図 ｉ）５ 口
Claims (3)
- （１）表示画面複数枚分の画像情報を記憶可能な記憶手
段と、この記憶手段の書込みアドレス、読込みアドレス
を個別に発生可能な第１、第２のアドレス発生手段と、
前記記憶手段に記憶された第１の画像情報の少なくとも
一部に第２の画像情報を挿入する場合、前記第１のアド
レス発生手段によつて第１の画像情報の第２の画像情報
挿入部分に対応するアドレスを発生させ、このアドレス
によつて第１の画像情報の一部を読取るとともに、前記
第２のアドレス発生手段によつて前記読取つた画像情報
の記憶アドレスを発生させる制御手段とを具備したこと
を特徴とする画像情報処理装置。 - （２）制御手段は、前記第２のアドレス発生手段によつ
て、第１の画像情報より読取られた画像情報を記憶手段
における第１の画像情報以外の部分に記憶させるアドレ
スを発生させることを特徴とする特許請求の範囲第１項
記載の画像情報処理装置。 - （３）制御手段は、前記読取つた画像情報を復帰する場
合、第１のアドレス発生手段によつて前記読取つた画像
情報を読出すアドレスを発生させるとともに、第２のア
ドレス発生手段によつて第１の画像情報における前記読
取つた画像情報の書込みアドレスを発生させることを特
徴とする特許請求の範囲第１項記載の画像情報処理装置
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61258512A JP2507361B2 (ja) | 1986-10-31 | 1986-10-31 | 画像情報処理装置 |
| EP87113351A EP0265643A3 (en) | 1986-10-31 | 1987-09-11 | Image data processing apparatus and method with display image control function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61258512A JP2507361B2 (ja) | 1986-10-31 | 1986-10-31 | 画像情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63113725A true JPS63113725A (ja) | 1988-05-18 |
| JP2507361B2 JP2507361B2 (ja) | 1996-06-12 |
Family
ID=17321240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61258512A Expired - Lifetime JP2507361B2 (ja) | 1986-10-31 | 1986-10-31 | 画像情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0265643A3 (ja) |
| JP (1) | JP2507361B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007170279A (ja) * | 2005-12-22 | 2007-07-05 | Aisin Seiki Co Ltd | 内燃機関の吸気装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03177893A (ja) * | 1989-12-06 | 1991-08-01 | Toshiba Corp | マルチウィンドウ表示装置 |
| JPH05210085A (ja) * | 1992-01-30 | 1993-08-20 | Canon Inc | 表示制御装置 |
| EP0647931B1 (en) * | 1993-08-13 | 1999-03-10 | Sun Microsystems, Inc. | High speed method and apparatus for generating animation by means of a three-region frame buffer and associated region pointers |
| JPH0863587A (ja) * | 1994-03-08 | 1996-03-08 | Texas Instr Inc <Ti> | 透過性検出データ転送制御装置を有するデータプロセッサおよびその操作方法 |
| KR100334684B1 (en) | 2000-09-26 | 2002-05-04 | Samsung Electronics Co Ltd | Apparatus and method for displaying picture in mobile terminal |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60251431A (ja) * | 1984-05-29 | 1985-12-12 | Matsushita Electric Ind Co Ltd | メモリ表示装置 |
| JPS60257488A (ja) * | 1984-06-01 | 1985-12-19 | 株式会社ピーエフユー | 表示制御装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5891492A (ja) * | 1981-11-27 | 1983-05-31 | 株式会社日立製作所 | 画像表示装置の制御方式 |
| JPS59116787A (ja) * | 1982-12-24 | 1984-07-05 | 株式会社日立製作所 | デイスプレイ表示方式 |
| IL71925A (en) * | 1984-05-25 | 1991-03-10 | Elscint Ltd | Split-screen imaging |
| CA1233257A (en) * | 1984-12-26 | 1988-02-23 | Irene H. Hernandez | Tailored document building |
-
1986
- 1986-10-31 JP JP61258512A patent/JP2507361B2/ja not_active Expired - Lifetime
-
1987
- 1987-09-11 EP EP87113351A patent/EP0265643A3/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60251431A (ja) * | 1984-05-29 | 1985-12-12 | Matsushita Electric Ind Co Ltd | メモリ表示装置 |
| JPS60257488A (ja) * | 1984-06-01 | 1985-12-19 | 株式会社ピーエフユー | 表示制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007170279A (ja) * | 2005-12-22 | 2007-07-05 | Aisin Seiki Co Ltd | 内燃機関の吸気装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0265643A3 (en) | 1990-08-22 |
| EP0265643A2 (en) | 1988-05-04 |
| JP2507361B2 (ja) | 1996-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960035628A (ko) | 메모리 인터페이스 회로 및 액세스 방법 | |
| KR960700484A (ko) | 화상처리 장치 및 방법(image processing device and method) | |
| JPS6238734B2 (ja) | ||
| JPS63113725A (ja) | 画像情報処理装置 | |
| US5576736A (en) | Visually effective image switching apparatus | |
| US4683552A (en) | System for on-line and off-line display | |
| KR950033868A (ko) | 데이타 처리 장치 | |
| JPH0118432B2 (ja) | ||
| KR940025317A (ko) | 다중화면 발생방법 및 그에 적합한 장치. | |
| JPS61294587A (ja) | 画像処理装置 | |
| JP3427586B2 (ja) | データ処理装置及び記憶装置 | |
| JPS6122391A (ja) | 表示装置の複写制御方式 | |
| JP2006323102A (ja) | 画像データ再生装置及び画像データ再生方法 | |
| JP2839768B2 (ja) | 画像回転回路 | |
| JPS6085681A (ja) | 画像情報処理システム | |
| JPH023196B2 (ja) | ||
| JP2901033B2 (ja) | モニタ付カメラの表示方式 | |
| JPS60162287A (ja) | 画像メモリのアクセス処理装置 | |
| JPH04293378A (ja) | 画像メモリ装置 | |
| JP2000125188A (ja) | ラインメモリ装置 | |
| JPH06261251A (ja) | ワイプ効果発生装置 | |
| JPS5816343A (ja) | 画像メモリアクセス方式 | |
| JPH07298191A (ja) | 画像処理装置 | |
| KR960033089A (ko) | 투사형 화상 표시 장치의 화상 보정 회로 | |
| JPS61184587A (ja) | 画像表示制御装置 |