JPS62206976A

JPS62206976A - ビデオメモリ−の制御装置

Info

Publication number: JPS62206976A
Application number: JP61049253A
Authority: JP
Inventors: Haruhito Miyazaki; 春仁宮崎
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1986-03-06
Filing date: 1986-03-06
Publication date: 1987-09-11
Also published as: US4797743A; DE3789818D1; EP0238232B1; EP0238232A2; EP0238232A3; DE3789818T2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、フィールドメモリ一方式のシンクロナイザ
−におけるフィールド入れ替え時の補正に関するもので
ある。

［背景技術］映像信号の同期変換のためのシンクロナイザーにおいて
、コストの面から、メモリー容量が少ない、１フィール
ドメモリーが右利である。１ノ５ｒ−ルドメモリ一方式
の場合、入力映像信号とシンクロナイザ−の基準同期と
の位相関係にＪζす、奇数（ＯＤＤ　：　Ｏ）フィール
ドを偶数（ＥＶＥＮ　：Ｅ）フィールド、又偶数フィー
ルドを奇数フィールドとして読み出す状態が生ずる。

このような状態では奇数フィールドと偶数フィールドの
画面上での上下関係が逆転してしまうので、フィールド
入れ替え後奇数フィールドとなつた方をコ１」（走査線
１本分）遅らせればよい。この様子を第１図に示ず。図
（ａ　）は入力信号のライン関係、（ｂ　）は単独にフ
ィールドを入れ台えた場合、（Ｃ）は音数フィールドを
１１］遅らせた場合を示す。

このような方法による従来装置として第２図に示すもの
があった。以下、第２図を参照にして動作を説明づる。

図において映像信号入力端子１から入ツノされ°た映保
信ｇは、書き込みクロック発生部３からのクロックによ
り、Ａ／Ｄ変換器２でディジタル信号に変換され、フィ
ールドメモリー６に書き込まれる。また、書き込みクロ
ックを入力として、書き込みアドレス発生部４から出力
される８と込みアドレス信号がメモリー制御部５を経て
、６への書き込みアドレスを制御する。一方読み出し側
では、基準信号入力端子７より供給された基準信号によ
って、読み出しクロック発生部８を通して、読み出しク
ロックが生成される。このクロックは、Ｄ／Ａ変換器１
３に供給されると共に、読み出しアドレス発生部９に入
力され、書き込みと同（エメＥリー制御部５を介してフ
ィールドメモリー６から読み出すアドレスが指定される
。フィールド入れ替え検出部１０には古き込みアドレス
に基づく信号、読み出しアドレスに基づく信号が入力さ
れ、フィールド入れ替えがあり、奇数２イールドを技み
出すとき、スイッチ１２をｂ側に切り替える信号が出力
される。これにより、メモリーより読み出されたディジ
タル信号はフィールド入れ替えがあり読み出しが奇数フ
ィールドのとき、１ト（遅延線１１を通り、フィールド
入れ替え時の補正がなされ、Ｄ／Ａ変換器１３によりア
ナログとして、出力端子１４により出力される。

［発明の解決しようとする問題点］従来のフィールドメモリ一方式のシンクロナイザーは以
上のように構成されているので、１１（遅延線１１及び
スイッチ１２が必要である。第２図のようにディジタル
的に１日遅延を行なうには１Ｈｕ延線１１としてシフト
レジスタを用いればよいが、１クロック周期は（１水平
開期期間）に比べてかなり短いので、多段の接続が部製
となる。

また、母子化ビットをｎとすると、スイッチ１２により
各ビットを切り換える必要があり、ｎ回路のスイッチが
必要となる。したがって、回路量が増える、コストが上
がるなどの欠点があった。

［発明の目的］この発明は、上記のような従来装置の欠点を除去するた
めに成されたもので入力映像信号と基準同期の位相関係
に応じて、読み出しまたは書き込みアドレスを１Ｈ分進
まぜるか遅らせるかを選択することにより、常にフィー
ルド入れかえの補正ができるフィールドメモリ一方式の
シンクロナイザーを提供することを目的している。

［発明の構成コ以下、説明の簡略化の為に、サンプリング周波数を１１
の整数倍（例えば４ｔＳａ　＝９１０ｆ　Ｈ）とし、書
き込み、読み出しのアドレスが画面とよく一致するよう
に、画面の一ラインを等分するアドレス（＋−（−Ａ　
Ｄ　Ｄ　’Ｉと走査線の順番に対応するアドレス（Ｖ−
ＡＤＤ）とから成る場合について説明する。

ここで、フィールド入れ替えがあった場合、奇数フィー
ルドの先頭のＶ−ＡＤＤを１日期間ホールドして、Ｖ−
ＡＤＤの更新を１日遅らせて読み出すと奇数フィールド
の画像が１Ｈ下にシフトし、１ＨＤ’ｅｌａｙを通した
のと等価になる。ところが、シンクロナイザ−では入力
映像信号と基準同期の位相関係が第３図（ａ　）のよう
になる場合もある。

図に−おいて、Ｗ、ド１ｅｌｄは入力映像信号に塁づく
♂ぎ込み側のフィールド変化で、Ｒ，Ｆｉｅｌｃｌは基
準同期に基づく読み出し側のフィールド変化である。図
のように、Ｒ，Ｆｉｅｌｄが先行し、その差が１Ｈ以内
のとき、ＲのＥ′ｎの内容はＷのＯｎであり、Ｑ′ｎ＋
ｉにはＥｎというようにフ（−）レドのれ替えが起こっ
ている。そこで、　ａフィールド読み出し時にＲ，Ｖ−
ＡＤＤを図のように１１」遅らせると、例えば、Ｖ−Ａ
ＤＤｌを技み出す時、［ｎの内容は○ｌ）ト１で書き直
されくいるのでＯｎ＋１のＶ−ＡＤＩ’）１をＵコむこ
とになる。つまり図のような場合、フィールドが入れ替
わっているので補正の必要があるが、奇数フィールド読
み出し時に１Ｆ（分アドレスを遅らせるという方法をと
ると、Ｅｎのような偶数フィールドの情報が失われ奇数
フィールドの情報が２フィールドにわたって読み出され
る。従って、図（ａ　）のような状態では上記のような
補正はできない。

一方、フィールド入れ替え時の補正として、上述の方法
の他に偶数フィールドの画像を１Ｈ進ませる方法もある
。これは偶数フィールドの先頭のＶ−ＡＤＤに１１−１
分のアドレスを加算することにより実現できる。この補
正方法が適用でさ・ない例を第３図（ｂ）に示す。この
場合、（ａ　）と同様に−ＡＤＤを操作することにより
Ｅ−ｎで読み出される情報が、Ｅｎとして書かれたもの
となり、奇数フィールドの情報が失われてしまう。この
ように、第３図（ａ　）に示されるような位相関係のと
きは、偶数フィールドを１１」進める方法をとり、（ｂ
）のような場合には奇数フィールドを１Ｈ遅らせる方法
をとるべきであることかわかる。　こうしたことから、
本発明では複数のアドレス操作手段を持ち、それらを適
当に切り換えることか重要な点となる。

以下、この発明の一実施例を図４に基づいて説明する。

第２図に示すものと同一符号は同一部分であり、説明を
省略する。ただし、第２図における書き込みアドレス発
生部４は第３図では古き込みト１−アドレス１発生部４
ａと書き込みＶ−アドレス発生部４ｂとに分けられ、同
様に読み出し側も９が９ａ　、９ｂのように分けられて
いる。１０１は書き込みフィールド判別部で入力映像信
号のフィールドの奇遇により極性が変わるパルスを生成
し、同様に１０２は基準同期信翼から読み出しのフィー
ルドを判別する読み出しフィールド判別部である。１０
３は書き込み、読み出しのフィールド判別信号からフィ
ールドの入れ替えを検出するフィールド入れ替え検出部
である。１０４は入れ替え補正部で読み出しフィールド
判別部１０３の出力に基づき、■−アドレス発生部９ｂ
を制御する。また、読み出しフィールド判別部１０３は
第２図のフィールド入れ替え検出部１０と同様の働きを
する。従って実施例では、従来の１１．１２の部分を１
０４で置き替えていると考えることがぐきる。

［発明の作用］次に、第４図に示した実施例について本発明の作用を詳
しく説明する。

４ａ、４ｂ、９ａ、９１）のアドレス発生部はカウンタ
ーで構成され、書き込み側を例にとると３で生成された
入力信号の水平同期周波数ｆＨの整数倍の周波数（ｎｆ
Ｈ）で水平同期信号に位相同期した書き込みクロックを
４ａで分周するとＨ−アドレスが得られる。また、Ｈア
ドレス発生部４ａから得られるＨ周期のパルスをＶアド
レス発生部４ｂのクロックとしで供給するとＶ−７ドレ
スが得られる。これに対し、読み出し側では、フィール
ド入れ替え時にＶ−アドレスを制御する為に、ト１−ア
ドレスカウンター９ａからの１１４周期のパルスｅが補
正回路１０４に入力され、１Ｈ相当のクロックが加減さ
れたパルスｆとして出力され、■−アドレスカウンター
９ｂのクロックとなる。

また、１０１．１０２はそれぞれ書き込み側、読み出し
側のフィールド判別部で、出力ａ、ｂの位相関係により
フィールド入れ替え検出部１０３によりフィールドの入
れ変わりがある事が検出される。ここでフィールド入れ
替え検出部１０３の出力は、ｃ、ｄと２つあり、フィー
ルドの入れ替えがあり、偶数フィールドを１Ｈ進めるべ
きとｃＩＣに有効パルスが出力され、奇数フィールドを
１Ｈ遅らせるべきときｄのパルスのみ有効となる。また
、フィールドが合っているときは、ｃ、ｄとも有効パル
スとならない。

第４図中、ａ−ｆで示した部分の信号波形を第５図に示
す。図（ａ＞、（ｂ）は第３図（ａ）。

（ｂ）に示したのと同じ位相関係の場合を示し、信号ａ
、ｂはそれぞれ第３図に示したＷ、　Ｆ　１ｃｌｄパル
ス、　Ｒ，Ｆｉｅｌｄパルスである。本実施例では、（
ａ　）の場合のように、信号すが立ち上がってから１１
」以内に、信号ａが立ち上がる状態を１０３にて検出し
、このときだけ、信号すの立ち上がりに同期したパルス
幅Ｉｎ／１０（）−１／２以内であればよい）の信号Ｃ
を発生する。Ｃはト１周期のクロックｅに加算され、カ
ウンター９ｂへのクロックｆとなる。この結果、偶数フ
ィールドが１１（進む方向にＶ−アドレスがシフトする
。

（ａ　）以外の場合、（ｂ　）に示すＪ：うに、信号ａ
が’　ｌ−１”の状態で信号すが立ち下がるのを１０３
にて検出し、信＠ｂの立ち下がりより、１（（幅のパル
スｄを出力する。この期間中り０ツクｅを不通過とする
事により、図のように１１−１間引かれたクロック「が
得られ、その結果奇数フィールドが１遅れる方向にシフ
トする。

以上のように、読み出し側のＶ−アドレスを１Ｈ分進約
６手段と、遅らせる手段を適切に選ぶことにより、常に
安定したノイールド入れ替えの補正を行なうことがｉＪ
能となる・。

［発明の変形例］上記実施例では、フィールド入れ替え時の補正の為に、
読み出し側のアドレスを制御したが、書き込み側でアド
レスをＬ制御しておいて通常の順序で読み出しても同様
の効果が得られる。ずなわら、フィールド入れ合え時に
、奇数フィールドを読み出すとぎにＩＨｆｆらせるのと
、偶数フィールドを書き込むときに前もってＩＨ′！ｉ
らせるのは同じであり、また、偶数フィールド読み出し
時に］Ｈ進めるのと、奇数フィールド書き込み時に１Ｆ
−１進めるのは同じ事である。この場合の構成は第４図
とほぼ同様で、補正手段１０４が書き込み側のカウンタ
ー４ａと４ｂの間に挿入される。このような構成におい
て、片方のフィールドの情報が失われない方向にアドレ
スを操作すればよく、第３図＜ａ　＞に示すような位相
関係のとき、偶数フィールドの８き込みアドレスを１Ｈ
ｕらせるようにシフトし、また、（ｂ　’）のような場
合には奇数フィールドを１日３！める手段を選択するよ
うにすればよい。また、補正の為の信号ｃ、ｄは書き込
みのフィールド判別信号ａのエツジに同期して発生させ
る必要がある。

さらに、フィールド入れ替え時の２つの補正手段として
、占き込み側の偶数フィールドを１Ｈ遅らせる手段と読
み出し側の奇数フィールドを１日遅らせる手段、あるい
は書き込み側の奇数フィールドを１１＝１進める手段と
読み出し側の偶数フィールドを１Ｈ進める手段とを組み
合わせることも可能で、同様の効果が得られる。

また、実施例では第５図（ａ　）のような場合だけ偶数
フィールドを１Ｈ進まＩる手段を選び、ａ。

ｂのエツジの差が１１・（を越えると奇数フィールドを
１Ｈｉｔｉらせる手段を選ぶように説明したが、両手段
の切り換えはどのように選んでし構わない。

以上、説明の簡略化の為に、システムのクロック周波数
をＨの整数倍とし、アドレスカウンターをト１方向、■
方向に分けたが、その他のクロック周波数、アドレスカ
ウンターの構成でも、アドレス１１−１分の加減手段を
適用ずればよく、本発明の効果に変わりはない。

［発明の効果コ以上のように本発明によれば、フィールド入れ替えを補
正する為にアドレスを進める方向、遅らせる方向の２つ
の手段を適切に選ぶように構成したので、アドレスを操
作する事の弊害なく、常に安定に映像信号の同期変換が
できる。これにより、フィールド補正の為に必要であっ
た１１」遅延手段や多面路のスイッチを取り除くことが
でき、回路量の低減、コストダウンが達成できる。

【図面の簡単な説明】

第１図は、フィールド入れ替え時の走査線の上下関係を
示′ｔｊ図、第２図は、従来のフィールドメモリ一方式
のンクロナイザーの構成図、第３図ば、アドレス操作の
弊害を説明するためのタイミング図、第４図は、本発明
の一実施例の構成図、第５図は、上記第４図における動
作を示すタイミング図、をそれぞれ示している。２・・・・・・Ａ／［）変換器　６・・・・・・フィー
ルドメモリー１０１・・・・・・１，３込みフィールド
判別部１０２・・・・・・読み出しフィールド判別部１
０３・・・・・・フィールド入れ替え検出部１０４・・
・・・・補正手段特　　許　　出　　願　　人パイオニア株式会社第１図ｔｂｒｓｈ髪５；フィールドを大成Ｉｔｔ艮勘第２図第３図第４図第５図

Claims

【特許請求の範囲】

映像信号１フィールドの容量のディジタルメモリーを有
し、映像信号を同期変換する装置において、上記メモリ
ーのアドレス操作手段として、書き込み側の奇数フィー
ルドを１Ｈ分進めるべくアドレスを操作する第１の手段
、偶数フィールドのアドレスを１Ｈ分送らせるための第
２の手段、また読み出し側の奇数フィールドを１Ｈ送ら
せるための第３の手段、及び偶数フィールドのアドレス
を１Ｈ分進めるための第４の手段のうち、少なくとも２
つの手段を有し、書き込み側フィールドの奇遇を示す情
報と、読み出し側の奇遇を示す情報との位相関係により
上記複数のアドレス操作手段を適切に選択することによ
り、書き込み側と読み出し側のフィールドが異なる場合
の再生画の補正を行なうことを特徴とするメモリー制御
装置。