JP3977156B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP3977156B2 JP3977156B2 JP2002175457A JP2002175457A JP3977156B2 JP 3977156 B2 JP3977156 B2 JP 3977156B2 JP 2002175457 A JP2002175457 A JP 2002175457A JP 2002175457 A JP2002175457 A JP 2002175457A JP 3977156 B2 JP3977156 B2 JP 3977156B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- image data
- data
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は撮像装置に関し、特にデジタル画像の正像・鏡像処理を行なう撮像装置に関する。
【0002】
【従来の技術】
近年、様々な産業分野において、ビデオカメラなどの撮像装置のニーズが高まっており、特に自動車産業関係からは、バックモニタなどによる後方あるいは死角確認の補助装置として、撮像装置を用いる適用例が報告されている。
【0003】
この場合、鏡に映った物体と、ユーザがモニタリングする撮像装置の再生画との左右関係を等しくするために、カメラレンズが捉えた被写体を左右逆に再生する鏡像処理の機能が求められる。
【0004】
従来、デジタル画像データに鏡像処理を行なうには、特開平2−312357号公報記載されているように、1ページ分のメモリに画像データを書き込んだ後、読み出しアドレスを制御する装置が知られている。
【0005】
しかしながら、上記特開平2−312357号公報に記載の装置においては、鏡像処理を行なうには、対象となる画像データを記憶するために1ページ分のメモリ容量が必要であるため、大容量のメモリが必要となる結果、コストが高くなるという問題点があった。また、リアルタイムに画像データの鏡像処理を行なうには、鏡像処理の対象となる1ページ分の画像データを一度メモリに書き込む作業が必要なため、リアルタイムに鏡像処理できないという問題があった。
【0006】
また、リアルタイムに鏡像処理を行なうには図6の様な構成をとる必要がある。図6の各ブロックについて簡単に説明する。CCDやCMOSなどで構成された撮像部1で光電変換された画像データは、A/D変換器2でデジタルデータ化された後、後段のブロックに転送される。
【0007】
メモリ制御部3に入力された画像データは水平有効期間を示す信号とともに4個のラインメモリを構成するメモリ9,10,11および12に与えられる。これらのメモリ9〜11にはアドレスカウンタ4からアドレス信号であるUP_ADR信号とMIR_ADR信号とが与えられており、各メモリに1ラインの画像データが記憶される。また、メモリ制御部3から1H,2H,3H遅延させた3ライン分の画像データが同時に出力されており、後段の輝度処理部5と、色処理部6とに与えられる。輝度処理部5と色処理部6とで演算された画像データはエンコーダ部7にて、NTSCやPALに必要な同期信号が付加され、D/A変換器8にてアナログデータ化された後、ビデオ信号として出力される。
【0008】
図7は図6に示したシステム構成において、鏡像撮像時におけるメモリ制御部3におけるタイミングチャートを示す。図7(a)は原振(MCLK)、(b)は画素クロック(DCLK)であり、(c)は入力画素データの水平有効期間を示す信号(HREF)、(d)はカウントアップを行なうアドレスカウンタ信号(UP_ADR)、(e)はカウントダウンを行なうアドレスカウンタ信号(MIR_ADR)であり、アドレスカウンタ4にはアップカウンタとダウンカウンタとが内蔵されている。
【0009】
(f)はメモリ9への読み出しと書き込みの水平有効期間を示す信号(A_EN)、(g)はメモリ10への読み出しと書き込みの水平有効期間を示す信号(B_EN)、(h)はメモリ11への読み出しと書き込みの水平有効期間を示す信号(C_EN)、(i)はメモリ12への読み出しと書き込みの水平有効期間を示す信号(D_EN)を示す。MCLK信号とDCLK信号は図示していないが、TG(タイミング・ジェネレータ)で作成され、各ブロックに同様のタイミングで入力される。
【0010】
図7において、各メモリへの読み出しと書き込みの水平有効期間を示す信号(A_EN、B_EN、C_EN、D_EN)が立下がり変化時に、UP_ADR信号が“0”にリセットされ、MIR_ADR信号が“n”にリセットされる。また、A_EN、B_EN、C_EN、D_ENの各信号のいずれか1つが立ち上がり変化時に、UP_ADR信号がDCLK信号の立ち上がりに同期してカウントアップされて“n”まで行なわれ、MIR_ADR信号がDCLK信号の立ち上がりに同期してカウントダウンされ“0”まで行なわれる。なお、入力画像データの水平有効期間を示すHREF信号はDCLK信号の立ち上がりに同期しており、入力画像データの水平有効期間はn画素までである。
【0011】
従来の鏡像撮像時、メモリ制御部3にて4種類の状態を制御して、ラインメモリからのデータ出力を制御している。以下に、従来のメモリ制御の状態遷移について説明する。
【0012】
STATE1のとき、A_EN信号が「H」レベルのとき、メモリ9内に新しいデータが書き込まれる。B_EN信号とC_EN信号とD_EN信号がともに「L」レベルであるため、メモリ10とメモリ11とメモリ12への書き込みが行なわれず、読み出し動作のみ行なわれ、メモリ10内のデータ(3H前のデータ)とメモリ11内のデータ(2H前のデータ)とメモリ12のデータ(1H前のデータ)が読み出される。メモリ9へのデータ書き込みにはUP_ADR信号が使用される。また、メモリ10、メモリ11、メモリ12のデータ読み出しにはMIR_ADR信号が使用される。A_EN信号が「L」レベルになった時点でSTATE2に移る。
【0013】
STATE2でB_EN信号が「H」レベルのとき、メモリ10内に新しいデータが書き込まれる。A_EN信号とC_EN信号とD_EN信号がともに「L」レベルであるため、メモリ9とメモリ11とメモリ12への書き込みが行なわれず、読み出し動作のみ行なわれ、メモリ11内のデータ(3H前のデータ)とメモリ12内のデータ(2H前のデータ)とメモリ9のデータ(1H前のデータ)とが読み出される。メモリ10へのデータ書き込みにはUP_ADR信号が使用され、メモリA9,メモリ11,メモリ12のデータの読み出しにはMIR_ADR信号が使用される。そして、B_EN信号が「L」レベルになった時点でSTATE3に移る。
【0014】
STATE3のとき、C_EN信号が「H」レベルのとき、メモリ11内に新しいデータが書き込まれる。A_EN信号とB_EN信号とD_EN信号がともに「L」レベルであるため、メモリ9とメモリ10とメモリ12への書き込みが行なわれず、読み出し動作のみ行なわれ、メモリ12内のデータ(3H前のデータ)とメモリ9内のデータ(2H前のデータ)とメモリ10のデータ(1H前のデータ)が読み出される。メモリ11へのデータ書き込みにはUP_ADR信号が使用される。また、メモリ9、メモリ10、メモリ12のデータ読み出しにはMIR_ADR信号が使用される。C_EN信号が「L」レベルになった時点でSTATE4に移る。
【0015】
STATE4のとき、D_EN信号が「H」レベルのとき、メモリ12内に新しいデータが書き込まれる。A_EN信号とB_EN信号とC_EN信号がともに「L」レベルであるため、メモリ9とメモリ10とメモリ11への書き込みが行なわれず、読み出し動作のみ行なわれ、メモリ9内のデータ(3H前のデータ)とメモリ10内のデータ(2H前のデータ)とメモリ11のデータ(1H前のデータ)が読み出される。メモリ12へのデータ書き込みにはUP_ADR信号が使用される。また、メモリ9,メモリ10,メモリ11のデータ読み出しにはMIR_ADR信号が使用される。D_EN信号が「L」レベルになった時点でSTATE1に移る。
【0016】
これらのSTATE1からSTATE4の一連の動作を鏡像撮像時、4個のラインメモリを制御することで、1H,2H,3H遅延させた画像データを同時に出力し、後段の輝度処理部7にて3ラインを使用した輪郭補正、色処理部8にて3ラインを使用した色処理などの様々な処理をリアルタイムに行なわれる。
【0017】
【発明が解決しようとする課題】
しかしながら、図6に示される上述の鏡像処理システムにおいては、鏡像処理を行なうために4個のラインメモリが必要であり、回路規模が大きくなるとともにコストが高くなるという問題があった。
【0018】
それゆえに、この発明の主たる目的は、ラインメモリを少なくして画像データをリアルタイムで処理でき、輪郭補正や様々な色処理がリアルタイムで行なえる撮像装置を提供することである。
【0019】
この発明の他の目的は、ラインメモリ出力後の正像時の光学黒部分と鏡像時の光学黒部分をサンプリングする画素数と画素位置とを等しくできる撮像装置を提供することである。
【0020】
【課題を解決するための手段】
この発明は、撮像部で撮像された画像に基づく画像データを転送する撮像装置であって、各々が、複数個の画像データを保存する複数個のメモリと、複数個のメモリに画像データを書き込み、複数個のメモリからそれぞれ画像データを同時に読み出して出力し、正像撮影時、画像データを書き込んだ順番でメモリから画像データを読み出し、鏡像撮影時、画像データを書き込んだ順番と逆の順番でメモリから画像データを読み出すメモリ制御部とを備え、メモリ制御部は、複数個のメモリからそれぞれ画像データを同時に読み出した後、複数個のメモリのうちのいずれか1個に対して読み出した画像データの保存されている領域に新たな画像データを書き込み、画像データの読み出しおよび書き込みを交互に行ない、画像データの書き込みを複数個のメモリの各々に対して順番に行なう。
【0021】
好ましくは、撮像装置は、さらに、正像撮影時、複数個のメモリのアドレスを表わしアドレスがカウントアップまたはカウントダウンする第1のアドレス信号と、複数個のメモリのアドレスを表わし第1のアドレス信号と逆方向に値が変わる第2のアドレス信号とを生成するアドレスカウンタを備え、メモリ制御部は、正像撮影時、第1のアドレス信号または第2のアドレス信号に基づいてメモリに画像データを書き込み、画像データの書き込み時に用いたアドレス信号に基づいてメモリから画像データを読み出し、鏡像撮影時、第1のアドレス信号または第2のアドレス信号に基づいてメモリに画像データを書き込み、画像データの書き込み時に用いたアドレス信号とは異なるアドレス信号に基づいてメモリから画像データを読み出し、メモリ制御部は、アドレス信号の1周期において、アドレス信号が表わすアドレスにおける画像データを複数個のメモリからそれぞれ同時に読み出した後、複数個のメモリのうちのいずれか1個に対してアドレス信号が表わすアドレスに新たな画像データを書き込み、アドレス信号の1周期ごとに、画像データの書き込みを複数個のメモリの各々に対して順番に行なう。
【0022】
より好ましくは、メモリ制御部は、さらに、鏡像撮影時、正像撮像時に用いたアドレス信号に基づいて画像における光学黒部分の画像データを複数個のメモリに書き込み、かつ正像撮像時に用いたアドレス信号に基づいて複数個のメモリから光学黒部分の画像データを読み出す。
【0023】
好ましくは、複数個のメモリの各々は、撮像部で撮像された画像の水平期間に対応する1ライン分の画像データを保存する。
【0025】
【発明の実施の形態】
図1はこの発明の一実施形態に係る撮像装置の構成例を示すブロック図である。
【0026】
図1の各ブロックについて簡単に説明する。CCDやCMOSなどの撮像部1で光電変換された画像データは、A/D変換器2でデジタルデータ化された後、後段のブロックに転送される。
【0027】
メモリ制御部3に入力された画像データは水平有効期間を示す信号とともに3個のラインメモリを構成するメモリ9,10および11に与えられる。これらのメモリ9〜10にはアドレスカウンタ4からアドレス信号が与えられており、各メモリに1ラインの画像データが記憶される。また、メモリ制御部3から1H,2H,3H遅延させた3ライン分の画像データが同時に出力されており、後段の輝度処理部5と、色処理部6とに与えられる。輝度処理部5と色処理部6とで演算された画像データはエンコーダ部7にて、NTSCやPALに必要な同期信号が付加された信号となり、その信号がD/A変換器8によってアナログ信号にされた後、ビデオ信号として出力される。
【0028】
図2は正像撮像時のメモリ制御部3におけるタイミングチャートを示す図である。図2(a)は原振(MCLK)、(b)は画素クロック(DCLK)、(c)入力画素データの水平有効期間を示す信号(HREF)、(d),(e)カウントアップを行なうアドレスカウンタ(UP_ADR,MIR_ADR)、(f)メモリへの読み出しと書き込みを行なう信号(RAM_EN)、(g)〜(i)(各メモリへの読み出しと書き込みの水平有効期間を示す信号(HA_EN,HB_EN,HC_EN)から成る。
【0029】
MCLK信号とDCLK信号は図示しないタイミングジェネレータで作成され、各ブロックに同様のタイミングで入力される。HREF信号はメモリ制御部3とアドレスカウンタ4へ入力され、このHREF信号をもとにHA_EN,HB_EN,HC_ENの各信号が作成される。
【0030】
図2において、各メモリへの読み出しと書き込みの水平有効期間を示す信号(HA_EN,HB_EN,HC_EN)が「L」レベルのときにUP_ADR信号とMIR_ADR信号が“0”にリセットされる。HA_EN,HB_EN,HC_ENの各信号が「H」レベルのときにUP_ADRとMIR_ADRの各信号をDCLK信号の立ち上がりに同期して、“n+30”までカウントアップが行なわれる。
【0031】
図3はラインメモリへのデータの読み出し・書き込みについてのタイミングチャートを示す図である。図3(b)に示すRAM_EN信号は(a)に示す原振(MCLK)の立ち上がりに同期したカウンタにより生成され、(c)に示すカウンタ値が“0”と“1”のとき、すなわちRAM_EN信号が「L」レベルのとき、各メモリの読み出し動作を行ない、カウンタ値が“2”のときすなわちRAM_EN信号が「H」レベルのとき、書き込み動作を行ない、ラインメモリのデータの読み出し・書き込み動作はMCLK信号の立ち上がりに同期して行なわれる。
【0032】
図2(c)における画像データの水平有効期間を示すHREF信号は(b)に示すDCLK信号の立ち上がりに同期しており、入力画像データの水平有効期間はn画素までである。(d)に示すUP_ADR信号と、(e)に示すMIR_ADR信号のカウンタ値“n+1”から“n+30”は、光学黒部分のサンプリングを行なうためのアドレスカウンタ値である。ラインメモリ出力後、後段の色処理部6にて黒基準をライン毎にクランプする際、色処理部6の回路構成を簡単化するためにアドレスカウンタ値を設けている。
【0033】
正像撮像時、メモリ制御部3によって6種類の状態を制御して、ラインメモリからのデータ出力を制御している。以下に、図2を参照して、ラインメモリ制御の状態遷移について説明し、図5に6種類の制御状態時の各メモリが使用するアドレスカウンタをまとめた表を示す。
【0034】
STATE1の時、メモリ9のデータの読み出し・書き込みにはUP_ADR信号のアドレスカウンタ値が使用され、メモリ10とメモリ11のデータの読み出しにはUP_ADR信号のアドレスカウンタ値が使用される。HA_EN信号が「H」レベルでありかつRAM_EN信号が「L」レベルのとき、メモリ9内のデータ(3H前のデータ:STATE4で書込まれたデータ)が読み出される。
【0035】
また、HA_EN信号が「H」レベルでありかつRAM_EN信号が「H」レベルのとき、メモリ9内に新しいデータが書き込まれる。このとき、HB_EN信号とHC_EN信号がともに「L」レベルであるため、メモリ10とメモリ11への書き込みが行なわれず、読み出し動作のみが行なわれ、メモリ10内のデータ(2H前のデータ:STATE5で書き込まれたデータ)とメモリ11内のデータ(1H前のデータ:STATE6で書き込まれたデータ)が読み出される。HA_EN信号が「L」レベルになった時点でSTATE2に移る。
【0036】
STATE2のとき、メモリ10のデータの読み出し・書き込みにはUP_ADR信号のアドレスカウンタ値が使用され、メモリ9のデータの読み出しにはMIR_ADR信号のアドレスカウンタ値が使用され、メモリ11のデータの読み出しにはUP_ADR信号のアドレスカウンタ値が使用される。HB_EN信号が「H」レベルでありかつRAM_EN信号が「L」レベルのとき、メモリ10内のデータ(3H前のデータ:STATE5で書き込まれたデータ)が読み出される。
【0037】
また、HB_EN信号が「H」レベルでありかつRAM_EN信号が「H」レベルのとき、メモリ10内に新しいデータが書き込まれる。このとき、HA_EN信号とHC_EN信号がともに「L」レベルであるため、メモリ9とメモリ11への書き込みが行なわれず、読み出し動作のみが行なわれ、メモリ9内のデータ(1H前のデータ:STATE1で書き込まれたデータ)とメモリ11内のデータ(2H前のデータ:STATE6で書き込まれたデータ)が読み出される。HB_EN信号が「L」レベルになった時点でSTATE3に移る。
【0038】
STATE3の時、メモリ11のデータの読み出し・書き込みにはUP_ADR信号のアドレスカウンタ値が使用され、メモリ9とメモリ10のデータの読み出しにはともにMIR_ADR信号のアドレスカウンタ値が使用される。HC_EN信号が「H」レベルでありかつRAM_EN信号が「L」レベルのとき、メモリ11内のデータ(3H前のデータ:STATE6で書き込まれたデータ)が読み出される。
【0039】
また、HC_EN信号が「H」レベルでありかつRAM_EN信号が「H」レベルのとき、メモリ11内に新しいデータが書き込まれる。このとき、HA_EN信号とHB_EN信号がともに「L」レベルであるため、メモリ9とメモリ10への書き込みが行なわれず、読み出し動作のみが行なわれ、メモリ9内のデータ(2H前のデータ:STATE1で書き込まれたデータ)とメモリ10内のデータ(1H前のデータ:STATE2で書き込まれたデータ)が読み出される。HC_EN信号が「L」レベルになった時点でSTATE4に移る。
【0040】
STATE4の時、メモリ9のデータの読み出し・書き込みにはMIR_ADR信号のアドレスカウンタ値が使用され、メモリ10とメモリ11のデータの読み出しにはともにMIR_ADR信号のアドレスカウンタ値が使用される。HA_EN信号が「H」レベルでありかつRAM_EN信号が「L」レベルのとき、メモリ9内のデータ(3H前のデータ:STATE1で書き込まれたデータ)が読み出される。
【0041】
また、HA_EN信号が「H」レベルでありかつRAM_EN信号が「H」レベルのとき、メモリ9内に新しいデータが書き込まれる。このとき、HB_EN信号とHC_EN信号がともに「L」レベルであるため、メモリ10とメモリ11への書き込みが行なわれず、読み出し動作のみが行なわれ、メモリ10内のデータ(2H前のデータ:STATE2で書き込まれたデータ)とメモリ11内のデータ(1H前のデータ:STATE3で書き込まれたデータ)が読み出される。HA_EN信号が「L」レベルになった時点でSTATE5に移る。
【0042】
STATE5のとき、メモリ10のデータの読み出し・書き込みにはMIR_ADR信号のアドレスカウンタ値が使用され、メモリ9のデータの読み出しにはUP_ADR信号、メモリ11のデータの読み出しにはMIR_ADR信号のアドレスカウンタ値が使用される。HB_EN信号が「H」レベルでありかつRAM_EN信号が「L」レベルのとき、メモリ10内のデータ(3H前のデータ:STATE2で書き込まれたデータ)が読み出される。
【0043】
また、HB_EN信号が「H」レベルでありかつRAM_EN信号が「H」レベルのとき、メモリ10内に新しいデータが書き込まれる。このとき、HA_EN信号とHC_EN信号がともに「L」レベルであるため、メモリ9とメモリ11への書き込みが行なわれず、読み出し動作のみが行なわれ、メモリ9内のデータ(1H前のデータ:STATE4で書き込まれたデータ)とメモリ11内のデータ(2H前のデータ:STATE3で書き込まれたデータ)が読み出される。HB_EN信号が「L」レベルになった時点でSTATE6に移る。
【0044】
STATE6のとき、メモリ11へのデータの読み出し・書き込みにはMIR_ADR信号のアドレスカウンタ値が使用され、メモリ9とメモリ10のデータの読み出しにはともにUP_ADR信号のアドレスカウンタ値が使用される。HC_EN信号が「H」レベルでありかつRAM_EN信号が「L」レベルのとき、メモリ11内のデータ(3H前のデータ:STATE3で書き込まれたデータ)が読み出される。
【0045】
また、HC_EN信号が「H」レベルでありかつRAM_EN信号が「H」レベルのとき、メモリ11内に新しいデータが書き込まれる。このとき、HA_EN信号とHB_EN信号がともに「L」レベルであるため、メモリ9とメモリ10への書き込みが行なわれず、読み出し動作のみが行なわれ、メモリ9内のデータ(2H前のデータ:STATE4で書き込まれたデータ)とメモリ10内のデータ(1H前のデータ:STATE5で書き込まれたデータ)が読み出されるHC_EN信号が「L」レベルになった時点でSTATE1に移る。
【0046】
これらのSTATE1からSTATE6の一連の動作を正像撮像時に繰り返し行ない、UP_ADR信号とMIR_ADR信号ともにカウントアップを行なうアドレスカウンタ値を制御することで、1H,2H,3H遅延させた画像データを同時に出力することを可能にし、後段の輝度処理部5にて3ラインを使用した輪郭補正、色処理部6にて3ラインを使用した色処理などの様々な処理がリアルタイムに処理できる。
【0047】
図4は鏡像撮像時のメモリ制御部3におけるタイミングチャートを示す。図4(a)は原振(MCLK)、(b)は画素クロック(DCLK)、(c)は入力画素データの水平有効期間を示す信号(HREF)、(d)はカウントアップを行なうアドレスカウンタ(UP_ADR)、(e)は入力画素データの水平有効期間はカウントダウンを行なうアドレスカウンタ(MIR_ADR)、(f)はメモリへの読み出しと書き込みを行なう信号(RAM_EN)、(g)〜(i)各メモリへの読み出しと書き込みの水平有効期間を示す信号(HA_EN,HB_EN,HC_EN)である。
【0048】
前述の図3を再び参照して、ラインメモリへのデータの読み出し・書き込みについてのタイミングについて説明する。RAM_EN信号は原振(MCLK)の立ち上がりに同期したカウンタにより生成しており、カウンタ値が“0”と“1”のときすなわちRAM_EN信号が「L」レベルのとき、各メモリの書き込み動作を行ない、カウンタ値が“2”のときすなわちRAM_EN信号が「H」レベルのとき、読み出し動作を行ない、ラインメモリのデータの読み出し・書き込み動作はMCLK信号の立ち上がりに同期して行なう。
【0049】
図4における画像データの水平有効期間を示すHREF信号はDCLK信号の立ち上がりに同期しており、入力画像データの水平有効期間はn画素までである。UP_ADR信号とMIR_ADR信号のカウンタ値“n+1”から“n+30”は光学黒部分のサンプリングを行なうためのアドレスカウンタである。
【0050】
UP_ADR信号の場合、カウントアップは、上述した各メモリへの読み出しと書き込みの水平有効期間を示す信号(HA_EN、HB_EN、HC_EN)が「L」レベルになる直前のカウンタ値“n+30”までカウントアップが行なわれ、HA_EN信号、HB_EN信号、HC_EN信号が「L」レベルのとき、UP_ADR信号がカウンタ値“0”にリセットされる。
【0051】
MIR_ADR信号の場合、画像データの水平有効期間を示すHREF信号が「H」レベルの間、カウンタ値“0”までカウントダウンが行なわれる。HREF信号が「L」レベルでありかつHA_EN信号,HB_EN信号,HC_EN信号が「H」レベルの間、MIR_ADR信号のカウント値はUP_ADR信号のカウンタ値に切換り、カウンタ値“n+1”からHA_EN信号,HB_EN信号,HC_EN信号が「L」レベルになる直前のカウンタ値“n+30”までカウントアップが行なわれる。HA_EN信号,HB_EN信号,HC_EN信号が「L」レベルのとき、MIR_ADR信号がカウンタ値“n”にリセットされる。
【0052】
このMIR_ADR信号内のアドレスカウンタの切換制御と、上記2種類のUP_ADR信号とMIR_ADR信号のアドレスカウンタを制御することで、水平方向右の光学黒部分のサンプリング箇所を確保することができ、鏡像時の光学黒部分は、正像時の水平方向右に存在する光学黒部分の画素位置と画素数を同じにできる。また、ラインメモリ出力後の後段の色処理部6にて黒基準をラインごとにクランプする際、鏡像時に水平方向右にライン毎の黒基準が設定でき、色処理部6の回路構成を正像時と同じにでき、回路構成を簡単化することができる。
【0053】
鏡像撮像時、メモリ制御部3にて6種類の状態を制御して、ラインメモリからのデータ出力を制御している。以下に、図4を参照してラインメモリ制御の状態遷移について説明し、図5に示した6種類の制御状態時の各メモリが使用するアドレスカウンタをまとめた表について説明する。
【0054】
STATE1の時、メモリ9のデータの読み出し・書き込みにはUP_ADR信号のアドレスカウンタ値が使用され、メモリ10とメモリ11のデータの読み出しにはともにUP_ADR信号のアドレスカウンタ値が使用される。HA_EN信号が「H」レベルでありかつRAM_EN信号が「L」レベルのとき、メモリ9内のデータ(3H前のデータ:STATE4にてMIR_ADR信号で書き込まれたデータ)が読み出される。
【0055】
また、HA_EN信号が「H」レベルでありかつRAM_EN信号が「H」レベルのとき、メモリ9内に新しいデータが書き込まれる。このとき、HB_EN信号とHC_EN信号がともに「L」レベルであるため、メモリ10とメモリ11への書き込みは行なわれず、読み出し動作のみが行なわれ、メモリ10内のデータ(2H前のデータ:STATE5にてMIR_ADR信号で書き込まれたデータ)とメモリ11内のデータ(1H前のデータ:STATE6にてMIR_ADR信号で書き込まれたデータ)が読み出される。HA_EN信号が「L」レベルになった時点でSTATE2に移る。
【0056】
STATE2のとき、メモリ10のデータの読み出し・書き込みにはUP_ADR信号のアドレスカウンタ値が使用され、メモリ9のデータの読み出しにはMIR_ADR信号、メモリ11のデータの読み出しにはUP_ADR信号のアドレスカウンタ値が使用される。HB_EN信号が「H」レベルでありかつRAM_EN信号が「L」レベルのとき、メモリ10内のデータ(3H前のデータ:STATE5にてMIR_ADR信号で書き込まれたデータ)が読み出される。
【0057】
また、HB_EN信号が「H」レベルでありかつRAM_EN信号が「H」レベルのとき、メモリ10内に新しいデータが書き込まれる。このとき、HA_EN信号とHC_EN信号がともに「L」レベルであるため、メモリ9とメモリ11への書き込みは行なわれず、読み出し動作のみ行なわれ、メモリ9内のデータ(1H前のデータ:STATE1にてUP_ADR信号で書き込まれたデータ)とメモリ11内のデータ(2H前のデータ:STATE6にてMIR_ADR信号で書き込まれたデータ)が読み出される。HB_EN信号が「L」レベルになった時点でSTATE3に移る。
【0058】
STATE3のとき、メモリ11のデータの読み出し・書き込みにはUP_ADR信号のアドレスカウンタ値が使用され、メモリ9とメモリ10のデータの読み出しにはともにMIR_ADR信号のアドレスカウンタ値が使用される。HC_EN信号が「H」レベルでありかつRAM_EN信号が「L」レベルのとき、メモリ11内のデータ(3H前のデータ:STATE6にてMIR_ADR信号で書き込まれたデータ)が読み出される。
【0059】
また、HC_EN信号が「H」レベルでありかつRAM_EN信号が「H」レベルのとき、メモリ11内に新しいデータが書き込まれる。このとき、HA_EN信号とHB_EN信号がともに「L」レベルであるため、メモリ9とメモリ10への書き込みが行なわれず、読み出し動作のみが行なわれ、メモリ9内のデータ(2H前のデータ:STATE1にてUP_ADR信号で書き込まれたデータ)とメモリ10内のデータ(1H前のデータ:STATE2にてUP_ADR信号で書き込まれたデータ)が読み出される。HC_EN信号が「L」レベルになった時点でSTATE4に移る。
【0060】
STATE4のとき、メモリ9のデータの読み出し・書き込みにはMIR_ADR信号のアドレスカウンタが使用され、メモリ10とメモリ11のデータの読み出しにはともにMIR_ADR信号のアドレスカウンタが使用される。HA_EN信号が「H」レベルでありかつRAM_EN信号が「L」レベルのとき、メモリ9内のデータ(3H前のデータ:STATE1にてUP_ADR信号で書き込まれたデータ)が読み出される。
【0061】
また、HA_EN信号が「H」レベルでありかつRAM_EN信号が「H」レベルのとき、メモリ9内に新しいデータが書き込まれる。このとき、HB_EN信号とHC_EN信号がともに「L」レベルであるため、メモリ10とメモリ11への書き込みは行なわれず、読み出し動作のみ行なわれ、メモリ10内のデータ(2H前のデータ:STATE2にてUP_ADR信号で書き込まれたデータ)とメモリ11内のデータ(1H前のデータ:STATE3にてUP_ADR信号で書き込まれたデータ)が読み出される。HA_EN信号が「L」レベルになった時点でSTATE5に移る。
【0062】
STATE5のとき、メモリ10のデータの読み出し・書き込みにはMIR_ADR信号のアドレスカウンタ値を使用し、メモリ9のデータの読み出しにはUP_ADR信号が使用され、メモリ11のデータの読み出しにはMIR_ADR信号のアドレスカウンタが使用される。HB_EN信号が「H」レベルでありかつRAM_EN信号が「L」レベルのとき、メモリ10内のデータ(3H前のデータ:STATE2にてUP_ADR信号で書き込まれたデータ)が読み出される。
【0063】
また、HB_EN信号が「H」レベルでありかつRAM_EN信号が「H」レベルのとき、メモリ10内に新しいデータが書き込まれる。このとき、HA_EN信号とHC_EN信号がともに「L」レベルであるため、メモリ9とメモリ11への書き込みは行なわれず、読み出し動作のみが行なわれ、メモリ9内のデータ(1H前のデータ:STATE4にてMIR_ADR信号で書き込まれたデータ)と、メモリ11内のデータ(2H前のデータ:STATE3にてUP_ADR信号で書き込まれたデータ)とが読み出される。HB_EN信号が「L」レベルになった時点でSTATE6に移る。
【0064】
STATE6のとき、メモリ11へのデータの読み出し・書き込みにはMIR_ADR信号のアドレスカウンタ値を使用し、メモリ9とメモリ10のデータの読み出しにはともにUP_ADR信号のアドレスカウンタ値が使用される。HC_EN信号が「H」レベルでありかつRAM_EN信号が「L」レベルのとき、メモリ11内のデータ(3H前のデータ:STATE3にてUP_ADR信号で書き込まれたデータ)が読み出される。
【0065】
また、HC_EN信号が「H」レベルでありかつRAM_EN信号が「H」レベルのとき、メモリ11内に新しいデータが書き込まれる。このとき、HA_EN信号とHB_EN信号がともに「L」レベルであるため、メモリ9とメモリ10への書き込みが行なわれず、読み出し動作のみが行なわれ、メモリ9内のデータ(2H前のデータ:STATE4にてMIR_ADR信号で書き込まれたデータ)とメモリ10内のデータ(1H前のデータ:STATE5にてMIR_ADR信号で書き込まれたデータ)が読み出されるHC_EN信号が「L」レベルになった時点でSTATE1に移る。
【0066】
これらのSTATE1からSTATE6の一連の動作が鏡像撮像時に繰り返し行なわれる。また、カウントアップを行なうUP_ADR信号と、入力画像データの水平有効期間はカウントダウンを行なうMIR_ADR信号を用い、書き込み動作に使用したアドレスカウンタ値とは異なるアドレスカウンタ値を読み出し動作に使用することで鏡像処理を実現している。
【0067】
図5に示すが、各STATEにおける各メモリのデータ読み出しと書き込み動作について使用するアドレスカウンタ値を制御することで、1H,2H,3H遅延させた画像データを同時に出力することを可能にし、後段の輝度処理部5にて3ラインを使用した輪郭補正、色処理部6にて3ラインを使用した色処理などの様々な処理がリアルタイムに処理できる。
【0068】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0069】
【発明の効果】
以上のように、この発明によれば、撮像部で撮像された画像に基づくデジタル画像データを転送する撮像装置であって、それぞれが水平期間分順次遅延された3ライン分の画像データを記憶手段に保持し、カウンタで生成したアドレス信号により記憶手段のアドレスを指定し、記憶手段への書き込み・読み出しを1画素のデータ転送内で行ない、記憶手段への正像・鏡像時に応じて、カウンタを制御し、記憶手段から3ライン分の画像データを同時に出力することにより、ラインメモリを少なくして画像データをリアルタイムで処理でき、輪郭補正や様々な色処理がリアルタイムで行なえる撮像装置を提供できる。
【0070】
また、3ライン分のラインメモリを備え、1画素データ転送内にラインメモリの書き込み・読み出しができる制御信号を画素クロックより倍速以上のクロックである原振により作成し、ラインメモリへのアドレスを生成するカウントアップを行なうアドレスカウンタとカウントダウンを行なうアドレスカウンタを備えて、書き込み動作に使用したアドレスカウンタとは異なるアドレスカウンタを読み出し動作に使用することで鏡像処理を実現できる。
【0071】
さらに、ラインメモリから出力する画像データを6種類の制御状態を用いることで、3個のラインメモリから1H、2H、3H遅延を行った画像データを同時に出力することができる。また、鏡像時にアドレスカウンタ内の切換制御と、カウントアップとカウントダウンを行なうアドレスカウンタ制御を行なうことで水平方向右の光学黒部分のサンプリング箇所を正像時の画素位置と画素数を同じにすることができ、色処理部にて黒基準をライン毎にクランプする際、色処理部の回路構成を正像時と同じにでき、回路構成を簡単化することができる。
【図面の簡単な説明】
【図1】 この発明の実施形態における撮像装置の構成を示すブロック図である。
【図2】 この発明の実施形態における撮像装置の正像時のメモリ制御部におけるタイミングチャートである。
【図3】 この発明の実施形態における撮像装置のメモリのデータ読み出し・書き込み動作のタイミングチャートである。
【図4】 この発明の実施形態における撮像装置の鏡像時のメモリ制御部におけるタイミングチャートである。
【図5】 この発明の実施形態における撮像装置の各状態における各メモリのデータの読み出し・書き込み動作に使用するアドレスカウンタである。
【図6】 従来の撮像装置の構成例である。
【図7】 従来の撮像装置における鏡像時のメモリ制御部におけるタイミングチャートである。
【符号の説明】
1 撮像部、2 A/D変換器、3 メモリ制御部、4 アドレスカウンタ、5 輝度処理部、6 色処理部、7 エンコーダ部、8 D/A変換器、9,10,11 メモリ。
Claims (4)
- 撮像部で撮像された画像に基づく画像データを転送する撮像装置であって、
各々が、複数個の画像データを保存する複数個のメモリと、
前記複数個のメモリに前記画像データを書き込み、前記複数個のメモリからそれぞれ前記画像データを同時に読み出して出力し、正像撮影時、前記画像データを書き込んだ順番で前記メモリから画像データを読み出し、鏡像撮影時、前記画像データを書き込んだ順番と逆の順番で前記メモリから画像データを読み出すメモリ制御部とを備え、
前記メモリ制御部は、前記複数個のメモリからそれぞれ前記画像データを同時に読み出した後、前記複数個のメモリのうちのいずれか1個に対して前記読み出した画像データの保存されている領域に新たな前記画像データを書き込み、
前記メモリ制御部は、前記画像データの読み出しおよび書き込みを交互に行ない、前記画像データの書き込みを前記複数個のメモリの各々に対して順番に行なう撮像装置。 - 前記撮像装置は、さらに、
正像撮影時、前記複数個のメモリのアドレスを表わし前記アドレスがカウントアップまたはカウントダウンする第1のアドレス信号と、前記複数個のメモリのアドレスを表わし前記第1のアドレス信号と逆方向に値が変わる第2のアドレス信号とを生成するアドレスカウンタを備え、
前記メモリ制御部は、正像撮影時、前記第1のアドレス信号または前記第2のアドレス信号に基づいて前記メモリに前記画像データを書き込み、前記画像データの書き込み時に用いた前記アドレス信号に基づいて前記メモリから前記画像データを読み出し、鏡像撮影時、前記第1のアドレス信号または前記第2のアドレス信号に基づいて前記メモリに前記画像データを書き込み、前記画像データの書き込み時に用いた前記アドレス信号とは異なる前記アドレス信号に基づいて前記メモリから前記画像データを読み出し、
前記メモリ制御部は、前記アドレス信号の1周期において、前記アドレス信号が表わすアドレスにおける前記画像データを前記複数個のメモリからそれぞれ同時に読み出した後、前記複数個のメモリのうちのいずれか1個に対して前記アドレス信号が表わすアドレスに新たな前記画像データを書き込み、
前記メモリ制御部は、前記アドレス信号の1周期ごとに、前記画像データの書き込みを前記複数個のメモリの各々に対して順番に行なう請求項1に記載の撮像装置。 - 前記メモリ制御部は、さらに、
鏡像撮影時、正像撮像時に用いた前記アドレス信号に基づいて前記画像における光学黒
部分の画像データを前記複数個のメモリに書き込み、かつ前記正像撮像時に用いた前記アドレス信号に基づいて前記複数個のメモリから前記光学黒部分の画像データを読み出す請求項2に記載の撮像装置。 - 前記複数個のメモリの各々は、前記撮像部で撮像された画像の水平期間に対応する1ライン分の画像データを保存する請求項1に記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002175457A JP3977156B2 (ja) | 2002-06-17 | 2002-06-17 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002175457A JP3977156B2 (ja) | 2002-06-17 | 2002-06-17 | 撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004023419A JP2004023419A (ja) | 2004-01-22 |
JP3977156B2 true JP3977156B2 (ja) | 2007-09-19 |
Family
ID=31174096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002175457A Expired - Fee Related JP3977156B2 (ja) | 2002-06-17 | 2002-06-17 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3977156B2 (ja) |
-
2002
- 2002-06-17 JP JP2002175457A patent/JP3977156B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004023419A (ja) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3438205B2 (ja) | デジタル電子カメラ装置 | |
CN101931745A (zh) | 数字相机装置 | |
JP5829122B2 (ja) | 撮像装置および評価値生成装置 | |
US8314875B2 (en) | Image capturing apparatus in which pixel charge signals are divided and output in a different order than an arrangement of pixels on an image capturing element, stored in units of a horizontal line, and read in a same order that corresponding pixels are arranged on the image capturing element, and method thereof | |
JP3977156B2 (ja) | 撮像装置 | |
JP3118032B2 (ja) | ビデオカメラ | |
JP2000278617A (ja) | タイミングパルス発生装置 | |
JP3143245B2 (ja) | 撮像装置およびその測光方法およびその合焦制御方法ならびに撮像方法 | |
JP4313907B2 (ja) | 撮像装置及びその制御方法 | |
US20090046176A1 (en) | Video signal processing apparatus | |
JP4525388B2 (ja) | 撮像信号記録装置 | |
JPH11308560A (ja) | 電子カメラ装置 | |
JPH1175106A (ja) | 静止画カメラ | |
JP2005252570A (ja) | 映像信号処理装置 | |
JP4246479B2 (ja) | 撮像装置および撮像方法 | |
JP2009033438A (ja) | 撮像装置 | |
JP4070550B2 (ja) | 画像信号処理装置 | |
JPS63185284A (ja) | 固体撮像装置 | |
JPH07322114A (ja) | 撮像装置 | |
JP4271011B2 (ja) | 撮像処理装置 | |
JP2877523B2 (ja) | 電子ビューファインダを有するビデオカメラ | |
JP2023075606A (ja) | 画像処理装置および撮像装置 | |
JPH03198486A (ja) | 撮像装置 | |
JPH0937128A (ja) | 画像入力装置 | |
JPH07312717A (ja) | カメラ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |