JPH07312717A - カメラ装置 - Google Patents
カメラ装置Info
- Publication number
- JPH07312717A JPH07312717A JP6103877A JP10387794A JPH07312717A JP H07312717 A JPH07312717 A JP H07312717A JP 6103877 A JP6103877 A JP 6103877A JP 10387794 A JP10387794 A JP 10387794A JP H07312717 A JPH07312717 A JP H07312717A
- Authority
- JP
- Japan
- Prior art keywords
- image
- ccd
- signal
- screen
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】
【目的】 通常規格の読取り周期を有するカメラを用い
て高速の画像データを得る。 【構成】 外部から入射した光を光分岐器４で複数に分
岐し、分岐された各光の像を各ＣＣＤ撮像素子３ａ．３
ｂで撮像する。各ＣＣＤ駆動回路４ａ，４ｂにて各ＣＣ
Ｄ撮像素子に対して垂直同期信号の周期に対応する規定
周期ＴV でデータ読出信号を送出して、ＣＣＤ撮像素子
から像の各１画面分の画像信号を順次取出す。そして、
各ＣＣＤ駆動回路におけるデータ読出信号の出力タイミ
ングを、規定周期を光の分岐数で除算した時間づつ遅延
させる。各ＣＣＤ駆動回路から出力される各１画面分の
画像信号を光の分岐数で分割して、分割して得られた各
部分画像信号における同一時間帯に所属するものどうし
を合成して１画面分の画像データを得る。
て高速の画像データを得る。 【構成】 外部から入射した光を光分岐器４で複数に分
岐し、分岐された各光の像を各ＣＣＤ撮像素子３ａ．３
ｂで撮像する。各ＣＣＤ駆動回路４ａ，４ｂにて各ＣＣ
Ｄ撮像素子に対して垂直同期信号の周期に対応する規定
周期ＴV でデータ読出信号を送出して、ＣＣＤ撮像素子
から像の各１画面分の画像信号を順次取出す。そして、
各ＣＣＤ駆動回路におけるデータ読出信号の出力タイミ
ングを、規定周期を光の分岐数で除算した時間づつ遅延
させる。各ＣＣＤ駆動回路から出力される各１画面分の
画像信号を光の分岐数で分割して、分割して得られた各
部分画像信号における同一時間帯に所属するものどうし
を合成して１画面分の画像データを得る。
Description
【０００１】
【産業上の利用分野】本発明は通常の読取り速度で読取
るＣＣＤ撮像素子及びＣＣＤ駆動回路を用いたカメラを
用いて２倍以上の読取り速度で像を読取ることが可能な
カメラ装置に関する。
るＣＣＤ撮像素子及びＣＣＤ駆動回路を用いたカメラを
用いて２倍以上の読取り速度で像を読取ることが可能な
カメラ装置に関する。
【０００２】
【従来の技術】通常のテレビジョンセット（ＴＶセッ
ト）に接続可能なＣＣＤ撮像素子が組込まれたカメラに
おいては、一つの動画像を撮像する場合に、１秒間に複
数枚の静止画像を得て、得られた各静止画像を順番にＴ
Ｖ画面に表示させる。
ト）に接続可能なＣＣＤ撮像素子が組込まれたカメラに
おいては、一つの動画像を撮像する場合に、１秒間に複
数枚の静止画像を得て、得られた各静止画像を順番にＴ
Ｖ画面に表示させる。
【０００３】１秒間に何枚の静止画像を表示するかは、
フレーム（画面）数と言われ、ＮＴＳＣ規格又はＰＡＬ
規格によって予め定められている。例えばＮＴＳＣ規格
において、ノンインターレス（順次走査）方式において
は３０フレーム（画面），走査線本数５２５本であり、
インターレス（飛越し走査）方式を採用した場合は３０
フレームでかつ６０フイールドである。
フレーム（画面）数と言われ、ＮＴＳＣ規格又はＰＡＬ
規格によって予め定められている。例えばＮＴＳＣ規格
において、ノンインターレス（順次走査）方式において
は３０フレーム（画面），走査線本数５２５本であり、
インターレス（飛越し走査）方式を採用した場合は３０
フレームでかつ６０フイールドである。
【０００４】したがって、ＴＶ画面上で１枚の画像が得
られるまでに、ノンインターレス方式においては約３３
msが必要である。また、インターレス方式においては約
１６．７msである。なお、たとえインターレス方式を採
用した場合であつても、１ラインおきに走査されるの
で、ＴＶ画面上における一つの点（画素）に注目する
と、該当点はノンインターレス方式の場合と同様に、約
３３ms毎に新規の画像データに更新される。このような
ＴＶ画面に表示中の画像の更新周期はＰＡＬ規格を採用
した場合であっても基本的にはＮＴＳＣ規格を採用した
場合と同じである。
られるまでに、ノンインターレス方式においては約３３
msが必要である。また、インターレス方式においては約
１６．７msである。なお、たとえインターレス方式を採
用した場合であつても、１ラインおきに走査されるの
で、ＴＶ画面上における一つの点（画素）に注目する
と、該当点はノンインターレス方式の場合と同様に、約
３３ms毎に新規の画像データに更新される。このような
ＴＶ画面に表示中の画像の更新周期はＰＡＬ規格を採用
した場合であっても基本的にはＮＴＳＣ規格を採用した
場合と同じである。
【０００５】
【発明が解決しようとする課題】上述した約３３msであ
るＴＶ画面の更新周期は人間が通常に見ている限りにお
いては、特に問題となることはない。しかし、高速で移
動している動画像をＴＶ放送規格を採用したカメラで撮
影して、この動画像に対して、コンピュータ等を用い画
像解析を実行して、高速位置決処理や、移動速度，形状
変化率等の算出処理を行う場合には、上述した約３３ms
の更新周期では十分な解析精度が得られない場合が生じ
る。
るＴＶ画面の更新周期は人間が通常に見ている限りにお
いては、特に問題となることはない。しかし、高速で移
動している動画像をＴＶ放送規格を採用したカメラで撮
影して、この動画像に対して、コンピュータ等を用い画
像解析を実行して、高速位置決処理や、移動速度，形状
変化率等の算出処理を行う場合には、上述した約３３ms
の更新周期では十分な解析精度が得られない場合が生じ
る。
【０００６】このような不都合を解消するためには、Ｔ
Ｖセットにおける垂直同期信号の周期ＴV に対応するカ
メラの１画面（フレーム）分の画像の読取り周期を短く
すればよい。
Ｖセットにおける垂直同期信号の周期ＴV に対応するカ
メラの１画面（フレーム）分の画像の読取り周期を短く
すればよい。
【０００７】しかし、このカメラにおける読取り周期を
短くするためには、ＣＣＤ撮像素子を含む全ての電子回
路モジュールを全面的に改造する必要がある。特に、Ｃ
ＣＤ撮像素子においては、各ＣＣＤ素子における電荷の
蓄積時間が大幅に短くなるので、画像データ精度等の問
題も生じて、ＣＣＤ撮像素子自体を新規の読出周期に適
合するものに交換する必要がある。
短くするためには、ＣＣＤ撮像素子を含む全ての電子回
路モジュールを全面的に改造する必要がある。特に、Ｃ
ＣＤ撮像素子においては、各ＣＣＤ素子における電荷の
蓄積時間が大幅に短くなるので、画像データ精度等の問
題も生じて、ＣＣＤ撮像素子自体を新規の読出周期に適
合するものに交換する必要がある。
【０００８】したがって、カメラにおける画像の読取り
周期を短縮することは多大の費用と時間が必要であっ
た。本発明はこのような事情に鑑みてなされたものであ
り、同一像を複数のＣＣＤ撮像素子でそれぞれ異なるタ
イミングで撮像することによって、読取り周期を何等短
縮することなく、結果的に更新周期が短い画像データを
得ることができるカメラ装置を提供することを目的とす
る。
周期を短縮することは多大の費用と時間が必要であっ
た。本発明はこのような事情に鑑みてなされたものであ
り、同一像を複数のＣＣＤ撮像素子でそれぞれ異なるタ
イミングで撮像することによって、読取り周期を何等短
縮することなく、結果的に更新周期が短い画像データを
得ることができるカメラ装置を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記課題を解消するため
に本発明のカメラ装置においては、外部から入射した光
を複数に分岐する光分岐器と、この光分岐器にて分岐さ
れた各光の光路に配設され、入射された光の像を撮像す
る複数のＣＣＤ撮像素子と、各ＣＣＤ撮像素子に対して
垂直同期信号の周期に対応する規定周期でデータ読出信
号を送出して、ＣＣＤ撮像素子から像の各１画面分の画
像信号を順次取出す複数のＣＣＤ駆動回路と、各ＣＣＤ
駆動回路におけるデータ読出信号の出力タイミングを、
規定周期を光の分岐数で除算した時間づつ遅延させる読
出タイミング制御部と、各ＣＣＤ駆動回路から出力され
る各１画面分の画像信号を光の分岐数で分割して、分割
して得られた各部分画像信号における同一時間帯に所属
するものどうしを合成して１画面分の画像データを得る
信号処理部とで構成している。
に本発明のカメラ装置においては、外部から入射した光
を複数に分岐する光分岐器と、この光分岐器にて分岐さ
れた各光の光路に配設され、入射された光の像を撮像す
る複数のＣＣＤ撮像素子と、各ＣＣＤ撮像素子に対して
垂直同期信号の周期に対応する規定周期でデータ読出信
号を送出して、ＣＣＤ撮像素子から像の各１画面分の画
像信号を順次取出す複数のＣＣＤ駆動回路と、各ＣＣＤ
駆動回路におけるデータ読出信号の出力タイミングを、
規定周期を光の分岐数で除算した時間づつ遅延させる読
出タイミング制御部と、各ＣＣＤ駆動回路から出力され
る各１画面分の画像信号を光の分岐数で分割して、分割
して得られた各部分画像信号における同一時間帯に所属
するものどうしを合成して１画面分の画像データを得る
信号処理部とで構成している。
【００１０】
【作用】このように構成されれたカメラ装置において
は、複数のＣＣＤ撮像素子でもって同一の撮像対象に対
する同一方向からの同一像が撮像される。そして、各Ｃ
ＣＤ撮像素子における各１画面分の画像信号は例えば従
来からあるＮＴＳＣ規格に定められた規定周期で読出さ
れる。
は、複数のＣＣＤ撮像素子でもって同一の撮像対象に対
する同一方向からの同一像が撮像される。そして、各Ｃ
ＣＤ撮像素子における各１画面分の画像信号は例えば従
来からあるＮＴＳＣ規格に定められた規定周期で読出さ
れる。
【００１１】しかし、各ＣＣＤ撮像素子における読出開
始タイミングを互いに故意にずらせている。例えば、２
つのＣＣＤ撮像素子の場合は、前記規定周期の１／２の
時間だけずらせている。したがって、一つの時刻を想定
すると、該当時刻においては、各ＣＣＤ撮像素子は１画
面分の像におけるそれぞれ異なる位置の画像データを出
力していることになる。
始タイミングを互いに故意にずらせている。例えば、２
つのＣＣＤ撮像素子の場合は、前記規定周期の１／２の
時間だけずらせている。したがって、一つの時刻を想定
すると、該当時刻においては、各ＣＣＤ撮像素子は１画
面分の像におけるそれぞれ異なる位置の画像データを出
力していることになる。
【００１２】規定周期の１／２の同一時間帯における各
ＣＣＤ撮像素子から出力される各１／２周期分の画像デ
ータを合成すれば１画面分の画像データが得られる。こ
のように、規定周期の１／２の時間で１画面分の画像デ
ータが得られるので、規定周期の１／２の時間毎に、新
規の１画面分の画像データが得られ、結果的に、ＣＣＤ
撮像素子及びＣＣＤ駆動回路における読出周期を何等変
更することなく、画面の更新速度を２倍にできる。な
お、光の分岐数を３，４，５…に増加すれば、分岐数に
応じて、画像の更新速度を上昇できる。
ＣＣＤ撮像素子から出力される各１／２周期分の画像デ
ータを合成すれば１画面分の画像データが得られる。こ
のように、規定周期の１／２の時間で１画面分の画像デ
ータが得られるので、規定周期の１／２の時間毎に、新
規の１画面分の画像データが得られ、結果的に、ＣＣＤ
撮像素子及びＣＣＤ駆動回路における読出周期を何等変
更することなく、画面の更新速度を２倍にできる。な
お、光の分岐数を３，４，５…に増加すれば、分岐数に
応じて、画像の更新速度を上昇できる。
【００１３】
【実施例】以下本発明の一実施例を図面を用いて説明す
る。図１は実施例のカメラ装置の概略構成図である。撮
影対象１からの入射光２はカメラ装置のレンズ１５を介
して例えばビームスプリッタ等で構成された光分岐器４
で互いに直交する２つの光２ａ，２ｂに分岐される。分
岐された各光２ａ，２ｂはそれぞれ２次元のＣＣＤ撮像
素子３ａ，３ｂに入射される。ＣＣＤ撮像素子３ａ，３
ｂは撮影対象１の同一画像が得られるように位置決めさ
れている。各ＣＣＤ撮像素子３ａ，３ｂはそれぞれＣＣ
Ｄ駆動回路４ａ，４ｂで駆動される。
る。図１は実施例のカメラ装置の概略構成図である。撮
影対象１からの入射光２はカメラ装置のレンズ１５を介
して例えばビームスプリッタ等で構成された光分岐器４
で互いに直交する２つの光２ａ，２ｂに分岐される。分
岐された各光２ａ，２ｂはそれぞれ２次元のＣＣＤ撮像
素子３ａ，３ｂに入射される。ＣＣＤ撮像素子３ａ，３
ｂは撮影対象１の同一画像が得られるように位置決めさ
れている。各ＣＣＤ撮像素子３ａ，３ｂはそれぞれＣＣ
Ｄ駆動回路４ａ，４ｂで駆動される。
【００１４】各ＣＣＤ駆動回路４ａ，４ｂにはクロック
発生回路５からクロック信号ＣＬＫが印加されている。
また、このクロック信号ＣＬＫはタイミング制御部６へ
入力される。タイミンググ制御部６は、クロック信号Ｃ
ＬＫのクロック数を計数して、各ＣＣＤ駆動回路４ａ，
４ｂに対して、それぞれ異なるタイミングで垂直同期信
号ＳVA，ＳVBを出力する。また、この垂直同期信号
ＳVA，ＳVBは信号処理部７内の各信号分割回路８ａ，８
ｂへも入力される。
発生回路５からクロック信号ＣＬＫが印加されている。
また、このクロック信号ＣＬＫはタイミング制御部６へ
入力される。タイミンググ制御部６は、クロック信号Ｃ
ＬＫのクロック数を計数して、各ＣＣＤ駆動回路４ａ，
４ｂに対して、それぞれ異なるタイミングで垂直同期信
号ＳVA，ＳVBを出力する。また、この垂直同期信号
ＳVA，ＳVBは信号処理部７内の各信号分割回路８ａ，８
ｂへも入力される。
【００１５】この垂直同期信号ＳVA，ＳVBは、図２に示
すように、例えばＮＴＳＣ規格で定められた、同一の規
定周期ＴV を有している。そして、互いの出力タイミン
グが１／２周期（ＴV ／２）だけずれている。
すように、例えばＮＴＳＣ規格で定められた、同一の規
定周期ＴV を有している。そして、互いの出力タイミン
グが１／２周期（ＴV ／２）だけずれている。
【００１６】各ＣＣＤ駆動回路４ａ，４ｂは、垂直同期
信号ＳVA，ＳVBが入力する毎に、クロック発生回路５か
らのクロック信号ＣＬＫに同期してＣＣＤ撮像素子３
ａ，３ｂから１画面分の画像データを順次読出してアナ
ログの画像信号ＶA ，ＶB として次の信号処理部７の各
信号分割回路８ａ，８ｂへ送出する。したがって、この
画像信号ＶA ，ＶB には、図２に示すように、通常のＴ
Ｖの画像信号と同様にそれぞれ垂直同期信号ＳVA，ＳVB
のパルスが重畳されている。
信号ＳVA，ＳVBが入力する毎に、クロック発生回路５か
らのクロック信号ＣＬＫに同期してＣＣＤ撮像素子３
ａ，３ｂから１画面分の画像データを順次読出してアナ
ログの画像信号ＶA ，ＶB として次の信号処理部７の各
信号分割回路８ａ，８ｂへ送出する。したがって、この
画像信号ＶA ，ＶB には、図２に示すように、通常のＴ
Ｖの画像信号と同様にそれぞれ垂直同期信号ＳVA，ＳVB
のパルスが重畳されている。
【００１７】各垂直同期信号ＳVA，ＳVBは互いに１／２
周期（ＴV ／２）だけ出力タイミングがずれているの
で、各画像信号ＶA ．ＶB も１／２周期（ＴV ／２）だ
けずれている。
周期（ＴV ／２）だけ出力タイミングがずれているの
で、各画像信号ＶA ．ＶB も１／２周期（ＴV ／２）だ
けずれている。
【００１８】一方のＣＣＤ駆動回路４ａから出力された
画像信号ＶA は、信号分割回路８ａへ入力されるととも
に、通常のＮＴＳＣ規格を有したモニタＴＶ９へ入力さ
れる。モニタＴＶ９は入力した画素信号ＶA をそのまま
ブラウン管へ印加する。その結果、モニタＴＶ９の画面
には撮影対象１がそのまま表示される。この表示画面の
更新周期は通常のＮＴＳＣ規格に対応する３３msであ
る。
画像信号ＶA は、信号分割回路８ａへ入力されるととも
に、通常のＮＴＳＣ規格を有したモニタＴＶ９へ入力さ
れる。モニタＴＶ９は入力した画素信号ＶA をそのまま
ブラウン管へ印加する。その結果、モニタＴＶ９の画面
には撮影対象１がそのまま表示される。この表示画面の
更新周期は通常のＮＴＳＣ規格に対応する３３msであ
る。
【００１９】信号分割回路８ａは入力した画像信号ＶA
を、各１画面毎に、それぞれ前半信号部分と後半信号部
分に分割して、それぞれＡ／Ｄ変換器１０ａ，１０ｄへ
送出する。Ａ／Ｄ変換器１０ａ，１０ｄは入力した前半
信号部分，後半信号部分をデジタルの画像データＤAF，
ＤABに変換して、それぞれ第２の画像メモリ１１ｂ及び
第１の画像メモリ１１ａへ送出する。
を、各１画面毎に、それぞれ前半信号部分と後半信号部
分に分割して、それぞれＡ／Ｄ変換器１０ａ，１０ｄへ
送出する。Ａ／Ｄ変換器１０ａ，１０ｄは入力した前半
信号部分，後半信号部分をデジタルの画像データＤAF，
ＤABに変換して、それぞれ第２の画像メモリ１１ｂ及び
第１の画像メモリ１１ａへ送出する。
【００２０】同様に、信号分割回路８ｂは入力した画像
信号ＶB を、各１画面毎に、それぞれ前半信号部分と後
半信号部分に分割して、それぞれＡ／Ｄ変換器１０ｃ，
１０ｂへ送出する。Ａ／Ｄ変換器１０ｃ，１０ｂは入力
した前半信号部分，後半信号部分をデジタルの画像デー
タＤBF，ＤBBに変換して、それぞれ第１の画像メモリ１
１ａ及び第２の画像メモリ１１ｂへ送出する。
信号ＶB を、各１画面毎に、それぞれ前半信号部分と後
半信号部分に分割して、それぞれＡ／Ｄ変換器１０ｃ，
１０ｂへ送出する。Ａ／Ｄ変換器１０ｃ，１０ｂは入力
した前半信号部分，後半信号部分をデジタルの画像デー
タＤBF，ＤBBに変換して、それぞれ第１の画像メモリ１
１ａ及び第２の画像メモリ１１ｂへ送出する。
【００２１】第１，第２の画像メモリ１１ａ，１１ｂ
は、例えばモニタＴＶ９に表示する１画面分の画像デー
タをデジタル値で記憶する記憶容量を有している。第１
の画像メモリ１１ａは、Ａ／Ｄ変換器１０ｃから出力さ
れた画像信号ＶB の前半信号部分の画像データＤBFを各
１画面分のデータ記憶領の前半部分（左部分）に書込
み、Ａ／Ｄ変換器１０ｄから出力された画像信号ＶA の
後半信号部分の画像データＤABを同一１画面分のデータ
記憶領の後半部分（右部分）に書込むことによって、各
１画面分の画像データ（ＤBF＋ＤAB）を得る。
は、例えばモニタＴＶ９に表示する１画面分の画像デー
タをデジタル値で記憶する記憶容量を有している。第１
の画像メモリ１１ａは、Ａ／Ｄ変換器１０ｃから出力さ
れた画像信号ＶB の前半信号部分の画像データＤBFを各
１画面分のデータ記憶領の前半部分（左部分）に書込
み、Ａ／Ｄ変換器１０ｄから出力された画像信号ＶA の
後半信号部分の画像データＤABを同一１画面分のデータ
記憶領の後半部分（右部分）に書込むことによって、各
１画面分の画像データ（ＤBF＋ＤAB）を得る。
【００２２】一方、第２の画像メモリ１１ｂは、Ａ／Ｄ
変換器１０ａから出力された画像信号ＶA の前半信号部
分の画像データＤAFを各１画面分のデータ記憶領の前半
部分（左部分）に書込み、Ａ／Ｄ変換器１０ｃから出力
された画像信号ＶB の後半信号部分の画像データＤBBを
同一１画面分のデータ記憶領の後半部分（右部分）に書
込むことによって、各１画面分の画像データ（ＤAF＋Ｄ
BB）を得る。
変換器１０ａから出力された画像信号ＶA の前半信号部
分の画像データＤAFを各１画面分のデータ記憶領の前半
部分（左部分）に書込み、Ａ／Ｄ変換器１０ｃから出力
された画像信号ＶB の後半信号部分の画像データＤBBを
同一１画面分のデータ記憶領の後半部分（右部分）に書
込むことによって、各１画面分の画像データ（ＤAF＋Ｄ
BB）を得る。
【００２３】したがって、第１の画像メモリ１１ａに対
する１画面分の画像データ（ＤBF＋ＤAB）の書込みが完
了するタイミングと、第２の画像メモリ１１ｂに対する
１画面分の画像データ（ＤAF＋ＤBB）の書込みが完了す
るタイミングとは１／２周期（ＴV ／２）だけずれる。
する１画面分の画像データ（ＤBF＋ＤAB）の書込みが完
了するタイミングと、第２の画像メモリ１１ｂに対する
１画面分の画像データ（ＤAF＋ＤBB）の書込みが完了す
るタイミングとは１／２周期（ＴV ／２）だけずれる。
【００２４】したがって、第１，第２の画像メモリ１１
ａ，１１ｂに対する各１画面分の画像データ（ＤBF＋Ｄ
AB），（ＤAF＋ＤBB）の各書込みが完了するタイミング
はＮＴＳＣ規格で定められた３３msの半分の時間１６．
７msずれている。
ａ，１１ｂに対する各１画面分の画像データ（ＤBF＋Ｄ
AB），（ＤAF＋ＤBB）の各書込みが完了するタイミング
はＮＴＳＣ規格で定められた３３msの半分の時間１６．
７msずれている。
【００２５】第１，第２の画像メモリ１１ａ，１１ｂに
書込まれた各１画面分の画像データ（ＤBF＋ＤAB），
（ＤAF＋ＤBB）はそれぞれの書込みが完了したタイミン
グで画像処理装置１２へ取込まれる。
書込まれた各１画面分の画像データ（ＤBF＋ＤAB），
（ＤAF＋ＤBB）はそれぞれの書込みが完了したタイミン
グで画像処理装置１２へ取込まれる。
【００２６】画像処理装置１２は、例えばコンピュータ
等で構成されており、１６．７ms毎に入力される撮影対
象１に対する各１画面分の画像データに対して、前述し
た高速位置決処理や、移動速度，形状変化率等の算出処
理を実行する。
等で構成されており、１６．７ms毎に入力される撮影対
象１に対する各１画面分の画像データに対して、前述し
た高速位置決処理や、移動速度，形状変化率等の算出処
理を実行する。
【００２７】このように構成されたカメラ装置において
は、撮影対象１を２台のＣＣＤ撮像素子３ａ，３ｂで同
一画像を得て、それぞれ垂直同期周期ＴV の１／２周期
（ＴV ／２）ずれて、同一位置の画像データを読出して
いる。
は、撮影対象１を２台のＣＣＤ撮像素子３ａ，３ｂで同
一画像を得て、それぞれ垂直同期周期ＴV の１／２周期
（ＴV ／２）ずれて、同一位置の画像データを読出して
いる。
【００２８】したがって、図２のタイムチャートに示す
ように、一方の映像信号ＶA の各１画面分の画像データ
ＤA1，ＤA2，ＤA3，…の各前半分の画像データＤA1F ，
ＤA2F ，ＤA3F …と、他方の映像信号ＶB の各１画面分
の画像データＤB1，ＤB2，ＤB3，…の各後半部分の画像
データＤB1B ，ＤB2B ，ＤB3B を第２の画像メモリ１１
ｂ上でそれぞれ合成すれば、ＮＴＳＣ規格の３３ms経過
する毎に順次１画面分の画像データが得られる。
ように、一方の映像信号ＶA の各１画面分の画像データ
ＤA1，ＤA2，ＤA3，…の各前半分の画像データＤA1F ，
ＤA2F ，ＤA3F …と、他方の映像信号ＶB の各１画面分
の画像データＤB1，ＤB2，ＤB3，…の各後半部分の画像
データＤB1B ，ＤB2B ，ＤB3B を第２の画像メモリ１１
ｂ上でそれぞれ合成すれば、ＮＴＳＣ規格の３３ms経過
する毎に順次１画面分の画像データが得られる。
【００２９】同様の手法によって、一方の映像信号ＶA
の後半部分の各画像データと他方の映像信号ＶB の前半
部分の各画像データとを第１の画像メモリ１１ａ上で合
成すれば、３３ms経過する毎に順次１画面分の画像デー
タが得られる。
の後半部分の各画像データと他方の映像信号ＶB の前半
部分の各画像データとを第１の画像メモリ１１ａ上で合
成すれば、３３ms経過する毎に順次１画面分の画像デー
タが得られる。
【００３０】第１．第２の画像メモリ１１ａ，１１ｂ上
で合成された各１画面分の画像データの各ＣＣＤ撮像素
子３ａ，３ｂから読出すタイミングが（ＴV ／２）だけ
ずれているので、結果的に、映像処理装置１２へ取込ま
れた撮影対象１の１画面分の画像データの更新周期はＮ
ＴＳＣ規格の更新周期３３msの半分である１６．７msと
なる。
で合成された各１画面分の画像データの各ＣＣＤ撮像素
子３ａ，３ｂから読出すタイミングが（ＴV ／２）だけ
ずれているので、結果的に、映像処理装置１２へ取込ま
れた撮影対象１の１画面分の画像データの更新周期はＮ
ＴＳＣ規格の更新周期３３msの半分である１６．７msと
なる。
【００３１】よって、たとえ従来のＮＴＳＣ規格に準拠
したＣＣＤ撮像素子３ａ，３ｂや各ＣＣＤ駆動回路４
ａ，４ｂを使用したとしても、撮影対象１に対する高速
位置決処理や、移動速度，形状変化率等の算出処理の精
度を大幅に向上できる。
したＣＣＤ撮像素子３ａ，３ｂや各ＣＣＤ駆動回路４
ａ，４ｂを使用したとしても、撮影対象１に対する高速
位置決処理や、移動速度，形状変化率等の算出処理の精
度を大幅に向上できる。
【００３２】したがって、簡単にかつ低製造費でもって
撮影対象の動作を高速で撮影できるカメラ装置を提供で
きる。なお、本発明は上述した実施例に限定されるもの
ではない。例えば図３に示すように、レンズやＣＣＤ撮
像素子及びＣＣＤ駆動回路を内蔵した通常のカメラ１３
ａ，１３ｂを用いて撮像対象１を撮影することも可能で
ある。
撮影対象の動作を高速で撮影できるカメラ装置を提供で
きる。なお、本発明は上述した実施例に限定されるもの
ではない。例えば図３に示すように、レンズやＣＣＤ撮
像素子及びＣＣＤ駆動回路を内蔵した通常のカメラ１３
ａ，１３ｂを用いて撮像対象１を撮影することも可能で
ある。
【００３３】さらに、図４に示すように、３つの光分岐
器４，４ａ，４ｂを用いて入射光２を４つの光に分岐し
て、分岐した４つの各光の像を撮像する４つのＣＣＤ撮
像素子１４ａ〜１４ｄを設けることが可能である。この
場合、ＣＣＤ撮像素子１４ａ〜１４ｄから得られる各１
画面分の画像信号をそれぞれ４等分して、それぞれ同一
時間帯における分割された各画像信号部分を合成すれ
ば、従来のＮＴＳＣ規格の画面の更新周期に比較して１
／４に短縮された更新周期の画像が得られる。このよう
に、入射光の分岐数を増加すれば、任意の更新周期を有
する画像を得ることが可能である。さらに、実施例にお
いては、光分岐器としてビームスプリッタを用いたが、
ハーフミラー等を用いることも可能である。
器４，４ａ，４ｂを用いて入射光２を４つの光に分岐し
て、分岐した４つの各光の像を撮像する４つのＣＣＤ撮
像素子１４ａ〜１４ｄを設けることが可能である。この
場合、ＣＣＤ撮像素子１４ａ〜１４ｄから得られる各１
画面分の画像信号をそれぞれ４等分して、それぞれ同一
時間帯における分割された各画像信号部分を合成すれ
ば、従来のＮＴＳＣ規格の画面の更新周期に比較して１
／４に短縮された更新周期の画像が得られる。このよう
に、入射光の分岐数を増加すれば、任意の更新周期を有
する画像を得ることが可能である。さらに、実施例にお
いては、光分岐器としてビームスプリッタを用いたが、
ハーフミラー等を用いることも可能である。
【００３４】
【発明の効果】以上説明したように、本発明のカメラ装
置によれば、同一像を複数のＣＣＤ撮像素子でそれぞれ
異なるタイミングで撮像して、得られた各１画面分の各
画像信号を分割して、同一時間帯における各信号部分を
合成して新規の１画面分の画像データを得ている。した
がって、ＣＣＤ撮像素子及びＣＣＤ駆動回路における読
取り周期を何等短縮することなく、結果的に画像の更新
周期が短い画像データを得ることができ、撮影対象を従
来のカメラに比較してより高速で撮影できる。
置によれば、同一像を複数のＣＣＤ撮像素子でそれぞれ
異なるタイミングで撮像して、得られた各１画面分の各
画像信号を分割して、同一時間帯における各信号部分を
合成して新規の１画面分の画像データを得ている。した
がって、ＣＣＤ撮像素子及びＣＣＤ駆動回路における読
取り周期を何等短縮することなく、結果的に画像の更新
周期が短い画像データを得ることができ、撮影対象を従
来のカメラに比較してより高速で撮影できる。
【図１】 本発明の一実施例に係わるカメラ装置の概略
構成を示す図
構成を示す図
【図２】 同実施例装置の動作を示すタイムチャート
【図３】 本発明の他の実施例に係わるカメラ装置の概
略構成を示す図
略構成を示す図
【図４】 本発明のさらに別の実施例に係わるカメラ装
置の要部を取出して示す図
置の要部を取出して示す図
１…撮影対象、２…入射光、３，１４ａ〜１４ｄ…ＣＣ
Ｄ撮像素子、４，４ａ，４ｂ…光分岐器、５…クロック
発生回路、６…タイミング制御部、７…信号処理部、８
ａ，８ｂ…信号分割回路、９…モニタＴＶ、１０ａ〜１
０ｄ…Ａ／Ｄ変換器、１１ａ…第１の画像メモリ、１１
ｂ…第２の画像メモリ、１２…画像処理装置、１５…レ
ンズ。
Ｄ撮像素子、４，４ａ，４ｂ…光分岐器、５…クロック
発生回路、６…タイミング制御部、７…信号処理部、８
ａ，８ｂ…信号分割回路、９…モニタＴＶ、１０ａ〜１
０ｄ…Ａ／Ｄ変換器、１１ａ…第１の画像メモリ、１１
ｂ…第２の画像メモリ、１２…画像処理装置、１５…レ
ンズ。
Claims (1)
- 【請求項１】 外部から入射した光を複数に分岐する光
分岐器と、 この光分岐器にて分岐された各光の光路に配設され、前
記入射された光の像を撮像する複数のＣＣＤ撮像素子
と、 前記各ＣＣＤ撮像素子に対して垂直同期信号の周期に対
応する規定周期でデータ読出信号を送出して、前記ＣＣ
Ｄ撮像素子から前記像の各１画面分の画像信号を順次取
出す複数のＣＣＤ駆動回路と、 前記各ＣＣＤ駆動回路における前記データ読出信号の出
力タイミングを、前記規定周期を前記光の分岐数で除算
した時間づつ遅延させる読出タイミング制御部と、 前記各ＣＣＤ駆動回路から出力される各１画面分の画像
信号を前記光の分岐数で分割して、分割して得られた各
部分画像信号における同一時間帯に所属するものどうし
を合成して１画面分の画像データを得る信号処理部とを
備えたカメラ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6103877A JPH07312717A (ja) | 1994-05-18 | 1994-05-18 | カメラ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6103877A JPH07312717A (ja) | 1994-05-18 | 1994-05-18 | カメラ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07312717A true JPH07312717A (ja) | 1995-11-28 |
Family
ID=14365674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6103877A Pending JPH07312717A (ja) | 1994-05-18 | 1994-05-18 | カメラ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07312717A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204910B1 (en) | 1998-09-03 | 2001-03-20 | Toshiba Tec Kabushiki Kaisha | Image processing system operable at high speed |
-
1994
- 1994-05-18 JP JP6103877A patent/JPH07312717A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204910B1 (en) | 1998-09-03 | 2001-03-20 | Toshiba Tec Kabushiki Kaisha | Image processing system operable at high speed |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157499A (en) | High-speed video camera using solid-state image sensor | |
| US6867803B1 (en) | Image processing unit | |
| JP2000078596A (ja) | ビデオカメラ | |
| JP3143245B2 (ja) | 撮像装置およびその測光方法およびその合焦制御方法ならびに撮像方法 | |
| JPH07312717A (ja) | カメラ装置 | |
| JPH08251492A (ja) | 高速撮影装置 | |
| EP0474483A2 (en) | High speed image pickup system | |
| JP4525388B2 (ja) | 撮像信号記録装置 | |
| JP2001285705A (ja) | タイミング信号発生装置およびその発生方法 | |
| JPH0937128A (ja) | 画像入力装置 | |
| JPH1175106A (ja) | 静止画カメラ | |
| JPH05316402A (ja) | 高速ビデオカメラ | |
| JP2618661B2 (ja) | 撮像装置 | |
| EP0989746B1 (en) | Imaging apparatus having a high-speed imaging function with electronic zoom circuit | |
| JP3125903B2 (ja) | 撮像装置 | |
| JPH0993490A (ja) | 赤外線撮像装置 | |
| JP2004153710A (ja) | 撮像装置の制御方法および撮像装置 | |
| JP3977156B2 (ja) | 撮像装置 | |
| JPH05236364A (ja) | 高速撮影装置 | |
| JP3400649B2 (ja) | モニタ装置における画像合成方法及び監視カメラ装置 | |
| JPH07184105A (ja) | 撮像装置 | |
| JP2669083B2 (ja) | 撮像装置 | |
| JPH01143473A (ja) | 固体撮像装置 | |
| JPS59126377A (ja) | 高速度撮像装置 | |
| JP4070550B2 (ja) | 画像信号処理装置 |