JPS58148584A - デジタルメモリカラ−フレ−ミング回路 - Google Patents
デジタルメモリカラ−フレ−ミング回路Info
- Publication number
- JPS58148584A JPS58148584A JP57032053A JP3205382A JPS58148584A JP S58148584 A JPS58148584 A JP S58148584A JP 57032053 A JP57032053 A JP 57032053A JP 3205382 A JP3205382 A JP 3205382A JP S58148584 A JPS58148584 A JP S58148584A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- horizontal
- color
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
- H04N5/0736—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデジタル・メモリ回路に関し１％にへＴＳＣカ
ラーテレビジョン信号をコンポジットコーディング方式
に７）’ＣＭ化して扱う画像デジタルメモリカラーフレ
ーミング回路に関する。
ラーテレビジョン信号をコンポジットコーディング方式
に７）’ＣＭ化して扱う画像デジタルメモリカラーフレ
ーミング回路に関する。
従来の画像メモリ・カラーフレーミング回路をフレーム
・シンクロナイザ装置を例として説明する。第１図で入
力テレビジョン画像信号ｌはアナログデジタル（Ａ／ｌ
） ）コンバータ２で、サブキャリアの４倍の周波Ｍ１
４．３ＭＨｚでサンプリングさ、ｂｐＣＭパラレルｒ１
．（＝ ９．）ビット・データ３に変換される。さらに
入力信号１のカラーバーストに同期した書込みクロック
パルス９が、位相比較器６と、バースト周波数ｆｓｃの
４倍の元種器８と４分周するカウンタ１ｏで構成さｎる
Ｈｅ（Ｊ（８ｕｒｓｔ Ｃｏｎｔｒｏｌｅｄ （Ｊｓｃ
ｉｌｌａｔｏｒ）回路すなわち書込みクロック発生器１
２で作らｒＬます。さらに入カテレビジ、ンｔａｒｓ信
号１から、水平ｎパルス分離器１３−バーストフラグ発
生器１５．垂［（Ｖ）パルス分＃ｌＩ器１７にて、そｎ
ぞ扛水平（ロ）パルス１４゜バースト・フラグパルス１
６ ｔ 垂直分離パルス及び垂直分離パルスを遅延して
作った垂ｔ［（Ｖ）パルス１８が作らｎます、ＮＴＳＧ
カラーテレビジョン信号のサブキャリア１１と、水平パ
ルス１４と垂直分離パルスの各周波数Ｆ８０１ ＦＨＩ
ＦＶの関係は周知のようにＦｓｃ”４５５／ ２Ｆ１
１１ Ｆ！１Ｉ＝５２５／２Ｆ ｖででアバさらに米国
電子機械工業会（ＥＩＡ） の規格Ｒ８−１７０Ａで決
まるカラーサブキャリアと水平同期信号との間の位相関
係「Ｓ （、：Ｈタイミング」と、カラーフィールド１
−ＩＶの関係を第３図の（ａ）、（ｅ）、（ｆ）、 （
ｅ’ ）、（ｆ’ ）に示します。
・シンクロナイザ装置を例として説明する。第１図で入
力テレビジョン画像信号ｌはアナログデジタル（Ａ／ｌ
） ）コンバータ２で、サブキャリアの４倍の周波Ｍ１
４．３ＭＨｚでサンプリングさ、ｂｐＣＭパラレルｒ１
．（＝ ９．）ビット・データ３に変換される。さらに
入力信号１のカラーバーストに同期した書込みクロック
パルス９が、位相比較器６と、バースト周波数ｆｓｃの
４倍の元種器８と４分周するカウンタ１ｏで構成さｎる
Ｈｅ（Ｊ（８ｕｒｓｔ Ｃｏｎｔｒｏｌｅｄ （Ｊｓｃ
ｉｌｌａｔｏｒ）回路すなわち書込みクロック発生器１
２で作らｒＬます。さらに入カテレビジ、ンｔａｒｓ信
号１から、水平ｎパルス分離器１３−バーストフラグ発
生器１５．垂［（Ｖ）パルス分＃ｌＩ器１７にて、そｎ
ぞ扛水平（ロ）パルス１４゜バースト・フラグパルス１
６ ｔ 垂直分離パルス及び垂直分離パルスを遅延して
作った垂ｔ［（Ｖ）パルス１８が作らｎます、ＮＴＳＧ
カラーテレビジョン信号のサブキャリア１１と、水平パ
ルス１４と垂直分離パルスの各周波数Ｆ８０１ ＦＨＩ
ＦＶの関係は周知のようにＦｓｃ”４５５／ ２Ｆ１
１１ Ｆ！１Ｉ＝５２５／２Ｆ ｖででアバさらに米国
電子機械工業会（ＥＩＡ） の規格Ｒ８−１７０Ａで決
まるカラーサブキャリアと水平同期信号との間の位相関
係「Ｓ （、：Ｈタイミング」と、カラーフィールド１
−ＩＶの関係を第３図の（ａ）、（ｅ）、（ｆ）、 （
ｅ’ ）、（ｆ’ ）に示します。
水平パルス１４でトリガーした遅延マルチで検出ウィン
ドウパルスをつくり、（入カバースト信号先に同期した
）サブキャリア１１のゼロクロス正エツジパルスの有無
１ｓｃＨ＄出器１９で判定します。この判定パルス２０
と水平パルス１４から書込側ラインフリップフロップ発
生器２１にで、１／２水千周波数（ＦＨ／２ ）で、入
力バーストｌに同期し念サブキャリア１１のＳＣＨ位相
関係に同期した書込側ラインフリップフロップ（ＷＬＦ
Ｆｏ）パルス２２が作らｎます。垂直パルス１８を発生
させる垂直フ゛ランキング期間＊ｓｌ（目（すなわち垂
直アドレスのＦＩＲ８Ｔ ＬＩＮＥ）にそのカラーフィ
ールドが工〜■のうちいずｎかを判別するためのカラー
フラグパルスとして、ＷＬＦＦｏパルス２２？カラー／
７ラグ混合器４にて、）’ＣＭデータ５のＭ２Ｒ（ｉｏ
ｓｔ ５１ｇｎ１ｆｉｃａｎｔ Ｂｉｔ）Ｋ挿入さ−
ｎます。フィールド（ＪＩＪＩ）／ＥＶＥＮ判別信号が
水平パルス１４ ＊ 垂直分離パルスから作らｎ、こｎ
らフィールド（ＪＬ）Ｌ）／ＥＶＥＮ判別信号、水平パ
ルス１４．垂直パルス１８＋サブキャリア１１＋１込み
クロックパルス９から、書込みアドレスカウンタ２３に
て誉込みアドレス２４が作ら２″Ｌます。
ドウパルスをつくり、（入カバースト信号先に同期した
）サブキャリア１１のゼロクロス正エツジパルスの有無
１ｓｃＨ＄出器１９で判定します。この判定パルス２０
と水平パルス１４から書込側ラインフリップフロップ発
生器２１にで、１／２水千周波数（ＦＨ／２ ）で、入
力バーストｌに同期し念サブキャリア１１のＳＣＨ位相
関係に同期した書込側ラインフリップフロップ（ＷＬＦ
Ｆｏ）パルス２２が作らｎます。垂直パルス１８を発生
させる垂直フ゛ランキング期間＊ｓｌ（目（すなわち垂
直アドレスのＦＩＲ８Ｔ ＬＩＮＥ）にそのカラーフィ
ールドが工〜■のうちいずｎかを判別するためのカラー
フラグパルスとして、ＷＬＦＦｏパルス２２？カラー／
７ラグ混合器４にて、）’ＣＭデータ５のＭ２Ｒ（ｉｏ
ｓｔ ５１ｇｎ１ｆｉｃａｎｔ Ｂｉｔ）Ｋ挿入さ−
ｎます。フィールド（ＪＩＪＩ）／ＥＶＥＮ判別信号が
水平パルス１４ ＊ 垂直分離パルスから作らｎ、こｎ
らフィールド（ＪＬ）Ｌ）／ＥＶＥＮ判別信号、水平パ
ルス１４．垂直パルス１８＋サブキャリア１１＋１込み
クロックパルス９から、書込みアドレスカウンタ２３に
て誉込みアドレス２４が作ら２″Ｌます。
齋込みアドレスカウンタ２３は、１フイ一ルド期間の水
平パルス１４の数をカウントする垂＠（Ｖ）アドレスカ
ウンタと、ｌ水平期間のサブキャリア１１のｄ’ｔカウ
ントする水平（ハ）アドレスカウンタから構成さｎてお
り各々の動作シーケンスを第４図−（ａ）に示シマす。
平パルス１４の数をカウントする垂＠（Ｖ）アドレスカ
ウンタと、ｌ水平期間のサブキャリア１１のｄ’ｔカウ
ントする水平（ハ）アドレスカウンタから構成さｎてお
り各々の動作シーケンスを第４図−（ａ）に示シマす。
ＷＬＦＦｏパルスがＬＵＷレベルの場合に１水平期間の
サブキャリア数は２２８ケ、Ｈｌ（ｊＨレベルの場合に
２２７ケになるように制御させています。
サブキャリア数は２２８ケ、Ｈｌ（ｊＨレベルの場合に
２２７ケになるように制御させています。
そして、第５図−（ａ）に水平パルス位相に対する書込
みアドレスの各水平アドレスの最初のサブキャリアの位
相すなわち、書込アドレスカウンタの水平クリアパルス
位相を黒丸（りにて示します。カラーフラグを挿入さ−
ｔＬ念ＰＣＭデータ５け、１フレーム・メモリ３０で、
書込みアドレス２４によって指定さｎたメモリ番地に、
書込まｎストアさｎます。
みアドレスの各水平アドレスの最初のサブキャリアの位
相すなわち、書込アドレスカウンタの水平クリアパルス
位相を黒丸（りにて示します。カラーフラグを挿入さ−
ｔＬ念ＰＣＭデータ５け、１フレーム・メモリ３０で、
書込みアドレス２４によって指定さｎたメモリ番地に、
書込まｎストアさｎます。
一方、基準タイミング信号（ブラックバースト信号ある
いはビデオｖＢＳ信号）１′から、＊込み側回路とほぼ
同様にして、読出しクロック発生器１２′で読出しクロ
ックパルス９′サブキヤリアパルス１１’が作らｎます
。又％続出しアドレス発生器２５′で水平パルス１４’
、垂、ｔ［パルス１８’ ！読出し側フィールド（Ｊ
Ｌ）Ｌ）／ＥＬ）ＥＮ判別信号、続出し側基率ラインフ
リップフロップ（ＲＬｉ’。）パルス２２′が作らｎ４
す。誉込ま・ｎたカラーフィールドがＩ〜■のいずｎで
あるかを検出する為第３図のｆａ）と、（ｈ）・（ｈ′
）に示すように、基準タイミング信号１′の垂直ブラン
キング第８Ｈ目に（読出しアドレス２４′を読出しフィ
ールド（ＪＬ）１１／ＥＶＥＮ判別と各フィールド内垂
直アドレスをＦＩＲ８Ｔ ＬＩＮＥ（１）に指定するこ
とによって）ｌフレーム・メモリ３ｏから猾み出さｌｒ
したＰＣＭデータ３１のＭＳＢビット（すなわちカラー
７ラグ）３８の極性を、垂直パルス１８′の位相で、読
出し側第２のライン・フリップ・フロップ発生器２１“
に読込ませます（ロードします）。
いはビデオｖＢＳ信号）１′から、＊込み側回路とほぼ
同様にして、読出しクロック発生器１２′で読出しクロ
ックパルス９′サブキヤリアパルス１１’が作らｎます
。又％続出しアドレス発生器２５′で水平パルス１４’
、垂、ｔ［パルス１８’ ！読出し側フィールド（Ｊ
Ｌ）Ｌ）／ＥＬ）ＥＮ判別信号、続出し側基率ラインフ
リップフロップ（ＲＬｉ’。）パルス２２′が作らｎ４
す。誉込ま・ｎたカラーフィールドがＩ〜■のいずｎで
あるかを検出する為第３図のｆａ）と、（ｈ）・（ｈ′
）に示すように、基準タイミング信号１′の垂直ブラン
キング第８Ｈ目に（読出しアドレス２４′を読出しフィ
ールド（ＪＬ）１１／ＥＶＥＮ判別と各フィールド内垂
直アドレスをＦＩＲ８Ｔ ＬＩＮＥ（１）に指定するこ
とによって）ｌフレーム・メモリ３ｏから猾み出さｌｒ
したＰＣＭデータ３１のＭＳＢビット（すなわちカラー
７ラグ）３８の極性を、垂直パルス１８′の位相で、読
出し側第２のライン・フリップ・フロップ発生器２１“
に読込ませます（ロードします）。
カラーフラグ３８の極性をロードしたあと、ｄ出し側水
平パルスｚ’ｉ、！出し側第２のラインフリップフロッ
１発生６２１“としてのトグルフリップ７０ツブのクロ
ック・パルスとして１吏用すｎば、出力の続出し［第２
のラインフリップフロップ（ｉｃＬｐｈｌｌ）パルス２
２”は、１フレーム・メモリ３０からこｎから続出そう
としているｌフィールド期間の水平パルス１４′位相に
対する１水平期間の各最初のビデオ・データ３１の相対
位相関係を示す１／２水千周波数（Ｆｕ／２）のパルス
となる。簀込み側の水平メルフ１４位相に対してｌフレ
ーム・メモリ３０に１を込まｎたビデオ・データ５の水
平期間の各最初の位相は第５図−（ａ）の黒丸（−）Ｋ
なります。第５図（ｂ）のＣａ８ｅｌ ｒ ２１＋２−
２の出力ビデオ位相の黒丸（・）で示すように読出し側
水平パルス１４′位相に対して、誉込側の第５図＜２）
の黒丸の変化位相すなわち読出し開渠２のラインスリッ
プフロップ）ｔＬＦＦｌパルス２２“の極性変化と同じ
ように水平期間のビデオ・データ３１の各最初の位相（
すなわち読出し側アドレス２４′の続出し水平アドレス
カウンタの水平クリアパルス位相）を変化させｎは、１
ランごとに出力ビデオ位相を逆ＺＩＧＺＡＧパターンに
変形させることなくｌフィールド（及び１フンーム）ビ
デオ・データ３１全１フレーム・メモリ３０から続出し
、こｎにデジタル・ブランキング信号、デジタル・バー
ストａ号を付加してから、デジタル／アナログ（、ＩＪ
／Ａ ）変侠器３６全通してアナログ・テレビジョン信
号３７を再現させることができる。
平パルスｚ’ｉ、！出し側第２のラインフリップフロッ
１発生６２１“としてのトグルフリップ７０ツブのクロ
ック・パルスとして１吏用すｎば、出力の続出し［第２
のラインフリップフロップ（ｉｃＬｐｈｌｌ）パルス２
２”は、１フレーム・メモリ３０からこｎから続出そう
としているｌフィールド期間の水平パルス１４′位相に
対する１水平期間の各最初のビデオ・データ３１の相対
位相関係を示す１／２水千周波数（Ｆｕ／２）のパルス
となる。簀込み側の水平メルフ１４位相に対してｌフレ
ーム・メモリ３０に１を込まｎたビデオ・データ５の水
平期間の各最初の位相は第５図−（ａ）の黒丸（−）Ｋ
なります。第５図（ｂ）のＣａ８ｅｌ ｒ ２１＋２−
２の出力ビデオ位相の黒丸（・）で示すように読出し側
水平パルス１４′位相に対して、誉込側の第５図＜２）
の黒丸の変化位相すなわち読出し開渠２のラインスリッ
プフロップ）ｔＬＦＦｌパルス２２“の極性変化と同じ
ように水平期間のビデオ・データ３１の各最初の位相（
すなわち読出し側アドレス２４′の続出し水平アドレス
カウンタの水平クリアパルス位相）を変化させｎは、１
ランごとに出力ビデオ位相を逆ＺＩＧＺＡＧパターンに
変形させることなくｌフィールド（及び１フンーム）ビ
デオ・データ３１全１フレーム・メモリ３０から続出し
、こｎにデジタル・ブランキング信号、デジタル・バー
ストａ号を付加してから、デジタル／アナログ（、ＩＪ
／Ａ ）変侠器３６全通してアナログ・テレビジョン信
号３７を再現させることができる。
しかし％第５図（ｂ）のＣａ５ｅ１ ＋ ２−１ ＋
２ ２に示すように、出力ビデオ３１（，３５，３７）
の。
２ ２に示すように、出力ビデオ３１（，３５，３７）
の。
絖出し側水平パルス１４′位相に対する相対位相オフセ
ットがＯｒ −０，５ＳＣ（１４０ｎｓｅｃ）＋ ＋
０．５８Ｃ（＋１４０ｎｓ）＜７）３通ｐｉ生スル欠点
カアった。父、読出し開渠２のラインフリップ・フロッ
プＲＬＦＦ！パルス２２“とは無関係に、続出し側基率
ラインフリップ・フロップ（ＲＬＦ）’ｏ）パルス２２
′のみで制御さｎる（すなわち基準タイミング信号１′
のカラーフィールド１〜■に同期した）デジタル・バー
スト信号やデジタル・ブランキング信号をＰ Ｒ（ＪＭ
にて付加する為に（読出しアドレス・カウンタ２３′と
は別Ｋ）ブランキング・バーストアドレス発生器３９を
付加せねばならぬ欠点があっ次。
ットがＯｒ −０，５ＳＣ（１４０ｎｓｅｃ）＋ ＋
０．５８Ｃ（＋１４０ｎｓ）＜７）３通ｐｉ生スル欠点
カアった。父、読出し開渠２のラインフリップ・フロッ
プＲＬＦＦ！パルス２２“とは無関係に、続出し側基率
ラインフリップ・フロップ（ＲＬＦ）’ｏ）パルス２２
′のみで制御さｎる（すなわち基準タイミング信号１′
のカラーフィールド１〜■に同期した）デジタル・バー
スト信号やデジタル・ブランキング信号をＰ Ｒ（ＪＭ
にて付加する為に（読出しアドレス・カウンタ２３′と
は別Ｋ）ブランキング・バーストアドレス発生器３９を
付加せねばならぬ欠点があっ次。
次に、従来技ｆ［）場合ＫＯ、−０，５８Ｃ，＋０．５
８Ｃの３通りの出力ビデオ位相オフセット発生ノ理由を
説明する。Ｎ ’ｌ’ Ｓ Ｃ信号ではカラーサブキャ
リアの位相は最初のフレームと次のフレームとでは１８
０°反転しているため、カラーサブキャリアと水平同期
の位相関係ｌ″ｉ４ｉ４フイールドすることにな′る。
８Ｃの３通りの出力ビデオ位相オフセット発生ノ理由を
説明する。Ｎ ’ｌ’ Ｓ Ｃ信号ではカラーサブキャ
リアの位相は最初のフレームと次のフレームとでは１８
０°反転しているため、カラーサブキャリアと水平同期
の位相関係ｌ″ｉ４ｉ４フイールドすることにな′る。
したがって４フイールドを一組とじてこｎをカラーフレ
ームと呼んでいる。フレーム・シンクロナイザのメモリ
が１フレームの場合には、書込側と読出し側のカラーフ
レーム位相は非同期の為、第５図（ａ）のカラーフィー
ルドエ・■が誉込ｔｎでから、続出さ扛る場合の基準タ
イミング信号１′がカラーフィールドＩ＋Ｉ［ｏ４合（
第５図（ｂ）のケース１）と、カラーフィールドＩ。
ームと呼んでいる。フレーム・シンクロナイザのメモリ
が１フレームの場合には、書込側と読出し側のカラーフ
レーム位相は非同期の為、第５図（ａ）のカラーフィー
ルドエ・■が誉込ｔｎでから、続出さ扛る場合の基準タ
イミング信号１′がカラーフィールドＩ＋Ｉ［ｏ４合（
第５図（ｂ）のケース１）と、カラーフィールドＩ。
■の場合（Ｎ５図（ｂ）のケース２）の２通りがある。
ＷＪ５図と第６図を参照しながらケース１の場合の水平
パルス１４＊１４’の位相（図中）Ｉ ＰｌＩＡＳＥ）
と、サブキャリア１１＋１１’の位相（図中〜）と、水
平アドレスカウンタの１ライン中のサブキャリア数２２
８ケア２２７ケ（Ｗ Ｌ ｉ＋’ ｋ’。；Ｌ、Ｕ臂／
ＨＩ ＧＨ）に対する水平アドレスカラン久の水平クリ
ア位相（図中・〜の黒丸）の関係を説明し、ます。
パルス１４＊１４’の位相（図中）Ｉ ＰｌＩＡＳＥ）
と、サブキャリア１１＋１１’の位相（図中〜）と、水
平アドレスカウンタの１ライン中のサブキャリア数２２
８ケア２２７ケ（Ｗ Ｌ ｉ＋’ ｋ’。；Ｌ、Ｕ臂／
ＨＩ ＧＨ）に対する水平アドレスカラン久の水平クリ
ア位相（図中・〜の黒丸）の関係を説明し、ます。
本例では、誉込み側と続出側の相屡のカラーフレームの
追越し、追越さ１時の過渡時期における出力ビデオのカ
ラー反転を避ける為に、誓込み側、読出し側共に水平ク
リア位相を第５．６図に示すように、サブキャリアー周
期単位で水平アドレスカウンタ制御しています。従って
水平パルス位相に対して水平クリア位相はＺＩＧＺＡＧ
パターンになＶます。そして書込み側水平アドレスカウ
ンタの１ライン中のサブキャリア数２２８ケ（＆ＬＦＦ
。
追越し、追越さ１時の過渡時期における出力ビデオのカ
ラー反転を避ける為に、誓込み側、読出し側共に水平ク
リア位相を第５．６図に示すように、サブキャリアー周
期単位で水平アドレスカウンタ制御しています。従って
水平パルス位相に対して水平クリア位相はＺＩＧＺＡＧ
パターンになＶます。そして書込み側水平アドレスカウ
ンタの１ライン中のサブキャリア数２２８ケ（＆ＬＦＦ
。
；Ｌ（ＪＷ）の場合の水平クリア位相は水平メルフ１４
位相と同じとする。Ｗｉ、ＦＦｏが２２８（ＬＯＷ）の
場合には水平アドレスカウンタはサブキャリアを２２８
ケカウントするので水平アドレスは（０）〜（２２７）
となる。２２８ケ目をカウントした時に水平アドレスは
（２２７）であり、このときアドレスデコーダは次のサ
ブキャリアで水平アドレスをクリアするためのクリアパ
ルス（第６図ケースｌの（ｆ）参照）ヲ元生する。ＷＩ
Ｊ″にｏが２２７（ＨＩＧＨ）の場合には水平アドレス
カウンタはサブキャリアを２２７ケカウントするので、
水平アドレスは（ω〜（２２６）となる。２２７ケ目を
カウントした時に水平アドレスは（２２６）でるり、こ
の時、アドレスデコーダはクリアパルス（第６図ケース
１の（ｇ）参照）を発生する。従ってＷｌ、Ｆ）’、は
水平アドレスをクリアするためのアドレスデコーダのク
リアパルス発生タイミングを制御していることになる。
位相と同じとする。Ｗｉ、ＦＦｏが２２８（ＬＯＷ）の
場合には水平アドレスカウンタはサブキャリアを２２８
ケカウントするので水平アドレスは（０）〜（２２７）
となる。２２８ケ目をカウントした時に水平アドレスは
（２２７）であり、このときアドレスデコーダは次のサ
ブキャリアで水平アドレスをクリアするためのクリアパ
ルス（第６図ケースｌの（ｆ）参照）ヲ元生する。ＷＩ
Ｊ″にｏが２２７（ＨＩＧＨ）の場合には水平アドレス
カウンタはサブキャリアを２２７ケカウントするので、
水平アドレスは（ω〜（２２６）となる。２２７ケ目を
カウントした時に水平アドレスは（２２６）でるり、こ
の時、アドレスデコーダはクリアパルス（第６図ケース
１の（ｇ）参照）を発生する。従ってＷｌ、Ｆ）’、は
水平アドレスをクリアするためのアドレスデコーダのク
リアパルス発生タイミングを制御していることになる。
ケースｌの場合には、′４！込まｎたカラーフィールド
■は、読出し側でもカラーフィールド■で読出さｎる為
に、誓込ま扛たカラーフィールドＩＯ最初のラインのＷ
ＬＦｌ′″０は２２８（ＬＯＷ）であり、読出し側カラ
ーフィールド■の最初のラインのＲＬＦＦ、ｅｋＬＬＦ
Ｆ、も共に２２８（ＬＯＷ）である。従って第６図ケー
ス１に示すよりに、基準水平パルス１４＊１４’位相に
対する水平クリア位相関係は変化しないので出力ビデオ
位相オフセ。
■は、読出し側でもカラーフィールド■で読出さｎる為
に、誓込ま扛たカラーフィールドＩＯ最初のラインのＷ
ＬＦｌ′″０は２２８（ＬＯＷ）であり、読出し側カラ
ーフィールド■の最初のラインのＲＬＦＦ、ｅｋＬＬＦ
Ｆ、も共に２２８（ＬＯＷ）である。従って第６図ケー
ス１に示すよりに、基準水平パルス１４＊１４’位相に
対する水平クリア位相関係は変化しないので出力ビデオ
位相オフセ。
トけ０である。
次に書込ま扛たカラーフィールド■が続出し側基率タイ
ミング信号１′のカラーフィールドｌで読出さｎるケー
ス２の場合を説明する。沓込まｎたカラーフィールド■
の最初のラインのＷＩＪ’Ｆ。
ミング信号１′のカラーフィールドｌで読出さｎるケー
ス２の場合を説明する。沓込まｎたカラーフィールド■
の最初のラインのＷＩＪ’Ｆ。
は２２８ （Ｌ（ＪＷ ）であるのに対して、・第５図
（ｂ）のケース２の水平パルス１４’位相に対するサブ
キャリア１１′位相関係図に示すように比り、ｆ”）’
ｏは２２７ （）ｉｌＧ）ｉ）である。読出し則の基準
カラーフレームを満足させる為には（カラーサブキャリ
アを１８０°反転させる代わりｖｃ＞ −〇、５８Ｃ（
ケース２−１）又は＋０．５ Ｓ Ｃ（ケース２−２）
だけ水平方向にシフトさせる必要がある。ケース２−１
の場合を第６図ケース２−１で説明します。い１筐での
書き込み側と胱出し側のカラーフレーム位相関係がケー
スｌであったが１人力信号１がいままでとは非同期の信
号に切換えらｎてケース２になった過渡時期にて説明し
ます。続出し側の水平アドレス・カウンタは今迄の履歴
では第６図ケース１のげ）の水平アドレス（２２７）の
タイミングで水平クリアを発生する筈ですが、ｌフレー
ム・メモリ３０より新たに続出さ−ｎ念カラーフラグ１
ｄＬ（ＪＷ−ｔ’ＲＬｉ”ｉ”１ ｆ１２２８ （Ｌ（
ＪＷ ） Ｋ反転Ｌｌ−ｔ（りテ１サブキャリア分早く
水平アドレス（２２６）で水平クリアパルスが発生する
ことになジます。従ってＲＩＪ’Ｆ、が２２７（ＨＩＧ
）ｉ）のタイミングで新たに２２８（ＬＯＷ）のカラー
フラグを凡１． Ｆ Ｆ １に読込む（ロードする）と
結果として出力ビデオ位相が−０，５Ｓ Ｃ（進み）と
なることがわかります。
（ｂ）のケース２の水平パルス１４’位相に対するサブ
キャリア１１′位相関係図に示すように比り、ｆ”）’
ｏは２２７ （）ｉｌＧ）ｉ）である。読出し則の基準
カラーフレームを満足させる為には（カラーサブキャリ
アを１８０°反転させる代わりｖｃ＞ −〇、５８Ｃ（
ケース２−１）又は＋０．５ Ｓ Ｃ（ケース２−２）
だけ水平方向にシフトさせる必要がある。ケース２−１
の場合を第６図ケース２−１で説明します。い１筐での
書き込み側と胱出し側のカラーフレーム位相関係がケー
スｌであったが１人力信号１がいままでとは非同期の信
号に切換えらｎてケース２になった過渡時期にて説明し
ます。続出し側の水平アドレス・カウンタは今迄の履歴
では第６図ケース１のげ）の水平アドレス（２２７）の
タイミングで水平クリアを発生する筈ですが、ｌフレー
ム・メモリ３０より新たに続出さ−ｎ念カラーフラグ１
ｄＬ（ＪＷ−ｔ’ＲＬｉ”ｉ”１ ｆ１２２８ （Ｌ（
ＪＷ ） Ｋ反転Ｌｌ−ｔ（りテ１サブキャリア分早く
水平アドレス（２２６）で水平クリアパルスが発生する
ことになジます。従ってＲＩＪ’Ｆ、が２２７（ＨＩＧ
）ｉ）のタイミングで新たに２２８（ＬＯＷ）のカラー
フラグを凡１． Ｆ Ｆ １に読込む（ロードする）と
結果として出力ビデオ位相が−０，５Ｓ Ｃ（進み）と
なることがわかります。
ケース２−２の場合を第６図ケース２−２で説明します
。やけ９いままでの書込み側と続出し側のカラーフレー
ム位相関係がケースｌであったが。
。やけ９いままでの書込み側と続出し側のカラーフレー
ム位相関係がケースｌであったが。
入力信号ｌかいままでとは非同期の信号に切換えらｎて
ケース２になった過渡時期にて説明します。
ケース２になった過渡時期にて説明します。
読出し側の水平アドレスカウンタは今迄の履歴でＦ！第
６図ケース１の（ｅ）の水平アドレス（２２６）のタイ
ミングで水平フリアラ発生する筈ですが、ｌフレーム・
メモリ３０より新たに読出さｎたカラーフラグはＨＩＧ
）１でＲＬＦＦ、は２２７（ＨＩＧｈ）に反転しますの
で１サブキャリア分遅く水平アドレス（２２７）で水平
クリアパルスが蛇生ずることになＶます、従ってｍＬＦ
Ｆｏが２２８（ＬＯＷ）のタイミングで新たに２２７（
ＨＩＧＨ）の力、ラーフラグをｉ−Ｌ ｌ、 Ｆ Ｆ
ｌに読込む（ロードする）を結厳として出力ビデオ位相
が＋ｏ、 ｓ ：Ｓ Ｃ（遅ｎ）となることがわかりま
す。
６図ケース１の（ｅ）の水平アドレス（２２６）のタイ
ミングで水平フリアラ発生する筈ですが、ｌフレーム・
メモリ３０より新たに読出さｎたカラーフラグはＨＩＧ
）１でＲＬＦＦ、は２２７（ＨＩＧｈ）に反転しますの
で１サブキャリア分遅く水平アドレス（２２７）で水平
クリアパルスが蛇生ずることになＶます、従ってｍＬＦ
Ｆｏが２２８（ＬＯＷ）のタイミングで新たに２２７（
ＨＩＧＨ）の力、ラーフラグをｉ−Ｌ ｌ、 Ｆ Ｆ
ｌに読込む（ロードする）を結厳として出力ビデオ位相
が＋ｏ、 ｓ ：Ｓ Ｃ（遅ｎ）となることがわかりま
す。
なお＄１図１第２図の系統図および゛文中の書込側ライ
ンフリップフロップ発生器２１および読取り側基率ライ
ンフリップフロップ発生器２１′！読出し側梁２のライ
ンフリップフロップ発生器２１“のクロックパルスとし
ては説明の谷易さから、そｎぞｔＬ、！Ｆ込み側水平パ
ルス１４９ｇ出し側水平ノくルス１４′を利用している
として説明しました。
ンフリップフロップ発生器２１および読取り側基率ライ
ンフリップフロップ発生器２１′！読出し側梁２のライ
ンフリップフロップ発生器２１“のクロックパルスとし
ては説明の谷易さから、そｎぞｔＬ、！Ｆ込み側水平パ
ルス１４９ｇ出し側水平ノくルス１４′を利用している
として説明しました。
しかし実際には、水平アドレスの水平クリアタイミング
でのラインフリップフロツプノくルスの市１」御タイミ
ング余裕を持たせる為に、＃込廁水平ノくルス１４、あ
るいは胱出し側水平ノくルス１４′からそｎぞｒ約１／
２ライン遅延した書込側遅延水平パルスおよび読出し側
遅延水平ノくルスを利用しています。
でのラインフリップフロツプノくルスの市１」御タイミ
ング余裕を持たせる為に、＃込廁水平ノくルス１４、あ
るいは胱出し側水平ノくルス１４′からそｎぞｒ約１／
２ライン遅延した書込側遅延水平パルスおよび読出し側
遅延水平ノくルスを利用しています。
本発明の目的は、読出し側水十ノくルス１４′位相に対
する出力ビデオ位相のオフセット’ｋＯ，−１４０ ｓ
ｅｃｗ ＋１４０ｎｓｅｃ（２８０ｎｓｅｃｐ−ｐ）か
らＱｔ＋ １４０５ｅｃ（１４０ｎ５ｅｃｐ−ｐ）に半
成させ、続出し側の２４類の水平アドレス発生器（すな
わちブランキング・バーストアドレス発生器３９と読出
しアドレス−カウンタ２３′の水平アドレスカウンタ）
を半減させてブランキング・バーストアドレス発生器３
９を省略したデジタル・メモリのカラーフレーミング回
路を提供することでめる。
する出力ビデオ位相のオフセット’ｋＯ，−１４０ ｓ
ｅｃｗ ＋１４０ｎｓｅｃ（２８０ｎｓｅｃｐ−ｐ）か
らＱｔ＋ １４０５ｅｃ（１４０ｎ５ｅｃｐ−ｐ）に半
成させ、続出し側の２４類の水平アドレス発生器（すな
わちブランキング・バーストアドレス発生器３９と読出
しアドレス−カウンタ２３′の水平アドレスカウンタ）
を半減させてブランキング・バーストアドレス発生器３
９を省略したデジタル・メモリのカラーフレーミング回
路を提供することでめる。
次に本発明′ｔｌ−達成させる為の４成を以下に述べる
。入力テレビジョン信号ｌからカラーフィールドＩ〜■
を判別する為の水平パルス分離器１３＋垂直パルス分離
器ｌ ７１ Ｓ ＣＨ噴出器１９と、こｎらよジ作らｒ
Ｌ念カラーフィールドＩ〜ｆｌ）−１’ｌＪ別信号２２
を作る書込側ラインフリ、プフロップ回路２１と、カラ
ーフィールド■〜■の判別信号２２′ｆｔＰＣＭデータ
３に挿入するカラーフラグ混合器４と、水平パルス１４
．垂直パルス１８＃力ラーフイールド判別信号２２＋入
力テレビジョン信号ｌに同期し之サブキャリア信号１■
とを受けて書込みアドレスを作る書込アドレス発生器２
３と、賽込アドレス元生！２３の出力信号２４をアドレ
ス信号として上記カラーフラグ混合器４．め出力信号を
データ信号として接続するｌフレーム・メモリ３０と、
基準タイミング信号１′から続出し側カラーフィールド
■〜ＩＶａ−判別する為の水・平パルス分離器１３′Ｉ
垂直パルス分離器１７’、ＳＣＨ検出ｒｉＩ１９′と１
／２水平周波教のカラーフィールドＩ〜■の判別信号２
２′と、垂直パルス分離器１７′の出力信号（垂直パル
ス）１８′を１水平Ｍ間遅延させるｌ水平期間遅延器４
１と、ｌ水平期間遅延器４１の出力信号１８“と＠直パ
ルス１８′を入力信号としてこの２つ’！ｉ’−１／２
水十周波数のカラーフィールド判別信号２２′によって
選択する垂直パルス選択器４２と、垂直パルス選択器４
２の出力信号４３をロード・パルスとし１フレーム・メ
モリ３０からの読出しデータ３１のＭＳＢ３Ｂをロード
・データとし水平パルス分離器１３′の出力信号１４’
をクロックパルスとして接続するトグルフリップフロッ
プ２１“と、トグルフリップ７０ツグ２１“の出力信号
２２”と水平パルス１４’垂厘パルス１ｇ’基準タイミ
ング信号１′に同期したサブキャリア信号１１’から作
らｎた続出しアドレスカウンタ２３′と、続出しアドレ
スカウンタ２３′の出力信号２４′と蓄込みアドレス発
生器２３の出力信号２４を選択するメモリアドレス選択
器２８と、メモリアドレス選択器２８Ｃ）出力信号２９
を上記ｌフレーム・メモリ３０に接続する構成。さらに
続出しアドレスカウンタ２３′の出力信号２４’ と、
ｌ／２水千周波数のカラーフィールド判別信号２２′と
トグルフリップフロップ２１“の出力信号２２“を入力
信号として、１フレーム・メモリ３ｏからの出力信号３
１に接続するブランキング・バースト付加器３４とから
構成さｎています。
。入力テレビジョン信号ｌからカラーフィールドＩ〜■
を判別する為の水平パルス分離器１３＋垂直パルス分離
器ｌ ７１ Ｓ ＣＨ噴出器１９と、こｎらよジ作らｒ
Ｌ念カラーフィールドＩ〜ｆｌ）−１’ｌＪ別信号２２
を作る書込側ラインフリ、プフロップ回路２１と、カラ
ーフィールド■〜■の判別信号２２′ｆｔＰＣＭデータ
３に挿入するカラーフラグ混合器４と、水平パルス１４
．垂直パルス１８＃力ラーフイールド判別信号２２＋入
力テレビジョン信号ｌに同期し之サブキャリア信号１■
とを受けて書込みアドレスを作る書込アドレス発生器２
３と、賽込アドレス元生！２３の出力信号２４をアドレ
ス信号として上記カラーフラグ混合器４．め出力信号を
データ信号として接続するｌフレーム・メモリ３０と、
基準タイミング信号１′から続出し側カラーフィールド
■〜ＩＶａ−判別する為の水・平パルス分離器１３′Ｉ
垂直パルス分離器１７’、ＳＣＨ検出ｒｉＩ１９′と１
／２水平周波教のカラーフィールドＩ〜■の判別信号２
２′と、垂直パルス分離器１７′の出力信号（垂直パル
ス）１８′を１水平Ｍ間遅延させるｌ水平期間遅延器４
１と、ｌ水平期間遅延器４１の出力信号１８“と＠直パ
ルス１８′を入力信号としてこの２つ’！ｉ’−１／２
水十周波数のカラーフィールド判別信号２２′によって
選択する垂直パルス選択器４２と、垂直パルス選択器４
２の出力信号４３をロード・パルスとし１フレーム・メ
モリ３０からの読出しデータ３１のＭＳＢ３Ｂをロード
・データとし水平パルス分離器１３′の出力信号１４’
をクロックパルスとして接続するトグルフリップフロッ
プ２１“と、トグルフリップ７０ツグ２１“の出力信号
２２”と水平パルス１４’垂厘パルス１ｇ’基準タイミ
ング信号１′に同期したサブキャリア信号１１’から作
らｎた続出しアドレスカウンタ２３′と、続出しアドレ
スカウンタ２３′の出力信号２４′と蓄込みアドレス発
生器２３の出力信号２４を選択するメモリアドレス選択
器２８と、メモリアドレス選択器２８Ｃ）出力信号２９
を上記ｌフレーム・メモリ３０に接続する構成。さらに
続出しアドレスカウンタ２３′の出力信号２４’ と、
ｌ／２水千周波数のカラーフィールド判別信号２２′と
トグルフリップフロップ２１“の出力信号２２“を入力
信号として、１フレーム・メモリ３ｏからの出力信号３
１に接続するブランキング・バースト付加器３４とから
構成さｎています。
本発明は、ｉＦ込側カラーフラグ混合器４′において２
ライン期間にカラーフラグパルスとして、ＷＬＦｋ’ｏ
パルス２２ｔ−挿入する。読出し側でのカラーフラグ３
８を′ｋＬＬｌＩ′Ｆ１２１“に読込む（ロードする）
のは、＊出し側基率ラインフリップフロップ（ＲＬＦＦ
、）パルス２４′が２２７（）ｉｌＧＨ）の場合は禁止
し、）ＬＬＦ）″０パルス２２′が２２８（Ｌ（ＪＷ）
の合金のみ読込むことにより、出力ビデオ位相のオフセ
ット−０，５Ｓ Ｃ：発生（オース−２−２）を無くし
、０（ケースｌ）又は＋０．５ Ｓ Ｃ）ケース２−３
）のみに減少させています。
ライン期間にカラーフラグパルスとして、ＷＬＦｋ’ｏ
パルス２２ｔ−挿入する。読出し側でのカラーフラグ３
８を′ｋＬＬｌＩ′Ｆ１２１“に読込む（ロードする）
のは、＊出し側基率ラインフリップフロップ（ＲＬＦＦ
、）パルス２４′が２２７（）ｉｌＧＨ）の場合は禁止
し、）ＬＬＦ）″０パルス２２′が２２８（Ｌ（ＪＷ）
の合金のみ読込むことにより、出力ビデオ位相のオフセ
ット−０，５Ｓ Ｃ：発生（オース−２−２）を無くし
、０（ケースｌ）又は＋０．５ Ｓ Ｃ）ケース２−３
）のみに減少させています。
次に本発明の実施例の系統図第２図を参照して本発明の
詳細な説明する。図で、＊込みアドレス発生６２５で１
人カバースト１ｌｉ１期したサブキャリア１１の８ＣＨ
位相関係に同期した瞥込み側ラインフリップフロ、ブ（
ＷＬＦＦｏ）パルス２２の極性は、第５図（ａ）のよう
に、水平メルフ１４位相に対する書込アドレス２４の水
平クリア位相のｚｉＧ ＺＡＧパターン情報（すなわち
水平メルフ１４位相に対する。１フレーム・メモリ３０
に書込４１ｒＬｆ５ Ｐ ＣＭ ヒフ’ オデータ５位
相のＺＩＧＺＡＧパターン情報）として各フィールドの
最初と第２番目（書込アドレス゛２４の垂直アドレス（
１）・（２）に相当）のラインに、カラーフラグ付加器
４′にてＰＧＭビデオデータ５のＭＳＢビットに挿入し
ます。
詳細な説明する。図で、＊込みアドレス発生６２５で１
人カバースト１ｌｉ１期したサブキャリア１１の８ＣＨ
位相関係に同期した瞥込み側ラインフリップフロ、ブ（
ＷＬＦＦｏ）パルス２２の極性は、第５図（ａ）のよう
に、水平メルフ１４位相に対する書込アドレス２４の水
平クリア位相のｚｉＧ ＺＡＧパターン情報（すなわち
水平メルフ１４位相に対する。１フレーム・メモリ３０
に書込４１ｒＬｆ５ Ｐ ＣＭ ヒフ’ オデータ５位
相のＺＩＧＺＡＧパターン情報）として各フィールドの
最初と第２番目（書込アドレス゛２４の垂直アドレス（
１）・（２）に相当）のラインに、カラーフラグ付加器
４′にてＰＧＭビデオデータ５のＭＳＢビットに挿入し
ます。
次に続出しアドレス発生器２５′で基準タイミング信号
１′のバーストに同期し念サブキャリア１１’のｌ５Ｃ
Ｈ位相関係に同期した読出し側基率ラインフリ、プフロ
ップ（ＲＬＦＦｏ）パルス２２′はデジタル・バースト
信号の各ラインごとの極性を制御する為にブランキング
・バースト発生ａ３４に送られます、基準タイミング信
号１′から作らｎ九垂直パルス１８’と、こｎを１ライ
ン遅延マルチ４１で１ライン遅延させた垂直パルス１８
“の各位相は読出しアドレス２４′の垂直アドレス（１
）−（２）（＠３図（ｈ） ＊ （ｉ） Ｉ（ｈ’ル（
ｉ′）参照）のラインに相当します、書込側と読出し側
のカラーフレームが異なるケース２の場合に出力ビデオ
３１の位相のオフセットが±０．５８ Ｃの２．１ｉ
Ｃ発生するのを防ぐ為に、すなわちオフセット−Ｑ、
５８ Ｃ発生（ケース２−２）を無くし、＋ｏ、ｓｓｃ
のみ（ケース２−３ ）Ｋするために、読出し側基率ラ
イン７す、プフロ、プ（Ｉ（、ＬＦＦｏ）パルス２２′
の極性がＬＯＷ（２２８）のタイミングの方の垂直パル
ス１８′あるいは１ライン遅延垂直パルス１８“のいず
ｎかを垂直パルス選択器４２で選択して読出し側第２の
ラインフリップフロップ（、ＲＬＦＦ＋）発生器２１“
にロードタイミングパルス４３止して接続しています（
第３図０Ｌ（ｊ）’参、′照）。
１′のバーストに同期し念サブキャリア１１’のｌ５Ｃ
Ｈ位相関係に同期した読出し側基率ラインフリ、プフロ
ップ（ＲＬＦＦｏ）パルス２２′はデジタル・バースト
信号の各ラインごとの極性を制御する為にブランキング
・バースト発生ａ３４に送られます、基準タイミング信
号１′から作らｎ九垂直パルス１８’と、こｎを１ライ
ン遅延マルチ４１で１ライン遅延させた垂直パルス１８
“の各位相は読出しアドレス２４′の垂直アドレス（１
）−（２）（＠３図（ｈ） ＊ （ｉ） Ｉ（ｈ’ル（
ｉ′）参照）のラインに相当します、書込側と読出し側
のカラーフレームが異なるケース２の場合に出力ビデオ
３１の位相のオフセットが±０．５８ Ｃの２．１ｉ
Ｃ発生するのを防ぐ為に、すなわちオフセット−Ｑ、
５８ Ｃ発生（ケース２−２）を無くし、＋ｏ、ｓｓｃ
のみ（ケース２−３ ）Ｋするために、読出し側基率ラ
イン７す、プフロ、プ（Ｉ（、ＬＦＦｏ）パルス２２′
の極性がＬＯＷ（２２８）のタイミングの方の垂直パル
ス１８′あるいは１ライン遅延垂直パルス１８“のいず
ｎかを垂直パルス選択器４２で選択して読出し側第２の
ラインフリップフロップ（、ＲＬＦＦ＋）発生器２１“
にロードタイミングパルス４３止して接続しています（
第３図０Ｌ（ｊ）’参、′照）。
そして１フレーム・メモリ３０から続出さｔＬ念ＰＧＭ
ビデオデータ３１のうち１１ｄＳＢビツト３８（すなわ
ちメモリに書込貰ｎていたカラーフラグＷＬＦＦｏパル
ス）の極性がロード１データパルスとして、ロードタイ
ミングパルス４３の位相で読出し側第２のラインフリッ
プフロップ（ＫＬＦＦ、）発生器２１“に読込まｎ（ロ
ードさｎ）まず（第３図（ｄ） 、（Ｊ） ＋ （ｄ）
’ ｓ （Ｄ“参照）。
ビデオデータ３１のうち１１ｄＳＢビツト３８（すなわ
ちメモリに書込貰ｎていたカラーフラグＷＬＦＦｏパル
ス）の極性がロード１データパルスとして、ロードタイ
ミングパルス４３の位相で読出し側第２のラインフリッ
プフロップ（ＫＬＦＦ、）発生器２１“に読込まｎ（ロ
ードさｎ）まず（第３図（ｄ） 、（Ｊ） ＋ （ｄ）
’ ｓ （Ｄ“参照）。
従ってＫＬ Ｆ Ｆ１発生５２１“からの出力信号ＲＬ
ＦＦ、パルス２２〃は１フレーム・メモリ３゜に書込ｔ
ａｎているＰＣＭビデオデータ（５） ｔｆｆ相水平パ
ルス１４位相に対するＺＩＧＺＡＧパターン情報を読出
し側で再現させるものであり、続出しアドレス２４′の
水平クリア位相の読出し側水平パルス１４’位相に対す
るＺＩＧ ＺＡＧパターンを同じになるように読出しア
ドレスカウンタ２３′を制御子ｎば水平パルス１４’位
相に対して逆ＺＩＧ２、ＡＧパターンに変形することな
く出力ビデオデータ３１が得らｎることになＶます。し
かも前述のごとく、出方ビデオデータ３１位相は水平パ
ルス１４′位相に対して０又は＋Ｑ、 ５ Ｓ Ｃの２
通りのオフセットのみになＶます。一方、出力ビデオ・
データ３１が０又は＋Ｑ、 ５ Ｓ Ｃの４通りのオフ
セットのみになることは、続出しアドレセ２４′の水平
アドレス位相も、水平パルス１４′位相に対して０又は
＋Ｑ、５８ Ｃの２通りのオフセットのみになることを
意味します。そして現在のオフセ。
ＦＦ、パルス２２〃は１フレーム・メモリ３゜に書込ｔ
ａｎているＰＣＭビデオデータ（５） ｔｆｆ相水平パ
ルス１４位相に対するＺＩＧＺＡＧパターン情報を読出
し側で再現させるものであり、続出しアドレス２４′の
水平クリア位相の読出し側水平パルス１４’位相に対す
るＺＩＧ ＺＡＧパターンを同じになるように読出しア
ドレスカウンタ２３′を制御子ｎば水平パルス１４’位
相に対して逆ＺＩＧ２、ＡＧパターンに変形することな
く出力ビデオデータ３１が得らｎることになＶます。し
かも前述のごとく、出方ビデオデータ３１位相は水平パ
ルス１４′位相に対して０又は＋Ｑ、 ５ Ｓ Ｃの２
通りのオフセットのみになＶます。一方、出力ビデオ・
データ３１が０又は＋Ｑ、 ５ Ｓ Ｃの４通りのオフ
セットのみになることは、続出しアドレセ２４′の水平
アドレス位相も、水平パルス１４′位相に対して０又は
＋Ｑ、５８ Ｃの２通りのオフセットのみになることを
意味します。そして現在のオフセ。
トがＯなのか、＋０．５８Ｃあるのかの判別は、続出側
基準ラインフリ、プ７ｏ、プＲ，Ｌ、Ｆｋ’。パルス２
２′と続出何票２のライン７リツプフ四ツブＲＬＦＦ１
パルｘ２２〃のＥＸｃＬＵ８１ＶＥ−ＯＲｙ７（とｎば
すなわち両パルス極性が一致すｎはオフセ、トＯ＃両パ
ルス極性が不一致ならばオフセット十α５８Ｃであるこ
とが容易に判明します。従ってブランキング・バースト
発生ｉ ３４ テｏ ＰＲＯＭＫ ＲＬＦＦ＠ ハルＸ
２２ ’ ｌ ＫＬＦ ｋ’１ハルス２２”の両方を
コントロール入力信号としてｍｑすｎば（第１図のブラ
ンキング・バーストアトｉレス発生器３９を設けて、専
用のアドレス４０声作る必要が無く）読出しアドレス２
４′の水平アドレスをブランキング・バーストｉ生器３
４のアドレス信号として共用することが可能になり１す
。
基準ラインフリ、プ７ｏ、プＲ，Ｌ、Ｆｋ’。パルス２
２′と続出何票２のライン７リツプフ四ツブＲＬＦＦ１
パルｘ２２〃のＥＸｃＬＵ８１ＶＥ−ＯＲｙ７（とｎば
すなわち両パルス極性が一致すｎはオフセ、トＯ＃両パ
ルス極性が不一致ならばオフセット十α５８Ｃであるこ
とが容易に判明します。従ってブランキング・バースト
発生ｉ ３４ テｏ ＰＲＯＭＫ ＲＬＦＦ＠ ハルＸ
２２ ’ ｌ ＫＬＦ ｋ’１ハルス２２”の両方を
コントロール入力信号としてｍｑすｎば（第１図のブラ
ンキング・バーストアトｉレス発生器３９を設けて、専
用のアドレス４０声作る必要が無く）読出しアドレス２
４′の水平アドレスをブランキング・バーストｉ生器３
４のアドレス信号として共用することが可能になり１す
。
本発明は以上説明したように、（２Ｎ＋１）ライン離ｎ
た２つの垂直パルス１８’＋１８“を４出し側基率フリ
ップフロッ１２２′で選択したカラーフラグ読取りを行
う構成にすることにより出力ビデオのオフセットｔを２
８０ｎｓｅｃｐ−ｐがら１４０ｎｓｅｃｐ−ｐに半減さ
せ、読出し側水平アドレス発生回路２種を１種に半減さ
せる効果がある。
た２つの垂直パルス１８’＋１８“を４出し側基率フリ
ップフロッ１２２′で選択したカラーフラグ読取りを行
う構成にすることにより出力ビデオのオフセットｔを２
８０ｎｓｅｃｐ−ｐがら１４０ｎｓｅｃｐ−ｐに半減さ
せ、読出し側水平アドレス発生回路２種を１種に半減さ
せる効果がある。
＠１゛図は従来技術のデジタル・メモリ・カラーフレー
ミング回路の°系統図。第２図は本発明実施例の系統図
。第３図は基準タイミング（テレビジ冒ン）・信号と、
諸パルスとのタイεフグチャート図。第４図擾は書込ア
ドレスカウンタの動作シ−ケンス図。第５図は従来技術
の出力ビデオ位相オフセット図。第６図は従来技術の出
力ビデオ位相オフセット発生め原理図を示す。
ミング回路の°系統図。第２図は本発明実施例の系統図
。第３図は基準タイミング（テレビジ冒ン）・信号と、
諸パルスとのタイεフグチャート図。第４図擾は書込ア
ドレスカウンタの動作シ−ケンス図。第５図は従来技術
の出力ビデオ位相オフセット図。第６図は従来技術の出
力ビデオ位相オフセット発生め原理図を示す。
Claims (1)
- 入力テレビジョン信号をデジタル信号に変換してメモリ
に書き込み、入力テレビジョン信号とは異なる基準タイ
ミングで読み出すとき、メモリの書き込み側で４つのカ
ラーフィールドを示す判別信号を付加し；読み出し側で
は、基準のタイミングによるカラーフィールドを示す判
別信号を作る手段と、基準のタイミングによる垂直パル
スヲ抽出する手段と、この垂直パルスを奇数ライン分だ
け遅延させる手段と、前記垂直パルスと遅延さｎた垂直
パルスとを前記判別信号のタイミングで選択する手段と
１選択さｎ次垂直パルスをロードパルスとし基準のタイ
ミングから抽出さｎた水平パルスをクロ、クパルスとし
てメモリから読み出さｎた書き込み側の判別信号をロー
ドするトグルフリップフロ、ブと、前６己トグルフリツ
プフロツプの出力と垂直パルスと水平パルスを受けてメ
モリに対する読み出しアドレスを作るアドレス発生器と
を具備することを特徴とするデジタルメモリカラーフレ
ーミング回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57032053A JPS58148584A (ja) | 1982-03-01 | 1982-03-01 | デジタルメモリカラ−フレ−ミング回路 |
| US06/470,721 US4531147A (en) | 1982-03-01 | 1983-02-28 | Digital memory color framing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57032053A JPS58148584A (ja) | 1982-03-01 | 1982-03-01 | デジタルメモリカラ−フレ−ミング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58148584A true JPS58148584A (ja) | 1983-09-03 |
| JPH0155632B2 JPH0155632B2 (ja) | 1989-11-27 |
Family
ID=12348117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57032053A Granted JPS58148584A (ja) | 1982-03-01 | 1982-03-01 | デジタルメモリカラ−フレ−ミング回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4531147A (ja) |
| JP (1) | JPS58148584A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60220694A (ja) * | 1984-04-17 | 1985-11-05 | Sony Corp | デジタルｖｔｒ及びデジタルコンポジットカラー映像信号の色副搬送波信号の位相合わせ方法 |
| JPS61177095A (ja) * | 1985-01-31 | 1986-08-08 | Sony Corp | デジタル映像信号の処理回路 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019906A (en) * | 1985-10-17 | 1991-05-28 | Ampex Corporation | Time base corrector memory arrangement and memory control |
| US4695873A (en) * | 1986-06-10 | 1987-09-22 | Ampex Corporation | Horizontal line data position and burst phase encoding apparatus and method |
| US4857990A (en) * | 1986-06-20 | 1989-08-15 | Computer Devices, Inc. | Digital video storage |
| US5068717A (en) * | 1990-04-27 | 1991-11-26 | Jenison Timothy P | Method and apparatus for synchronization in a digital composite video system |
| US6469741B2 (en) | 1993-07-26 | 2002-10-22 | Pixel Instruments Corp. | Apparatus and method for processing television signals |
| US6922350B2 (en) * | 2002-09-27 | 2005-07-26 | Intel Corporation | Reducing the effect of write disturbs in polymer memories |
| US20070130448A1 (en) * | 2005-12-01 | 2007-06-07 | Intel Corporation | Stack tracker |
| US20080059753A1 (en) * | 2006-08-30 | 2008-03-06 | Sebastien Hily | Scheduling operations corresponding to store instructions |
| US7603527B2 (en) * | 2006-09-29 | 2009-10-13 | Intel Corporation | Resolving false dependencies of speculative load instructions |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4122477A (en) * | 1977-01-28 | 1978-10-24 | Ampex Corporation | Method and apparatus for inserting synchronizing words in a digitalized television signal data stream |
-
1982
- 1982-03-01 JP JP57032053A patent/JPS58148584A/ja active Granted
-
1983
- 1983-02-28 US US06/470,721 patent/US4531147A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60220694A (ja) * | 1984-04-17 | 1985-11-05 | Sony Corp | デジタルｖｔｒ及びデジタルコンポジットカラー映像信号の色副搬送波信号の位相合わせ方法 |
| JPS61177095A (ja) * | 1985-01-31 | 1986-08-08 | Sony Corp | デジタル映像信号の処理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0155632B2 (ja) | 1989-11-27 |
| US4531147A (en) | 1985-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0249985B1 (en) | Video memory | |
| KR940003046B1 (ko) | 2화면 텔레비젼 수상기 | |
| KR910009002A (ko) | 디지탈 방식의 위상을 동기시키는 방법 및 구조 | |
| US5319369A (en) | Parallel-to-serial converter | |
| JPS58148584A (ja) | デジタルメモリカラ−フレ−ミング回路 | |
| JPS63139436A (ja) | スタツフ同期回路 | |
| US4853781A (en) | Video format signal processing system | |
| US5068717A (en) | Method and apparatus for synchronization in a digital composite video system | |
| US4646136A (en) | Television signal synchronizing apparatus with sync phase control for video signal | |
| KR950011664B1 (ko) | 영상 재생 시스템의 재생 에러 보정회로 | |
| KR860002930A (ko) | 기준신호 재생장치 | |
| JPS62206976A (ja) | ビデオメモリ−の制御装置 | |
| KR860000093B1 (ko) | 샘플링 펄스 발생기 | |
| US4695873A (en) | Horizontal line data position and burst phase encoding apparatus and method | |
| JP2958929B2 (ja) | 時間軸補正方法および装置 | |
| KR100232028B1 (ko) | 모자이크 효과 발생 장치 | |
| JP2687428B2 (ja) | 画像メモリ装置 | |
| JPH0453365A (ja) | フィールド判定補正装置 | |
| KR940003662B1 (ko) | Fifo 메모리에서의 데이타 혼선 방지회로 | |
| JPS60135A (ja) | サンプリングパルス生成回路 | |
| US4635100A (en) | Digital automatic video delay system | |
| KR950004554B1 (ko) | 영상 레이저 디스크 플레이어의 칼라버스트 위상 동기장치 | |
| JPS5930371A (ja) | 同期信号処理回路 | |
| JP3095853B2 (ja) | 時間軸補正装置 | |
| JP2663484B2 (ja) | メモリ装置 |