JPS60135A - サンプリングパルス生成回路 - Google Patents
サンプリングパルス生成回路Info
- Publication number
- JPS60135A JPS60135A JP58108110A JP10811083A JPS60135A JP S60135 A JPS60135 A JP S60135A JP 58108110 A JP58108110 A JP 58108110A JP 10811083 A JP10811083 A JP 10811083A JP S60135 A JPS60135 A JP S60135A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- sampling
- circuit
- sampled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、文字多重放送受信装置等に於いで、受信し
たＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）等
長符号のデジタル情報のサンプリンクパルスを作るサン
プリングパルス生成回路に関する。
たＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）等
長符号のデジタル情報のサンプリンクパルスを作るサン
プリングパルス生成回路に関する。
文字多重放送愛情装置に於いて、受信した文字多電信号
をサンプリングする為のサンプリングパルスを生成する
回路としては、従来、リンギング回路方式のものが使用
されていた。すなわち、従来の→Ｊ゛ンブリンパルス生
成回路は、文字多重信号パケットの前縁ζこ付加されて
いるクロックランイン信号の基本成分（−ｆｓｃ：ｆｓ
ｃＯ は色副搬送波の周波数３．５８ ＭＨｚ ）を取り出し
、これを２逓倍してクロックランイン信号に同期したサ
ンプリングパルスを生成するわけである。
をサンプリングする為のサンプリングパルスを生成する
回路としては、従来、リンギング回路方式のものが使用
されていた。すなわち、従来の→Ｊ゛ンブリンパルス生
成回路は、文字多重信号パケットの前縁ζこ付加されて
いるクロックランイン信号の基本成分（−ｆｓｃ：ｆｓ
ｃＯ は色副搬送波の周波数３．５８ ＭＨｚ ）を取り出し
、これを２逓倍してクロックランイン信号に同期したサ
ンプリングパルスを生成するわけである。
しかしながら、上記構成の場合、次のような問題がある
。すｙ、（わち、上記構成によって得られるサンプリン
グパルスによるサンプリング点は、１ビットデータのち
ょうど中心点である。
。すｙ、（わち、上記構成によって得られるサンプリン
グパルスによるサンプリング点は、１ビットデータのち
ょうど中心点である。
ところが、受信信号のアイパターンは伝送路特性ζこよ
り大きく変化する。その為、最大のア、イ開口率か得ら
れる点は１ビツトデータの中心点とは限らない。したが
って、従来のサンブリンクパルスは必ずし、も受信（ｉ
号のサンプリングＱこ最適ｆ、ｆ位相をもつものとは限
らなかった。また、従来のサンプリングパルス生成回路
はその方式からいって雑音信号の影響を受けやすく、サ
ンブリンクパルス決定ｕ展を尚めることができなかった
。
り大きく変化する。その為、最大のア、イ開口率か得ら
れる点は１ビツトデータの中心点とは限らない。したが
って、従来のサンブリンクパルスは必ずし、も受信（ｉ
号のサンプリングＱこ最適ｆ、ｆ位相をもつものとは限
らなかった。また、従来のサンプリングパルス生成回路
はその方式からいって雑音信号の影響を受けやすく、サ
ンブリンクパルス決定ｕ展を尚めることができなかった
。
この発明は上記事情に対処すべくなされたもので、伝送
路特性ζこ合わせてサンプリングに最ｊｌ Ｙ、に位相
のサンプリンタパルスを生成することができるとともに
、そのサンプリング位相の決定帥作を雑音信号の影響を
受けることなく精度良く行なうことができるサンプリン
グパルス生鵬回路を提供することを目的とする。
路特性ζこ合わせてサンプリングに最ｊｌ Ｙ、に位相
のサンプリンタパルスを生成することができるとともに
、そのサンプリング位相の決定帥作を雑音信号の影響を
受けることなく精度良く行なうことができるサンプリン
グパルス生鵬回路を提供することを目的とする。
この発明は、被サンプリンク信号に同期しかつこの被サ
ンプリング信号の伝送レートと同じ周波数をもつクロッ
クパルスを生成し、このクロックパルスを遅延して位相
の異なる複数の遅延パルスを生成し、各遅延パルスで前
記被サンプリンク信号ｉ号をアナログ／デジタル変換し
、この変換データから前記被サンプリング信号のアイ開
口率の最大位債、を検出し、この検出結果に従ってＭｆ
Ｊ ｉｔ！；複数の遅延パルスの中から前記抜サンブリ
ンクパルスのサンプリングに最適な位相をもつ遅延パル
スをサンブリンクパルストシて選択するようにしたもの
である。
ンプリング信号の伝送レートと同じ周波数をもつクロッ
クパルスを生成し、このクロックパルスを遅延して位相
の異なる複数の遅延パルスを生成し、各遅延パルスで前
記被サンプリンク信号ｉ号をアナログ／デジタル変換し
、この変換データから前記被サンプリング信号のアイ開
口率の最大位債、を検出し、この検出結果に従ってＭｆ
Ｊ ｉｔ！；複数の遅延パルスの中から前記抜サンブリ
ンクパルスのサンプリングに最適な位相をもつ遅延パル
スをサンブリンクパルストシて選択するようにしたもの
である。
以下、図面を参照してこの発明の一実施例を詳細に説明
】−る。図に於いて、１ノは文字多重信号を含むビデオ
信号ＳＶ力５印加される入力端子、１２はこのビデオ信
号ＳＶから同期信号を分離する為の同期信号分離回路、
１３は分離された水平同期信号ＨＤ、垂直同期信号ＶＤ
に基づき、各種タイミングパルス及びゲートパルスを発
生ずるタイミンクパルス発生回路である。
】−る。図に於いて、１ノは文字多重信号を含むビデオ
信号ＳＶ力５印加される入力端子、１２はこのビデオ信
号ＳＶから同期信号を分離する為の同期信号分離回路、
１３は分離された水平同期信号ＨＤ、垂直同期信号ＶＤ
に基づき、各種タイミングパルス及びゲートパルスを発
生ずるタイミンクパルス発生回路である。
１４は前記ビデオ信号ＳＶ中のカラーバースト信号に同
期したクロックパルス（周波数ｆｓｃの連続波）ｃｐ、
を発生するｆｓｃ再生回路、１５はクロック信号ＣＰ１
に基づき周波数７ｆｓｃのクロックパルスＣＰ２を発生
するフェイズロックドループ回路（以下、ＰＬＬ回路と
称する）、１６はクロックパルスＣＰ、を遅延して位相
の異なるＮ（正の整数）ステップの遅延パルス群Ｐ１〜
ＰＮを発生する遅延回路、１２は遅延パルス群ｐ、−ｐ
Ｎの中から１つの遅延パルスをサンプリンクパルスＳＰ
として選択するデータセレクタ、Ｉ８はサンブリンクパ
ルスＳＰの出力端子である。
期したクロックパルス（周波数ｆｓｃの連続波）ｃｐ、
を発生するｆｓｃ再生回路、１５はクロック信号ＣＰ１
に基づき周波数７ｆｓｃのクロックパルスＣＰ２を発生
するフェイズロックドループ回路（以下、ＰＬＬ回路と
称する）、１６はクロックパルスＣＰ、を遅延して位相
の異なるＮ（正の整数）ステップの遅延パルス群Ｐ１〜
ＰＮを発生する遅延回路、１２は遅延パルス群ｐ、−ｐ
Ｎの中から１つの遅延パルスをサンプリンクパルスＳＰ
として選択するデータセレクタ、Ｉ８はサンブリンクパ
ルスＳＰの出力端子である。
サンプリンクパルスＳＰはさらζこ、アンド回路１９１
こも供給される。このアンド回路１９は、タイミンクパ
ルス発生回路１３から出力される文字多重信号パケット
の重畳位置をマスクするゲートパルスＰ。の期間にサン
プリング、Ｎ６ルスｓｐを通過させる。
こも供給される。このアンド回路１９は、タイミンクパ
ルス発生回路１３から出力される文字多重信号パケット
の重畳位置をマスクするゲートパルスＰ。の期間にサン
プリング、Ｎ６ルスｓｐを通過させる。
２０はアンド回路Ｊ９を通過したサンブリンクパルス３
ｐ □、）タイミングで、ビデオ信号ＳＶに含まれる
文字多重信号をアナログ／デジタル変換する為のアナロ
タ／デジタル変換回路（以下、Ａ／Ｉｌｉ換回路と称す
る）、２１はアンド回路１９を通過したサンプリングパ
ルスＳＰのタイミングで、Ａ／Ｄ変換回路２０から出力
さ２’Ｌるディジタルデータ（振幅データ）を記憶する
為のフｊ′−ストインファーストアウトシリアルメモリ
（以下、ＦＩＦＯと称する）である。
ｐ □、）タイミングで、ビデオ信号ＳＶに含まれる
文字多重信号をアナログ／デジタル変換する為のアナロ
タ／デジタル変換回路（以下、Ａ／Ｉｌｉ換回路と称す
る）、２１はアンド回路１９を通過したサンプリングパ
ルスＳＰのタイミングで、Ａ／Ｄ変換回路２０から出力
さ２’Ｌるディジタルデータ（振幅データ）を記憶する
為のフｊ′−ストインファーストアウトシリアルメモリ
（以下、ＦＩＦＯと称する）である。
２２はＦｌ、ＦＯ２１に記憶されたデータを基に受信さ
れた文字多重信号のアイ開口率の最大位減を検出する為
のマイクロコンピュータである。
れた文字多重信号のアイ開口率の最大位減を検出する為
のマイクロコンピュータである。
このマイクロコンピュータ２１に於いて、２２ノは中央
処理装置（以下、ＣＰＵと称する）、２２２はＣＰＵ
２２ Ｊを動かず為のプログラムを格納するプログラム
ＲＯＭ、２２３は演算用ＲＡＭ、２２４はマイクロコン
ピュータ２２のデータバス、２２５は同じくアドレスバ
スである。２３はマイクロコンピュータ２２がＰＩＦＯ
２１のブータラ読み込むときにのみ開くスリーステート
ゲート、２４はマイクロコンピュータ２２によって検出
さｎたアイ開口率の最大位置に従ってデータセレクタ１
７の選択タップを指示する為のＩ１０ボートである。
処理装置（以下、ＣＰＵと称する）、２２２はＣＰＵ
２２ Ｊを動かず為のプログラムを格納するプログラム
ＲＯＭ、２２３は演算用ＲＡＭ、２２４はマイクロコン
ピュータ２２のデータバス、２２５は同じくアドレスバ
スである。２３はマイクロコンピュータ２２がＰＩＦＯ
２１のブータラ読み込むときにのみ開くスリーステート
ゲート、２４はマイクロコンピュータ２２によって検出
さｎたアイ開口率の最大位置に従ってデータセレクタ１
７の選択タップを指示する為のＩ１０ボートである。
」二記構成に於いて動作を説明する。まず、ビデオ信号
Ｓｖ中のカラーバースト信号からｆｓｃ再生回路Ｊ４に
より周波数ｆｓｃの安定なりロツクパルスＣＰ１が作ら
れる。このクロックパルスＣＰｌからＰ Ｌ Ｔ、回路
１５１こよって文字多重信号の伝送レートと等しい周関
数の７ｆｓｃの安定なりｏ ツクパルスＣＰ２が作ら眉
７る。このクロックパルスＣＰ、から遅延回路１６によ
ってそイ１ぞれ周波数７ｆｓｃのイΩ相の異なるＮステ
ップの遅延パルス群Ｐ Ｉ−Ｐ Ｎが作られる。
Ｓｖ中のカラーバースト信号からｆｓｃ再生回路Ｊ４に
より周波数ｆｓｃの安定なりロツクパルスＣＰ１が作ら
れる。このクロックパルスＣＰｌからＰ Ｌ Ｔ、回路
１５１こよって文字多重信号の伝送レートと等しい周関
数の７ｆｓｃの安定なりｏ ツクパルスＣＰ２が作ら眉
７る。このクロックパルスＣＰ、から遅延回路１６によ
ってそイ１ぞれ周波数７ｆｓｃのイΩ相の異なるＮステ
ップの遅延パルス群Ｐ Ｉ−Ｐ Ｎが作られる。
第２１汐（ａ）は文字多重・信号ｓＡを示す。この文字
量？ｌｉ、 （き号Ｓ９は実際は破線で示すような矩形
波であるが伝送歪等によりな才っている。遅延パルス“
群Ｐ１〜ＰＮは文字多重信号Ｓ八〇）１周期Ｔ（但し、
Ｔ−□）に収まる。なお、第２図は波ｆｓｃ 形はなすっているものの、アイ開口率の最大位置がビッ
トデータの閤中心点にある秋態を示す。
量？ｌｉ、 （き号Ｓ９は実際は破線で示すような矩形
波であるが伝送歪等によりな才っている。遅延パルス“
群Ｐ１〜ＰＮは文字多重信号Ｓ八〇）１周期Ｔ（但し、
Ｔ−□）に収まる。なお、第２図は波ｆｓｃ 形はなすっているものの、アイ開口率の最大位置がビッ
トデータの閤中心点にある秋態を示す。
マイク［」コンピュータ２２は、受惰信郵のアイ開口率
の最大位置を検出するにあだって、まず遅延パルスＰＩ
か選択されるようζこＩ１０ポート２４によってデータ
セレクタ１７の選択動作を制御する。これにより、Ａ／
Ｄ変換回路２０では、文字量−ｔ’（ば号ＳＡが遅延パ
ルス１〕１のクイミニ／ グＴＡ／１）変換される。こ
のＡ／Ｄ変換によって得らイした谷サンプリング点での
文字多重信号ＳＡの指ｆ品データはＦＩＦＯ２１１こ記
１：ｅざイＬろ。文字多軍情号ＳＡ１パケット分のサン
プリンタデークが記憶されると、マイクロコンピュータ
２２はスリーステートゲート２３を４．Φにして、ＰＩ
Ｆ０２ノの記憶データを読み込み、演算用ＲＡＭ２２．
？ζこ蓄える。以下、残りの遅延パルスＰ２〜Ｐ、ｄこ
ついても同様の処理が行なわれる。
の最大位置を検出するにあだって、まず遅延パルスＰＩ
か選択されるようζこＩ１０ポート２４によってデータ
セレクタ１７の選択動作を制御する。これにより、Ａ／
Ｄ変換回路２０では、文字量−ｔ’（ば号ＳＡが遅延パ
ルス１〕１のクイミニ／ グＴＡ／１）変換される。こ
のＡ／Ｄ変換によって得らイした谷サンプリング点での
文字多重信号ＳＡの指ｆ品データはＦＩＦＯ２１１こ記
１：ｅざイＬろ。文字多軍情号ＳＡ１パケット分のサン
プリンタデークが記憶されると、マイクロコンピュータ
２２はスリーステートゲート２３を４．Φにして、ＰＩ
Ｆ０２ノの記憶データを読み込み、演算用ＲＡＭ２２．
？ζこ蓄える。以下、残りの遅延パルスＰ２〜Ｐ、ｄこ
ついても同様の処理が行なわれる。
仲、第２図イこ於い−Ｃ１υ１１えばデータイｌσが１
１１であるビット１つ分を考えると、このビットデータ
ζこ対する遅延パルスＰ１〜ＰＮのサンプリンタパター
ンは第３図に示すような波形で示される。データ値が”
Ｑｌであるビットの場合は第３（Ｑｌとは逆極性のサン
プリングパターンが得られる。なお、このサンプリング
パターンは実際の受信環境下に於いては、伝送路の群遅
延特性等の影孕を受けてｉ％示のような対称なものとは
異なり、かなり歪んだものとなる。
１１であるビット１つ分を考えると、このビットデータ
ζこ対する遅延パルスＰ１〜ＰＮのサンプリンタパター
ンは第３図に示すような波形で示される。データ値が”
Ｑｌであるビットの場合は第３（Ｑｌとは逆極性のサン
プリングパターンが得られる。なお、このサンプリング
パターンは実際の受信環境下に於いては、伝送路の群遅
延特性等の影孕を受けてｉ％示のような対称なものとは
異なり、かなり歪んだものとなる。
第４１スはＮステップζこ分割された遅延パルス群ｌ）
、・〜Ｐ１の１１相を横軸に対応づけ、Ｍ（正の整数）
ステップＧこ分嘗りさ２Ｅ、た又字多重信号の据隔（第
２図会１１３）を凌軸に対応づけたテーブルである。こ
のようなテーブルに於いては、１つの遅延パルスを考え
た覇合、その遅延パルスのサンプリング値は１ａ ’ｌ
’ｒａ方向にみたＭ個のセグメントのｌハずれかシこよ
ってｊ画定することがでキル。
、・〜Ｐ１の１１相を横軸に対応づけ、Ｍ（正の整数）
ステップＧこ分嘗りさ２Ｅ、た又字多重信号の据隔（第
２図会１１３）を凌軸に対応づけたテーブルである。こ
のようなテーブルに於いては、１つの遅延パルスを考え
た覇合、その遅延パルスのサンプリング値は１ａ ’ｌ
’ｒａ方向にみたＭ個のセグメントのｌハずれかシこよ
ってｊ画定することがでキル。
この：’Ａ ’（１％ 指定セグメントは１個と１は限
らず、サンプリング値が変われば指定セグメントも変る
。また、−リ゛ンプリング愼が同じであわは同じセグメ
ントが何回も指定されるｃｌ 第４図に於いて、斜線が
利されるセグメン、トは各遅ｌルパルスＰ Ｉ ”””
Ｎが文字量１．イト号１バ／ｙット分をサンプリング
する場ｆ１に於いて、指定回ｉか最も高いセグメントを
示す。各遅Ｑパルス）） 、 −Ｐ Ｎ ｌこ於いて、
振幅レベルが大きい方の最太知用セクメント人（以下、
上方４．１太８ｈｘセクメントと称する）はデータ４４
２１１＋のビットデータのＡ／Ｄ変換によるものであり
、４’１．ｕ幅しベルが小さい方の最人妙凰セグメント
（以下、下方最大１ｆｉル°セグメントセｊ＼牢る）は
データ頃１０１のビットデータ０＞Ａ、／Ｄ変槙【こよ
イ）ものである。
らず、サンプリング値が変われば指定セグメントも変る
。また、−リ゛ンプリング愼が同じであわは同じセグメ
ントが何回も指定されるｃｌ 第４図に於いて、斜線が
利されるセグメン、トは各遅ｌルパルスＰ Ｉ ”””
Ｎが文字量１．イト号１バ／ｙット分をサンプリング
する場ｆ１に於いて、指定回ｉか最も高いセグメントを
示す。各遅Ｑパルス）） 、 −Ｐ Ｎ ｌこ於いて、
振幅レベルが大きい方の最太知用セクメント人（以下、
上方４．１太８ｈｘセクメントと称する）はデータ４４
２１１＋のビットデータのＡ／Ｄ変換によるものであり
、４’１．ｕ幅しベルが小さい方の最人妙凰セグメント
（以下、下方最大１ｆｉル°セグメントセｊ＼牢る）は
データ頃１０１のビットデータ０＞Ａ、／Ｄ変槙【こよ
イ）ものである。
このようにしてｔ′ＪらＩＥ、るサンプリングパターン
は文字多重信号号Ｓｖのいわゆるアイバクーンと実負的
に等価となる。
は文字多重信号号Ｓｖのいわゆるアイバクーンと実負的
に等価となる。
マイクロコンピュータ２２は上述したよ・うな頻度分４
１ｉチー・プルを想定してアイ開口率の最大位置を検出
する。この検出動作を巣５し：１を用いて説明すると、
才ず、ステップＳ１で演鞠、用ＲＡＭ ２２３に擢えら
れたデータ乃）ら、各遅延パルスＰ１〜ＰＮに於ける上
方及び下方最大頻度セグメントを検出する。次に、ステ
ップＳ２で、％１砥パルスＰ１〜ｐＮに於ける上方最大
頻度セグメントＡの援１１県値及び下方最大頻度セグメ
ントＨの振幅イＩσを記憶する。最後にステップＳ３で
記憶さｎ、た振幅値から上方頻度セグメントＡ３と下方
頻度セグメンｌ−Ｂ間の振幅差が最も太きいと延パルス
を検出する。第４図の場合、遅延パルスＰ８かこイア、
に相当する。そして、この遅延パルスＰ の位相をアイ
闇１コ率の最大位置として判定する。このようにしてア
イ開口率の最大位ｉｉｔが検出されると、マイクロコン
ピュータ２２はその使用、侍果に対Ｙ１−置ッた位相の
遅延パルス、上知の場合、？４姶パルスＰｘが選択さｎ
るようにＩ１０ポート２４を介してデークセ１／クタ１
７の４択３り作を制御する。
１ｉチー・プルを想定してアイ開口率の最大位置を検出
する。この検出動作を巣５し：１を用いて説明すると、
才ず、ステップＳ１で演鞠、用ＲＡＭ ２２３に擢えら
れたデータ乃）ら、各遅延パルスＰ１〜ＰＮに於ける上
方及び下方最大頻度セグメントを検出する。次に、ステ
ップＳ２で、％１砥パルスＰ１〜ｐＮに於ける上方最大
頻度セグメントＡの援１１県値及び下方最大頻度セグメ
ントＨの振幅イＩσを記憶する。最後にステップＳ３で
記憶さｎ、た振幅値から上方頻度セグメントＡ３と下方
頻度セグメンｌ−Ｂ間の振幅差が最も太きいと延パルス
を検出する。第４図の場合、遅延パルスＰ８かこイア、
に相当する。そして、この遅延パルスＰ の位相をアイ
闇１コ率の最大位置として判定する。このようにしてア
イ開口率の最大位ｉｉｔが検出されると、マイクロコン
ピュータ２２はその使用、侍果に対Ｙ１−置ッた位相の
遅延パルス、上知の場合、？４姶パルスＰｘが選択さｎ
るようにＩ１０ポート２４を介してデークセ１／クタ１
７の４択３り作を制御する。
Ｑ’ ：！ｊ 、サンプリングパターンを得る為のＡ／
Ｄ牙寥は文字多兼イ１号１パケット分だけでなく、１）
１． 数バケ゛ｌ［で行なってもよい。このようにすれ
ば、デーｌが平均化さス１１、誤作８軽減することがで
きる。
Ｄ牙寥は文字多兼イ１号１パケット分だけでなく、１）
１． 数バケ゛ｌ［で行なってもよい。このようにすれ
ば、デーｌが平均化さス１１、誤作８軽減することがで
きる。
以上詳述したようにこの実施側によれば、受信信号のア
イ開口率の最大位置を検出し、その検出結果ｌこ従って
受信信号のサンプリング位相を設定するようにしている
。したがつて、伝送路特性ζこ基づく受信信号のアイパ
ターンに合わせてサンプリング位相を設定することがで
き、受信信号のサンプリングに最適な位相のサンプリン
クパルスを得ることができる。
イ開口率の最大位置を検出し、その検出結果ｌこ従って
受信信号のサンプリング位相を設定するようにしている
。したがつて、伝送路特性ζこ基づく受信信号のアイパ
ターンに合わせてサンプリング位相を設定することがで
き、受信信号のサンプリングに最適な位相のサンプリン
クパルスを得ることができる。
また、Ａ／ＤＸ換によって得られたサンブリンクパター
ンからアイ開口率の最大位置をめる動作は、いわゆる統
計的に所定のデータを検出する動作であるから雑音信号
の影響を受け雌くい。したがって、精度の高いサンプリ
ング位相決定動作を行なうことができる。
ンからアイ開口率の最大位置をめる動作は、いわゆる統
計的に所定のデータを検出する動作であるから雑音信号
の影響を受け雌くい。したがって、精度の高いサンプリ
ング位相決定動作を行なうことができる。
このようにこの発明によれは、伝送路特性や雑音イぎ号
の１骨を受けず、サンプリングに最適な位相のサンプリ
ンクパルスを高精度で生成することができるサンプリン
グパルス生成回路を提供することができる。
の１骨を受けず、サンプリングに最適な位相のサンプリ
ンクパルスを高精度で生成することができるサンプリン
グパルス生成回路を提供することができる。
卯１図はこの発明に係るサンプリングパルス生成回路の
一実施しＩＪを示す回路図、化２図及び第３図（すｔｐ
Ｚ １１ＺＩ ｉこ示す回路のＡ／Ｄ変換動作を説明す
る為の１シ１、第４ぽ叫：を同じ＜Ａ／ｕ’Ｒ換によっ
てイ５られるサンプリングパターン４−表わす為のル〕
ｊ用゛分布テーブル８−示Ｔｉン１、」ち５図は半１７
４こ示すマイクロコンピュータのｆｆｌｌＪ作ｆ ！明
する為のフローチャー１・でこγ、る。 １１・・・入力１゛偏子、１２・・・同期１１１号分１
１１１回路、１３・・・クイミン／パパルフイこ生［ｊ
’９１ｉ、′、：Ｉ、ｌ ４・・・ｆｓｃ再生回路、１
５・・・ｆ’ＬＬ回路、１６・・・迎帆口路、１７・・
・データセレクタ、１Ｂ・・・出力端子、１９・・・ア
ンド回路、２０・・・Ａ／Ｄ変換回路、２１・・・ＦＩ
ＦＯ１２２・・・マイクロコンピュータ、２３・・・ス
リーステートゲート、２４・・・Ｉ１０ボート、２２１
・・・ＣＰＵ、２２２・・プログラムＲＯＭ。 ２２３・・・鼠算用ＲＡＭ、２２４・・・データバス、
２２５・・・アト１／スノマス。
一実施しＩＪを示す回路図、化２図及び第３図（すｔｐ
Ｚ １１ＺＩ ｉこ示す回路のＡ／Ｄ変換動作を説明す
る為の１シ１、第４ぽ叫：を同じ＜Ａ／ｕ’Ｒ換によっ
てイ５られるサンプリングパターン４−表わす為のル〕
ｊ用゛分布テーブル８−示Ｔｉン１、」ち５図は半１７
４こ示すマイクロコンピュータのｆｆｌｌＪ作ｆ ！明
する為のフローチャー１・でこγ、る。 １１・・・入力１゛偏子、１２・・・同期１１１号分１
１１１回路、１３・・・クイミン／パパルフイこ生［ｊ
’９１ｉ、′、：Ｉ、ｌ ４・・・ｆｓｃ再生回路、１
５・・・ｆ’ＬＬ回路、１６・・・迎帆口路、１７・・
・データセレクタ、１Ｂ・・・出力端子、１９・・・ア
ンド回路、２０・・・Ａ／Ｄ変換回路、２１・・・ＦＩ
ＦＯ１２２・・・マイクロコンピュータ、２３・・・ス
リーステートゲート、２４・・・Ｉ１０ボート、２２１
・・・ＣＰＵ、２２２・・プログラムＲＯＭ。 ２２３・・・鼠算用ＲＡＭ、２２４・・・データバス、
２２５・・・アト１／スノマス。
Claims (1)
- 【特許請求の範囲】 ノ 被サンプリング信号に同期しかつこの信号の伝送レート
と同じ周波数のクロックパルスを生成するクロックパル
ス生成手段と、前記クロックパルスを遅延して位相の異
なる複数の遅延パルスを生成する遅延手段と、前記複数
の遅延パルスのそれぞれのタイミングで前記被サンプリ
ング信号をアナログ／デジタル変換するアナ口り／デジ
タル変換手段と、この変換データを記憶する記憶手段と
、この記憶手段に記憶された変換データに従って前記被
サンプリング信号のアイ開口率の最大位置を検出する最
大アイ開口率位置検出手段と、前ｄヒ複数の遅延パルス
の中から前記最大アイ開口率位置検出手段によって十波
出された最大アイ開口率位置と同じ位相をもつ遅延パル
スを前記被サンプリング信号のサンプリングパルスとし
て選択する選択手段とを具備したサンプリンタパルス生
成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108110A JPS60135A (ja) | 1983-06-16 | 1983-06-16 | サンプリングパルス生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108110A JPS60135A (ja) | 1983-06-16 | 1983-06-16 | サンプリングパルス生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60135A true JPS60135A (ja) | 1985-01-05 |
Family
ID=14476143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108110A Pending JPS60135A (ja) | 1983-06-16 | 1983-06-16 | サンプリングパルス生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60135A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6256041A (ja) * | 1985-09-04 | 1987-03-11 | Nec Corp | クロツク整合回路 |
| FR2604318A1 (fr) * | 1986-09-23 | 1988-03-25 | Thomson Csf | Procede et dispositif de synchronisation symbole et leur application a la demodulation symbole de messages numeriques |
| JP2010041283A (ja) * | 2008-08-04 | 2010-02-18 | Nec Electronics Corp | 通信装置 |
-
1983
- 1983-06-16 JP JP58108110A patent/JPS60135A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6256041A (ja) * | 1985-09-04 | 1987-03-11 | Nec Corp | クロツク整合回路 |
| FR2604318A1 (fr) * | 1986-09-23 | 1988-03-25 | Thomson Csf | Procede et dispositif de synchronisation symbole et leur application a la demodulation symbole de messages numeriques |
| US4799241A (en) * | 1986-09-23 | 1989-01-17 | Thomson-Csf | Method and device for symbol synchronization and their application to the symbol demodulation of digital messages |
| JP2010041283A (ja) * | 2008-08-04 | 2010-02-18 | Nec Electronics Corp | 通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU611696B2 (en) | Clock signal generation system | |
| US4780889A (en) | Device for relocking one or a number of identical or submultiple binary data signal trains on a synchronous reference clock signal | |
| EP0249985B1 (en) | Video memory | |
| JPS61157095A (ja) | 位相同期回路 | |
| JPH04219088A (ja) | ディジタル位相検出装置 | |
| JPS63227184A (ja) | ビデオフオ−マツト信号処理方式 | |
| JPS60135A (ja) | サンプリングパルス生成回路 | |
| JPS58221548A (ja) | 位相同期回路 | |
| JPH0155632B2 (ja) | ||
| US4841379A (en) | Time-base error correction apparatus for video tape or disk player | |
| JPS613545A (ja) | 標本化回路 | |
| JPH0585982B2 (ja) | ||
| US4635100A (en) | Digital automatic video delay system | |
| JP3158003B2 (ja) | ディジタル同期分離回路 | |
| JP3348308B2 (ja) | フレーム同期信号分離回路 | |
| JP2981356B2 (ja) | バイフェーズデータ復号回路 | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JP2635988B2 (ja) | ディジタル位相同期回路 | |
| JPH07112190B2 (ja) | 同期装置 | |
| JP3278541B2 (ja) | 位相基準検出回路 | |
| JPS6282798A (ja) | ライン書込用アドレスリセツト信号発生回路 | |
| JPS5836088A (ja) | パルス同期回路 | |
| JPH03102987A (ja) | 時間軸変動検出方法 | |
| JPH0250363A (ja) | ディジタル信号処理装置 | |
| JPH04183074A (ja) | 水平同期検出装置 |