JPH01235487A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業−［−の利用分身〕 本発明は、記憶回路に映像信号を記憶させるフレームメ
モリー装置において、２種類の異なるアナログ映像（５
号をＡ／Ｄ変換して生成したディジタル画像データを前
記記憶回路に記憶させられるようにした画像処理装置に
関するものである。

〔従来の技術〕

従来、この種の画像処理装置は例えば第４図に示すよう
に、２種類の異なるアナログ映像信号（ａ）（ｂ）　（
第３図参ｕ、（１）の入力端子（１’）（２’）と、一
方の映像信号（ｂ）をディジタル信号である画像データ
に変換して記憶するフレームメモリー装置（３′）およ
び信号切換回路（４′）から構成されており、前記一方
の映像信号（ｂ）を画像データに変換してフレームメモ
リー装置（３゛）の内部に記憶させた後、前記一方の映
像信％ｊ　（ｂ　）の画像データを他方の映像払’Ｊ’
　（ｆｌ　）に同期して読み出すと共に、信号切換回路
（４′）でアナログ映像信号に逆変換するＬ法を用いて
、モニター等の画像表示装置に両映像イｔ；号（ａ）（
ｂ）を同期させて表示していた。

また、この場合、フレートメモリー装置（３”）の内部
に記憶した画像データはアナログ信号に逆変換すること
なく、ディジタル的に処理することもできるものであっ
た。

〔発明が解決しようとする課題〕

ところで、２種類の映像信号（ａ）（ｂ）の両方共にデ
ィジタル化して画像処理を行わなければならない場合、
両映像信号（ａ）（ｂ）を−旦フレームメモリー装置（
３′）の内部に記憶させる必要があるが、上記のような
従来の画像処理装置では、これを実現するための具体的
構成が開示されていなかった。

本発明は、異なる２種類の映像信号から生成した画像デ
ータを実時間で記憶回路内部に記憶させ、両画像データ
に対してディジタル的な実時間処理を可能にする画像処
理装置を提供することを目的とするものである。

〔課題を解決するための手段〕

上記目的を達成するために本発明は、２種類の異なる映
像信号をそれぞれＡ　／　Ｉ）変換回路により画像デー
タに変換する−・方、前記一方の映像信号に対する他方
の映像信号の遅延時間を遅延検出回路で検出し、一方の
映像信号の画像データを記憶するために割り当てられる
記憶回路中のメモリー領域の番地を第１アドレス制御回
路で発生させると共に、前記遅延時間に相当する期間内
において前記番地を一定周期で増減させて求められた増
減値に基づいて他方の映像信号の画像データを記憶する
ために割り当てられる記憶回路中のメモリー領域の番地
を第２アドレス制御回路で発生させ、前記両映像信号よ
り生成した画像データを前記第１アドレス制御回路と、
第２７ドレス制御回路から発生した記憶回路の番地にそ
れぞれ実時間で記憶させるように構成したことを特徴と
するものである。

〔作　　　用〕

本発明は上記構成により、−ノＪの映像信号から生成し
た画像データに割り当てた記憶回路のメモリー領域の番
地に一方の画像データを記憶した時、他方の映像信号か
ら生成した画像データを記憶するために他方の画像デー
タに割り当てるメモリー領域の番地は、前記一方の画像
データに割り当てた番地を基準にして一方の映像信号に
対する他方の映像信号の遅延時間に相当する期間におい
て増減した一方の画像データの番地の変化頃だけ番地の
値を増減したところに記憶するので、２種類の映像信号
を同時に処理し、画像データとして記憶回路に記憶させ
ることができ、種々のディジタル的操作を両映像信号か
ら生成した画像データに対して加えることができる。

また、続出時には、記憶回路の各メモリー領域の先頭番
地から記憶された画像データを順次読み出し、例えば各
画像データをＤ／Ａ変換器でアナログ信号である映像信
号に変換すると、両映像信号は同期しているため、モニ
ター等の表示装置に同期して表示させることが可能であ
る。

〔実　施　例〕

以下、本発明に係る画像処理装置の実施例を図面に基づ
き詳細に説明する。第１図のブロック図において、（１
）は映像信号（ａ）の入力端子、（２）は映像信号（ｂ
）の入力端子、（３）はアナログ信号である映像信＋７
（ａ）をディジタル信号である画像データ（ａ”）に変
換する第１Ａ／Ｄ変換回路、（４）は同じく映像信号（
ｂ）を画像データ（ｂ′）に変換する第２Ａ／Ｄ変換回
路である。

また、（５）は画像データ（ａ’）（ｂ’）のタイミン
グ制御を行うデータ切換回路、（６）はタイミング制御
回路で、このタイミング制御回路（６）により前記タイ
ミングを規定すると共に記憶回路（７）における画像デ
ータ（ａ’）（ｂ’）の入出力を制御する制御信号（Ｃ
ＷＴ）と、データ切換回路（５）の制御信号（ＳＷ）が
生成される。

（８）は映像信号（ａ）の同期信号（ｃ）を検出する第
１同期信号検出回路、（９）は同じく映像信号（ｂ）の
同期信号（ｄ）を検出する第２同期信号検出回路、また
、（１０）は前記同期信号（ｃ）（ｄ）を受けて、映像
信号（ａ）に対する映像信号（ｂ）の遅延時間τ（第３
図参照）を検出する遅延検出回路（１０）である。

（１１）は第１アドレス１り御回路で、記憶回路（７）
のメモリー領域に画像データ（ｂ゛）川の番地を発生す
るものである。（１２）は第２アドレス制御回路で、遅
延検出回路（ｌＯ）で検出した遅延時間τに相当する期
間内において画像データ（ｂ゛）に割り当てられる番地
の増減値と画像データ（ｂ′）用の番地に基づいて画像
データ（ａ′）用の番地を発生するものである。

上記構成において、映像信号（ａ）（ｂ）はそれぞれ第
１、第２Ａ／Ｄ変換回路（３）（４）により画像データ
（ａ’）（ｂ’）に変換され、データ切換回路（５）に
おいてタイミング制御を受けて記憶回路（７）に３き込
まれる。

一方、映像信号（ａ）（ｂ）の同期信号（ｃ）（ｄ）は
第１、第２同期信号検出回路（８）（９）で検出され、
遅延検出回路（ｌＯ）で映像信号（ａ）に対する映像信
号（ｂ）の遅延時間τが検出される。

遅延時間τが±ＩＨ（１水平期間）以内の場合において
、映像信号（ａ）の同期伝号（ｃ）の開始時間をｊｌ　
Ｎ映像信号（ｂ）の同期信号（ｄ）の開始時間をＩ２と
すると、遅延検出回路（１０）で検出される遅延時間τ
および第１アドレス制御回路（ＩＩ）における番地の増
減値ｐは次式で表される。

τ”Ｉ２　　ｔ＋ ｐ　：　ＩＮＴ（τ／Ｔ） 但し、Ｔ：番地を増減する一定のクロック周期ＩＮＴ（
戸（）内部の演算結果の整数値いま、−水平表示期間に
４００Ｈ番地分のメモリー容量が必要であり、Ｘライン
目の映像信号（ｂ）の時間ｔ２における画像データ（ｂ
”）（ｔｚ）を第２図に示す記憶回路（７）のメモリー
領域（Ｂ）の（２００００＋４００ｘ）Ｈ番地に記憶し
、また、映像信号（ｂ）の時間ｔ１　における画像デー
タ（ｂ′）（１＋）を前記メモリー領域（Ｂ）の（２０
０００＋４００ｘ＋ｐ）Ｈ番地に記憶した場合、映像信
号（ａ）の時間ｔ２における画像データ（ａ’）　（Ｉ
２　）をメモリー領域（Ａ）の（１００００＋４００ｘ
−ｐ）Ｈ番地に記憶するように第２アドレス制御回路（
Ｉ２）が画像データ（ａ゛）用の番地を発生すると、時
間ｔＩ　における画像データ（ａ’）（ｔ＋）は（１０
０００＋４００ｘ）Ｈ番地に記憶される。

この後、同様に映像信号（ａ）（ｂ）の表示開始時にお
ける画像データ（ａ’）　（ｔ＋　）　、（ｂ’）　（
Ｉ２）は各々のメモリー領域（Ａ）（Ｂ）において、先
頭番地から同じだけ増加した番地に実時間で記憶される
。

また、読出時は、各々のメモリー領域（Ａ）（Ｂ）の先
頭番地から画像データ（ａ’）（ｂ’）を交互に読み出
してＩ）　／　Ａ変換処理を行うことで、１ｆいに同期
した映像信号が得られ、モニター等の表示装置の画面上
に同期した映像を表示できる。

〔発明の効果〕

以上説明したように、本発明の画像処理装置によるとき
は、２種類の異なる映像信号をそれぞれＡ／Ｄ変換回路
により画像データに変換する一方、前記一方の映像信号
に対する他方の映像信号の遅延時間を遅延検出回路で検
出し、一方の映像信号の画像データを記憶するために割
り当てられる記憶回路中のメモリー領域の番地を第１ア
ドレス制御回路で発生させると共に、前記遅延時間に相
当する期間内において前記番地を一定周期で増減させて
求められた増減値に基づいて他方の映像信号の画像デー
タを記憶するために割り当てられる記憶回路中のメモリ
ー領域の番地を第２アドレス制御回路で発生させ、前記
両映像信号より生成した画像データを前記第１アドレス
制御回路と、第２アドレス制御回路から発生した記憶回
路の番地にそれぞれ実時間で記憶させるように構成した
ので、２種類の異なる映像信号を同時に処理し、画像デ
ータとして記憶回路に記憶させることができ、種々のデ
ィジタル的操作を両映像信号から生成した画像データに
対して加えることができる。

また、所定の操作で記憶回路の各メモリー領域から記憶
された画像データを順次読み出すことで、モニター等の
表示装置の画面上に同期した映像を表示できることから
、スーパーインポーズ機能の実現が可能であるなど、極
めて有用なものとなった。

４、図面のｆｆｆＩｔＩｉな説明 第１図は本発明の一実施例における画像処理装置を示す
ブロック図、第２図は記憶回路のメモリーマツプ図、第
３図は映像信号および同期信号の一例を示す波形図、第
４図は従来例を示すプロツり図である。

（：］）（４）・・・Ａ　／　Ｉ）変換回路、（７）・
・・記憶回路、（ｌＯ）・・・遅延検出回路、（１１）
・・・第１アドレス制御回路、（１２）・・・第２アド
レス制御回路、（Ａ）（Ｂ）・・・記憶回路のメモリー
領域、（ａ）（ｂ）・・・映像信号、（ａ’Ｈｂ’）・
・・画像データ、τ・・・遅延時間。

第２図

Claims (1)

【特許請求の範囲】
1. ２種類の異なる映像信号をそれぞれＡ／Ｄ変換回路によ
   り画像データに変換する一方、前記一方の映像信号に対
   する他方の映像信号の遅延時間を遅延検出回路で検出し
   、一方の映像信号の画像データを記憶するために割り当
   てられる記憶回路中のメモリー領域の番地を第１アドレ
   ス制御回路で発生させると共に、前記遅延時間に相当す
   る期間内において前記番地を一定周期で増減させて求め
   られた増減値に基づいて他方の映像信号の画像データを
   記憶するために割り当てられる記憶回路中のメモリー領
   域の番地を第２アドレス制御回路で発生させ、前記両映
   像信号より生成した画像データを前記第１アドレス制御
   回路と、第２アドレス制御回路から発生した記憶回路の
   番地にそれぞれ実時間で記憶させるように構成したこと
   を特徴とする画像処理装置。