JPS6152083A - 静止画像情報変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明はディジタル伝送システムにおける画像データ伝
送に係わるものである。

（従来技術の問題点） 一般ＫＮＴＳＣ方式のＴＶ画像をディジタル変換し静止
画として、例えば伝送路を介して、毎秒５１２にピント
程度の伝送速度でディジタル伝送する場合、まず送信側
でビデオカメラ又はＶＴＲ等からＡ／Ｄ変換器（アナロ
グディジタル変換器以下同様）を介して供給された工面
面が静止画として、画像メモリに一時記憶される。

この一時記憶された画像データは、伝送路のひとつの伝
送フレームのうち、画像データに割当てられたチャネル
の伝送容量のデータ量だけ小出しＫして受信側に伝送さ
れる。受信側では伝送されてくる画像データを１画面分
メモリに一時記憶し、読出しながらＤ／Ａ変換器（ディ
ジタルアナログ変換器以下同様）でアナログ信号に変換
して、受取った画像メモリの画像データをＴＶモニタに
再生している。

ここでＮＴＳＣ方式のＴＶ画像をインタレース走査でＴ
Ｖ画面にディスプレイする場合、１画面の走査、に必要
な時間は、奇数フィールド偶数フィールドを含めて３３
．３３ｍ５　（ミ’）秒）である。例えば、画像メモリ
の記憶容量を３２０にバイト（３２７，６８０バイト）
と仮定すると、前述のとおり伝送速度は毎秒５１２にビ
ットであるから、仮定した３２０にバイトの画像メモリ
に全部書きこむためには、５１２に／８＝６４にバイト
毎秒で約５秒必要である。

また、これをディスプレイに表示する際には、すでにデ
ィスプレイ面上に表示されている前のＴＶ画像を伝送路
から伝送されてくる新しい画像データにより順次書換え
て連続に自然な形で１枚の画像がディスプレイに表示さ
れるようにすることが望ましい。近年市販されている大
容量のメモリは図１に示すように、入力、出力は共通の
パス方式の構成になっており、順次書き換えのためには
データの転送動作が円滑に進行せず、上述のような動作
には不向きである。

（発明の目的） 本発明は、従来技術のこのような欠点を除去するために
、’２ｋＪｉの小容量のメモリを用い、巧みな制御でデ
ィスプレイ画面を順次更新して画像情報の変換を行う画
像情報変換方式を提供するものである。

（発明の構成及び作用） 以下本発明の詳細な説明する。

図２は、本発明の詳細な説明するために、受信側を機能
別に示したブロックダイアグラムである。

図２において、ｌはディジタル伝送システムの端局から
受信し、た１フレ一ム分のデータ、２はフレームデータ
の中から画像に割当てられたチャネルのデータを取り出
すためのイ／り７工−ス回路で、ｆｉるｏ３ｉｄバッフ
ァメモリＸ　６はバッファメモリ３を制御する制御部で
あり、３と６が本発明に係わる主要部である。４は画像
メモリ、５はＤ／Ａ変換器、７はそれを制御する制御部
、８けテレビジョン受像機を主要部とするＴＶモニタで
ある。

本発明の詳細な説明するために、バッファメモリ３とバ
ッファメモリ制御部６の動作を１つの例をあげて説明す
る。図３は本発明のディジタル伝送システムであり、フ
レーム周波数８ＫＨｚ即ち１フレーム当り１２５μｓの
繰返し周期を有する伝送フレームのうち画像チャネルと
その前後のチャネルを示したものでちる。伝送される画
像のデータ量を毎フレーム８チャネル（１チヤネル８ビ
ツト）専有するデータ量であるとして前述のとおり５１
２にビット／秒と仮定する。図３において、９は１フレ
ームのうち画像伝送に使用していないチャネル、１０は
画像データ制御信号用の２チヤネル、１１は画像データ
用の８チヤネルである。

図４は本発明に用いるバッファメモリの構成図、図５は
バッファメモリの書込み読出しの制御を行なう制御のブ
ロック図である。図４のバッファメモリは、Ａメモリ１
４とＢメモリ１５の２ｍの構成釦なっており、第１のス
イッチ（Ｓｌ）１２と第２のスイッチ（Ｓ２）　１３で
切換えて、インタフェース回路２かもの画像データ１７
を一方のメモリに書込み、他方のメモリから画像メモリ
１６へ、データの転送を行なう。例えば、Ａメモｌ／１
４に書込む場合は、Ｂメモリ１５は読出しを行なって画
像メモリ１６にデータの転送をする。

Ａメモリ１４とＢメモリ１５のメモリ容量について説明
する。本発明では、インタレース走査の１画面走査時間
３３．３３ｍ５の間に画像メモリ１６に対してＡメモリ
１４とＢメモリ１５のどちらかから書換えのための画像
データの転送を１回行なう方法をとる。

従って、データ伝送速度を５１２にビット／秒と仮定し
たので、バッフアメ％　ＩＪ　（Ａ、Ｂ　）１４　、　
Ｉｓの記憶容量は２１３２バイｌ［すると、伝送されて
くる　　　　−画像データを書込む時間は３３．３１ｍ
５となり、インタレニスの１画面走査時間３３．３３ｍ
５とはソ等しい時間となる。

さらに、図５を用いて、Ａメモリ１４とＢメモリ１５の
動作を説明する。図５で１９けＡメモリ１４の書込用の
アドレスカウンタであ抄、インタフェース回路２から伝
送ピットレートに同期したクロック信号１８７＞ｉ印加
されて動作する。２２はＡメモリ１４の読出し用のアド
レスカウンタであり、５画像メモリ１６の読出しクロッ
クと同期したクロック２１で動作する。検出回路２０は
それらのアドレスカウンタ１９゜２２の７番から計数し
て２１３２番目のアドレスのカウントに達したとき検出
出力を出す回路である。

検出回路２０の出力信号４１　、４２ａは、それぞれ書
込みアドレスカウンタ１９又は読出しアドレスカラ／り
２２にそれぞれ零をセットし、アドレスカウンタ１９　
、２２は再び零から計数をはじめ２１３２番地までのカ
ウントを繰返して計数する動作をする。

２５　、２７　、２６　、４２ｂ　、　４３はそれぞれ
Ｂメモリ１５の書込み、読出し用のアドレス力、ウンタ
等々で、上述のへメモリ１４と同様の動作を行なう。

マルチプレクサ２３　、２８の動作を説明する。書込み
、読出し’２１３２″′の検出回路２０　、２６の信号
を受けて、書込み、読出しの信号を分離回路３７で分離
し、２１３２番目の信号３８　、３９を得る。書込み読
出しセレクタ３６は、その信号を受けてＡメモＩＪ　１
４　、　Ｂメモリ１５の書込み、読出しの切換を行汝う
信号３４゜３５を発生する。３４．３５を受けたマルチ
プレクサ２３゜２８は、書込み読出しアドレスカウンタ
１９　、２２　、２５　。

２７の出力を選択して、Ａメモリ１４とＢメモリ１５の
アドレスに供給する。これによりＡメモＩＪ　１４　、
　Ｂメモリ１５は、それぞれ交互に動作し、かつ書込み
モードでは、データバスのバッファ３０　、３１を介し
て、インタフェース回路２からの画像入力データ３２を
書込み、また読出しモードでは画像データを画像メモリ
データバス３３に転送する。

ここで、Ａメモリ１４とＢメモリ１５の書込みアドレス
カウンタ１９　、２５と読出しアドレスカウンタ２２゜
２７の関係を、図６のタイミングチャートを用いて説明
する。

図３の制御信号１０に含まれている送信側からのフラグ
（図５の４０）によって、Ａメモリ１４とＢメモリ１５
の書込み、読出し用のカウンタ１９，２２，２５゜２７
又は後述する画像メモリ用アドレスカクンタ等々がリセ
ットされて、零番地からスタートする。

３８の信号が１つ出るまでの期間、即ち書込みアドレス
カウンタ１９　、２５が零番からスタートして２１３２
番目に到達する間に、読出しアドレスカウンタ２２゜２
７は零番からスタートして２１３２番目までの繰返しを
１５３回行うことになる。読出しの方法については後述
する。このような制御によりＡメモリ１４とＢメモリ１
５から読出された画像データは、画像データバス３３に
転送される。

次に、画像データバス３３に転送された画像データを、
常時読出し中の画像メモリ１６に実際に書込むアドレス
を検索する方法について説明する。

図７は検索部のブロック図、図８は検索部のタイミング
チャートである。図７で、８ビツトのバイナリカウンタ
４３　、４４はそれぞれ３８　、３９の信号、即ち書込
み、読出しアドレスカウンタの２１３２番目の信号を受
けて動作する。この２つのカウンタ４３　、４４の出力
をコンパレータ４５で比較すると、図８の５１　、５２
の如く、双方のカウンタ４３　、４４の出力で一致する
タイミングが検出される。

即ち書込みアドレスカウンタ１９　、２５のいずれかが
フラグ４０でリセットされてから、最初に、２１３２番
目のカウントになったことを示す信号４１までの期間に
、読出しアドレスカウンタが２１３２番目になったこと
を示す信号４２．は、前述のように１５３回発生する。

従って、この期間に、カウンタ４１は、すべて零を示し
、４２は零〜１５２を示すから、カウンタ４３　、４４
の出力を比較するディジタルコンパレータ４５の一致す
る点（図８の５１）は双方のカウンタ４３　、４４が零
のところである。

この一致したタイミングは画像メモリ（図９の６２）の
零番地から２１３２番地に相当する。

ここでディジタルコンパレータ４５の一致点で常時読出
し中の画像メモリに書込む動作を図９に示す画像メモリ
コントロールブロックと、図１０に示す画像メモリタイ
ムチャートを用いて説明する。

図９の６２は画像メモリで図４の１６と同じである。

５７は図５のデータバス３３から供給される画像データ
であり、５８はそのバスドライバである。５９は双方向
のバスドライバで、常時画像メモリ６２からの読出し出
力を、バスドライバ６０に供給している。

バスドライバ６０の出力６１はＤ／Ａ変換器、図２の５
に印加してディジタル信号をアナログ信号に再生して、
図２のＴＶモニタ８でディスプレイしている。

他方画像メモリ６２のアドレスは、書込み用アドンスカ
ウ／り６４と読出し用アドレスカウンタ６５の出力をマ
ルチプレクサ６３で常時読出し状態になるように、読出
し用アドレスカウンタ６５の出力を選択している。カウ
ンタ６４と６５のクロック信号６７は図５のクロック信
号２１を分岐して与えである。

同様にフラグ７３も、図５の４０から分岐して供給され
ている。フラグ７３があると、カウンタ６４　、６５が
リセットされて、カラ／り６５は零番から計数を開始し
て、その出力はマルチプレクサ６３を経て、画像メモリ
６２に印加されて、すでに記憶されている画像データを
読出している（図１０の７０）。

書込み用アドレスカウンタ６４は、フラグでリセットさ
れて零番にセットされるが、書込みタイミングコントロ
ーラ６６によって、クロック信号を阻止されて、停止し
たままである。

いま、図７の一致信号４６が発生すると、その一致信号
は分岐されて一致信号６８となって図９の画像メモリチ
ップセレクトコントローラ６９に供給される。この一致
信号６８は、書込みタイミングコントローラ６６、アド
レスマルチプレクサ６３、画像メモリ書込みタイミング
発生器７４、画像メモリチップセレクトコントローラ６
９又は双方向データバスドライバ５９にそれぞれ加えら
れている。

一致信号６８を受けた書込みタイミングコントローラ６
６は、クロック信号６７を、書込み用アドレスカウンタ
６４に印加する。従って、書込み用アドレスカウンタ６
４は零番から計数を開始して、２１３２番目まで計数を
行い、再び停止する。その期間マルチプレクサ６３は、
書込み用アドレスカウンタ６４の出力のみ通過させて、
画像メモリ６２の書込みアドレスにする。

一致信号６８は、７４．６９に同時に加わるために、画
像メモリ書込みタイミング発生器７４は、書込みイネー
ブル信号を発生しその間画像メモリ６２には２１３２バ
イトの画像データが書込まれる（図１０の７２）。画像
メモリチップ゛セレクトコントローラ６９は、画像メモ
リ６２の書込みチップの選択動作と、書込みデータと読
出しデータの衝突を防ぐように制御する動作をする。

また、双方向データバスドライバ５９は、書込み期間中
だけデータバスを書き込み方向として動作させる。この
データバスを書込みに専有する時間はＴＶ画面の一走査
時間３３．３３ｍ５に対して約２２０μｓである。

書込みが終ると、読出しモードとなり、次の一致信号６
８が印加されるまで読出しが続行する。

さて、図８で次に一致する点は５２のように“１″″と
なる。この一致信号５２を受けて、図９の画像メモリ６
２は、２１３３番地から４２６４番地（図８の５４）に
書込む。

この動作を続けて１５３回目の一致点５５（図１０の７
１）までくると、画像メモリ６２の画像データを零番地
から３２６；１９６番地まで更新したことになる。

従って、１５３回の一致点５５をとると、次はアドレス
カウンタ２２　、２７を１４８３　Ｋプリセットして、
１４８４バイトの画像データを画像メモリ１６（図９の
６２）Ｋ書込み、一画面の画像データを更新する。

以上説明した動作を次にくるフラグ４０を起点として繰
り返す。

この動作は、ＴＶ画面のインクレース走査で、１画面走
査３３．３３ｍ５に１回、２１３２バイト画像メモリの
書込み時間約２２０μｓの画像データの更新が行なわれ
、画面上部から過去の画像を押し出すように自然に書き
かえられる。これは、−走査時間３３．３３ｒｎｓに対
して、データバスを書込みに専有する時間（約２２０μ
ｓ）が極めて小さくディスプレイ上では人間の目にほと
んど感じないためである。

（発明の効果及び変形） 以上説明したように本発明は、ディジタル静止画伝送に
おいて商用ＴＶ受像機を受信側モニタに使用し、ディス
プレイする場合に有用な手段を提供するものである。

説明では、バッファメモリ１４　、１５の記憶容量を２
１３２バイトに仮定したが、この記憶容量は伝送速度と
画像メモリの記憶容量との関係で自由に変更することが
できる。

またディジタル伝送システムの形態としては、１対向（
Ｐａ１ｎｔ　−ｔｏ−Ｐａｉｎｔ　）　、スター形、バ
ス形成いはループ形（またはリング形）等のいずれの形
態をとっても何ら差支えない。

【図面の簡単な説明】

図１は本発明に用いるメモリデバイスの１例を示すブロ
ック図、図２は本発明方式の概要を示すブロック図、図
３はディジタル伝送／ステムの伝送フォマノトのうち画
像データチャネル前後を抜き取った形を示す信号フォマ
ット図、図４は本発明に用いるバッファメモリの構成例
を示すブロック図、図５は本発明におけるバッファメモ
リの書込みと読出しの制御部のブロック図、図６は本発
明におけるバッファメモリの書込みと読出しの動作を説
明するためのタイミングチャート、図７は本発明におけ
る書込み検索部のブロック図、図８は図７のブロックの
動作を説明するためのタイミングチャート、図９は本発
明に用いる画像メモリのコントロール用ブロック図、図
１０は本発明ニオける画像メモリの動作タイムチャート
である。

Claims (1)

【特許請求の範囲】
1. デイジタル伝送システムにおけるデイジタル静止画伝送
   において、表示画面上に表示する静止画の画像情報を記
   憶する画像メモリと、前記静止画の一画面インタレース
   走査に必要な時間にほぼ等しい予め定めた時間の伝送デ
   ータを逐次交互に一時記憶する２組のメモリと、該２組
   のメモリに一時記憶された画像データを常時読出し中の
   前記画像メモリに交互に転送して書きこむ制御をする制
   御手段とを備えて、前記画像メモリ内の前記静止画の画
   像情報が前記予め定めた時間の伝送データを単位として
   順次更新されるように構成された静止画像情報変換方式
   。