JPH1051744A

JPH1051744A - 同期変換器

Info

Publication number: JPH1051744A
Application number: JP8200824A
Authority: JP
Inventors: Akihiro Yanai; 明弘柳井; Hirofumi Inada; 洋文稲田
Original assignee: Sumitomo Metal Industries Ltd
Current assignee: Nippon Steel Corp
Priority date: 1996-07-30
Filing date: 1996-07-30
Publication date: 1998-02-20

Abstract

(57)【要約】【課題】比較的簡単な構成でリードアドレス及びライ
トアドレスの位置関係が逆転することを防止して、表示
画面の乱れが発生しない同期変換器を提供する。【解決手段】読み出しスタートアドレス・レジスタ更
新制御部13は、垂直同期信号が与えられてから所定回数
だけ水平同期信号が与えられたとき、読み出しスタート
アドレス・レジスタ10へ制御信号を与え、書き込みスタ
ートアドレス・レジスタ６が記憶しているアドレスを読
み出しスタートアドレス・レジスタ10に読み込ませてそ
れを記憶させる。第２マルチプレクサ９は出力画像デー
タに係る垂直同期信号が与えられると、読み出しスター
トアドレス・レジスタ10から読み出しスタートアドレス
を読み込み、それをリードアドレスバッファ７に与えて
リードアドレスバッファ７内のデータを書き替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、第１クロックに同
期して書き込んだ画像データを第２クロックに同期して
読み出す同期変換器に関する。

【０００２】

【従来の技術】図18は従来の同期変換器の構成を示すブ
ロック図であり、図中21は１フレームに含まれる画像デ
ータを記憶し得る容量を有する先入れ先出し方式のフレ
ームメモリである。フレームメモリ21は、画像データが
入力される画像データ入力端子Ｄ_in、入力側画像データ
のフィールド周波数のライトクロックが与えられるライ
トクロック入力端子Ｗ、及びライトアドレスカウンタ
（図示せず）を備えており、ライトクロック入力端子Ｗ
から得たライトクロックに同期して画像データ入力端子
Ｄから画像データを取り込み、取り込んだ画像データを
ライトアドレスカウンタのカウント値のアドレスに書き
込んだ後、ライトアドレスカウンタのカウント値を１つ
インクリメントする。フレームメモリ21に１フレーム分
の画像データが書き込まれると、入力側フレームパルス
発生器22はリセットライト入力端子ＲＷを介してリセッ
トライト信号をフレームメモリ21に与え、リセットライ
ト信号が与えられると、フレームメモリ21はライトアド
レスカウンタをリセットする。

【０００３】また、フレームメモリ21は、画像データを
出力する画像データ出力端子Ｄ_out、所要周波数のリー
ドクロックが与えられるリードクロック入力端子Ｒ、及
びリードアドレスカウンタ（図示せず）を備えており、
リードアドレスカウンタのカウント値のアドレスに書き
込まれた画像データを、リードクロック入力端子Ｒから
得たリードクロックに同期して読み出し、それを画像デ
ータ出力端子Ｄ_outから出力すると共に、リードアドレ
スカウンタのカウント値を１つインクリメントする。フ
レームメモリ21から１フレーム分の画像データが読み出
されると、出力側フレームパルス発生器23はリセットリ
ード入力端子ＲＲを介してリセットリード信号をフレー
ムメモリ21に与え、リセットリード信号が与えられる
と、フレームメモリ21はリードアドレスカウンタをリセ
ットする。これによって、フィールド周波数を所要の周
波数に同期変換することができる。

【０００４】このような同期変換器にあっては、入力側
のフィールド周波数と出力側のフィールド周波数とが異
なる場合、両カウンタのカウント値の差が徐々に縮小又
は拡大し、リードアドレスカウンタのカウント値がライ
トアドレスカウンタのカウント値を追い越す場合、又は
ライトアドレスカウンタのカウント値がリードアドレス
カウンタのカウント値を追い越す場合が生じて、表示画
面が乱れるという問題があった。

【０００５】そのため、特公平 3−32274 号公報には次
のような同期変換器が開示されている。入力側のフィー
ルド周波数が出力側のフィールド周波数より高い場合、
フレームメモリに読み出していない画像データが１フレ
ーム分蓄積されると、画像データの書き込みを１フレー
ム分だけ禁止し、又は、フレームメモリに画像データを
書き込むライトアドレスがフレームメモリから画像デー
タを読み出すリードアドレスと等しくなったとき、ライ
トアドレスを１フレーム分だけ戻し、読み出しを行って
いない画像データの上に新たな画像データを上書きする
ことによって、入力側の画像データを１フレーム分だけ
削除する。また、入力側のフィールド周波数が出力側の
フィールド周波数より低い場合、リードアドレスがライ
トアドレスと等しくなったとき、リードアドレスを１フ
レーム分だけ戻して同じ画像データを繰り返し読み出す
ことによって１フレーム分の画像データを挿入する。

【０００６】

【発明が解決しようとする課題】しかしながら特公平 3
−32274 号公報に開示された同期変換器にあっては、読
み出し（リード）側のフィールド周波数の方が書き込み
（ライト）側のフィールド周波数に比べて高い場合、読
み出しアドレスが書き込みアドレスに追いついたとき
に、読み出しアドレスを１フレーム分だけ戻すため、１
フレームの途中で読み出しアドレスが書き込みアドレス
に追いつくと、それ以降は１つ前のフレームが読み出さ
れ、表示画面が乱れるという問題点があった。一方、書
き込み禁止を行う場合、装置構成が複雑になる。

【０００７】本発明はかかる事情に鑑みてなされたもの
であって、その目的とするところは先入れ先出し方式の
メモリへの画像データの書き込み開始アドレスを、フレ
ーム毎に異なるように設定し、書き込み開始アドレスを
取り込み、取り込んだ書き込み開始アドレスを画像デー
タの読み出し開始アドレスにし、書き込み開始アドレス
を取り込むタイミングを調整する構成にすることによっ
て、比較的簡単な構成でリードアドレス及びライトアド
レスの位置関係が逆転することを防止して、表示画面の
乱れが発生しない同期変換器を提供することにある。

【０００８】

【課題を解決するための手段】第１発明に係る同期変換
器は、複数のフレームに含まれる複数の画像データを第
１クロックに同期して先入れ先出し方式のメモリにそれ
ぞれ書き込み、書き込んだ各画像データを第２クロック
に同期してそれぞれ読み出す同期変換器において、前記
メモリへの画像データの書き込み開始アドレスを、フレ
ーム毎に異なるように設定する書き込み開始アドレス設
定手段と、書き込み開始アドレスを取り込む手段と、取
り込んだ書き込み開始アドレスを画像データの読み出し
開始アドレスにする手段と、書き込み開始アドレスを取
り込むタイミングを調整する手段とを備えることを特徴
とする。

【０００９】図17は本発明の同期変換器による先入れ先
出し方式のメモリへの画像データの書き込み・読み出し
動作の一例を説明する説明図であり、図中○印は各フレ
ームの書き込み開始アドレスを示している。なお、メモ
リには低位アドレスから高位アドレスへ順に画像データ
を書き込んでもよいし、高位アドレスから低位アドレス
へ順に画像データを書き込んでもよいが、図17にあって
は前者の場合について示してある。書き込み開始アドレ
ス設定手段は、先入れ先出し方式のメモリに第ｎフレー
ムに含まれる複数の画像データを書き込む場合、第（ｎ
−１）フレームの書き込み開始アドレスと異なる書き込
み開始アドレスを設定し、各画像データは設定された書
き込み開始アドレスから順に書き込まれる。図17に示し
た例では、第ｎフレームの書き込み開始アドレスとし
て、第（ｎ−１）フレームの書き込み終了アドレスより
１つ大きいアドレスが設定してある。

【００１０】書き込み開始アドレス設定手段によって設
定された書き込み開始アドレスを取り込み、取り込んだ
書き込み開始アドレスを１フレーム分の画像データの読
み出しが終了する都度、画像データの読み出し開始アド
レスにする。このとき、書き込み開始アドレスを取り込
むタイミングを第ｎフレームに含まれる画像データの書
き込みを開始してから所定アドレス数だけ経過後に調整
する。

【００１１】第１クロックの周波数が第２クロックの周
波数より低い場合、読み出しアドレスが書き込みアドレ
スに追いつく方向で画像データの書き込み及び読み出し
が行われるが、第ｎフレームに含まれる画像データの書
き込みを開始してから所定アドレス数だけ経過前に、第
（ｎ−１）フレームからの画像データの読み出しが終了
した場合、再び第（ｎ−１）フレームからの画像データ
の読み出しが行われる。また、第ｎフレームに含まれる
画像データの書き込みを開始してから所定アドレス数だ
け経過後に、第（ｎ−１）フレームからの画像データの
読み出しが終了した場合、第ｎフレームからの画像デー
タの読み出しが開始されるが、読み出しアドレスと書き
込みアドレスとの間には、所定アドレス数だけ差が形成
されているため、読み出しアドレスが書き込みアドレス
に追いつくことはない。

【００１２】一方、第１クロックの周波数が第２クロッ
クの周波数より高い場合、書き込みアドレスが読み出し
アドレスに追いつく方向で画像データの書き込み及び読
み出しが行われるが、第ｎフレームに含まれる画像デー
タを書き込む場合、書き込みアドレスと読み出しアドレ
スとの間には、所定アドレス数だけ差が形成されている
ため、書き込みアドレスが読み出しアドレスに追いつく
ことはない。また、第ｎフレームに含まれる画像データ
の書き込みを開始してから所定アドレス数だけ経過後
に、第（ｎ−２）フレームからの画像データの読み出し
が終了した場合、第（ｎ−１）フレームからの画像デー
タの読み出しを行うことなく、第ｎフレームからの画像
データの読み出しが行われる。

【００１３】第２発明に係る同期変換器は、第１発明に
おいて、前記書き込み開始アドレス設定手段は、第１ク
ロックの周波数及び第２クロックの周波数に基づいて定
めたアドレス数だけ、書き込み開始アドレスを加減する
手段を具備することを特徴とする。

【００１４】第１クロックの周波数及び第２クロックの
周波数に基づいて、書き込みアドレス及び読み出しアド
レスの関係が逆転しないアドレス数を定めておき、次フ
レームの書き込み開始アドレスを、前フレームの書き込
み開始アドレスより前記アドレス数だけ加減する。画像
データをメモリに、該メモリの低位のアドレスから高位
のアドレスへ順に書き込む場合、前フレームの書き込み
開始アドレスから前記アドレス数だけ減じたアドレスを
新たな書き込み開始アドレスとし、高位のアドレスから
低位のアドレスへ順に書き込む場合、前フレームの書き
込み開始アドレスに前記アドレス数を加えたアドレスを
新たな書き込み開始アドレスとする。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて具体的に説明する。図１は本発明に係る同期
変換器の構成を示すブロック図であり、図中１は先入れ
先出し方式のフレームメモリである。フレームメモリ１
は、映像データに含まれる画像データが入力される画像
データ入力端子Ｄ_in、映像データに含まれるフィールド
周波数のライトクロックが与えられるライトクロック入
力端子Ｗ、及びライトアドレスが与えられるライトアド
レス入力端子Ａ_wを備えている。フレームメモリ１は、
ライトクロック入力端子Ｗから得たライトクロックに同
期して、画像データ入力端子Ｄ_inから画像データを、ま
たライトアドレス入力端子Ａ_wを介して後述するアドレ
ス生成部２からライトアドレスを取り込み、取り込んだ
画像データをライトアドレスの記憶領域に書き込む。

【００１６】また、フレームメモリ１は、画像データを
出力する画像データ出力端子Ｄ_out、所要周波数のリー
ドクロックが与えられるリードクロック入力端子Ｒ、及
びリードアドレスが与えられるリードアドレス入力端子
Ａ_rを備えている。フレームメモリ１は、リードクロッ
ク入力端子Ｒから得たリードクロックに同期して、アド
レス生成部２が生成したリードアドレスのリードアドレ
ス入力端子Ａ_rからの取り込み、そのリードアドレスに
書き込んである画像データの読み出し、及び読み出した
画像データの画像データ出力端子Ｄ_outからの出力の各
動作を行う。

【００１７】図２はフレームメモリ１に書き込まれた画
像データの状態を説明する説明図であり、図中の番号は
フレームメモリ１内のアドレスを示している。フレーム
メモリ１には、１画素分の画像データを記憶する複数の
記憶領域がマトリクス状に設けてあり、各記憶領域には
小さい番号から大きい番号へ順番にアドレスが付してあ
る。そして、１フレーム分の複数の画像データは、低位
のアドレスから高位のアドレスへ、フレームを構成する
各ライン毎に書き込まれ、書き込んだ順番に読み出され
る。

【００１８】アドレス生成部２はライトアドレスを一時
記憶するライトアドレスバッファ３及びリードアドレス
を一時記憶するリードアドレスバッファ７をそれぞれ備
えている。ライトアドレスバッファ３内のライトアドレ
スはフレームメモリ１に読み出されると共に、第１イン
クリメント部４に与えられ、そこで１つだけ増大された
アドレスが第１マルチプレクサ５を介してライトアドレ
スバッファ３に与えられ、そこに記憶される。同様に、
リードアドレスバッファ７内のリードアドレスはフレー
ムメモリ１に読み出されると共に、第２インクリメント
部８に与えられ、そこで１つだけ増大されたアドレスが
第２マルチプレクサ９を介してリードアドレスバッファ
７に与えられ、そこに記憶される。これによって、ライ
トアドレスバッファ３内のライトアドレス、及びリード
アドレスバッファ７内のリードアドレスはフレームメモ
リ１に読み出される都度、１つ大きいアドレスに書き替
えられる。

【００１９】また、アドレス生成部２は、フレームメモ
リ１への画像データの書き込みスタートアドレスを記憶
する書き込みスタートアドレス・レジスタ６、及びフレ
ームメモリ１に書き込んだ画像データの読み出しスター
トアドレスを記憶する読み出しスタートアドレス・レジ
スタ10をそれぞれ備えており、書き込みスタートアドレ
ス・レジスタ６及び読み出しスタートアドレス・レジス
タ10内の更新は、書き込みスタートアドレス・レジスタ
更新制御部12及び読み出しスタートアドレス・レジスタ
更新制御部13によって制御されている。

【００２０】書き込みスタートアドレス・レジスタ更新
制御部12には入力画像データに係る垂直同期信号が与え
られるようになっており、書き込みスタートアドレス・
レジスタ更新制御部12は、垂直同期信号が与えられる
と、書き込みスタートアドレス・レジスタ６へ制御信号
を与え、書き込みスタートアドレス・レジスタ６にそれ
が記憶しているアドレスをディクリメント部11に与えさ
せる。ディクリメント部11にはディクリメントすべき所
定のアドレス数が予め設定してあり、ディクリメント部
11は書き込みスタートアドレス・レジスタ６から与えら
れたアドレスを所定アドレス数だけディクリメントし、
それを書き込みスタートアドレス・レジスタ６に与えて
新たな書き込みスタートアドレスとして記憶させると共
に、ディクリメントしたアドレスを第１マルチプレクサ
５に与える。

【００２１】垂直同期信号は前述した第１マルチプレク
サ５にも与えられるようになっており、垂直同期信号が
与えられると第１マルチプレクサ５は、ディクリメント
部11から与えられたアドレスをライトアドレスバッファ
３に与えてライトアドレスバッファ３内のデータを書き
替える。

【００２２】前述した読み出しスタートアドレス・レジ
スタ更新制御部13には入力画像データに係る垂直同期信
号及び水平同期信号が与えられるようになっている。読
み出しスタートアドレス・レジスタ更新制御部13は、垂
直同期信号が与えられてから所定回数だけ水平同期信号
が与えられたとき、読み出しスタートアドレス・レジス
タ10へ制御信号を与え、書き込みスタートアドレス・レ
ジスタ６が記憶しているアドレスを読み出しスタートア
ドレス・レジスタ10に読み込ませてそれを記憶させる。
前述した第２マルチプレクサ９には出力画像データに係
る垂直同期信号が与えられるようになっており、それが
与えられると第２マルチプレクサ９は、読み出しスター
トアドレス・レジスタ10から読み出しスタートアドレス
を読み込み、それをリードアドレスバッファ７に与えて
リードアドレスバッファ７内のデータを書き替える。

【００２３】このような同期変換器における画像データ
の書き込み・読み出しの手順を詳述する。図３〜図６は
ライトクロックの周波数よりリードクロックの周波数の
方が高い場合の同期変換器の動作を説明する説明図であ
り、図３〜図６中、縦長の長方形の部分は１フレーム分
の画像データが占めるアドレス領域を、短冊状の部分は
１ライン分の画像データが占めるアドレス領域を、○印
は各フレームのスタートアドレス、Ｗは書き込み中のア
ドレスを指すライトポインタを、Ｒは読み出し中のアド
レスを指すリードポインタをそれぞれ示している。ま
た、次の表１は、図３〜図６に示した各状態のときに、
書き込みスタートアドレス・レジスタ６及び読み出しス
タートアドレス・レジスタ10に記憶されているアドレス
を示している。

【００２４】

【表１】

【００２５】図３（ａ）のように、フレームメモリ１に
は、第ｎフレーム内の複数の画像データが、スタートア
ドレスとして予め設定した初期アドレス（Ａ_init）から
順に高位のアドレスへ、ライトクロックに同期して書き
込まれており、１ラインの先頭から末尾まで画像データ
が書き込まれると、次のラインの先頭から画像データを
書き込む。また、読み出しスタートアドレスであるＡ
_initから順に画像データがリードクロックに同期して読
み出される。

【００２６】第ｎフレームの画像データの書き込みが終
了して、入力側の垂直同期信号がアドレス生成部２に与
えられると、表１に示したように、書き込みスタートア
ドレス・レジスタ６はＡ_initから｛Ａ_init−（Ｌ₁＋Ｌ
₂）ｈ｝に更新され、ライトアドレスバッファ３がその
アドレスに書き替えられるので、図３（ｂ）のように、
第（ｎ＋１）フレームの画像データが更新された書き込
みスタートアドレスから順に書き込まれる。ここで、Ｌ
₁，Ｌ₂は後述する如く求めるライン数であり、ｈは１
ライン中の画像データ数であり、（Ｌ₁＋Ｌ₂）ｈが図
１に示したディクリメント部11に設定してある。一方、
このタイミングでは表１に示したように、読み出しスタ
ートアドレス・レジスタ10内はＡ_initであり、図３
（ｂ）のように、第ｎフレームの画像データが読み出さ
れている。

【００２７】読み出しスタートアドレス・レジスタ更新
制御部13にはＬ₁が予め設定してあり、読み出しスター
トアドレス・レジスタ更新制御部13は入力側の垂直同期
信号が与えられてからＬ₁本の水平同期信号が与えられ
たとき、制御信号を読み出しスタートアドレス・レジス
タ10へ出力するようになっている。

【００２８】第ｎフレームの画像データが全て読み出さ
れて出力側の垂直同期信号が与えられても、入力側の垂
直同期信号が与えられてから水平同期信号が与えられた
数がＬ₁本に達していないため、表１に示したように、
読み出しスタートアドレス・レジスタ10内はＡ_initであ
り、これによって、図４（ｃ）のように、第ｎフレーム
の画像データが再び読み出される。このとき、ライトク
ロックの周波数よりリードクロックの周波数の方が高い
ため、ライトポインタＷがリードポインタＲを追い越す
ことはない。つまり、第ｎフレームの画像データを読み
出している途中で、第（ｎ＋１）フレームの画像データ
の読み出しに替わって、画像が乱れてしまうということ
はない。

【００２９】図４（ｄ）のように、ライトポインタＷが
第（ｎ＋１）フレームの先頭からＬ ₁を超えたとき、読
み出しスタートアドレス・レジスタ10はＡ_initから｛Ａ
_init−（Ｌ₁＋Ｌ₂）ｈ｝に更新される。そして、図５
（ｅ）のように、第ｎフレームの画像データが全て読み
出されて出力側の垂直同期信号が与えられると、読み出
しスタートアドレス・レジスタ10のアドレスがリードア
ドレスバッファ７にロードされ、第（ｎ＋１）フレーム
の先頭の画像データから順に読み出される。

【００３０】図５（ｆ）のように、第（ｎ＋２）フレー
ムの先頭部分の画像データの書き込み、及び第（ｎ＋
１）フレームの末尾部分の画像データの読み出しを行
い、図６（ｇ）のように、ライトポインタＷが第（ｎ＋
２）フレームの先頭からＬ₁を超えたとき、読み出しス
タートアドレス・レジスタ10は｛Ａ_init−２（Ｌ₁＋Ｌ
₂）ｈ｝に更新される。そして、図６（ｈ）のように、
第（ｎ＋１）フレームの画像データが全て読み出されて
出力側の垂直同期信号が与えられると、読み出しスター
トアドレス・レジスタ10のアドレスがリードアドレスバ
ッファ７にロードされ、第（ｎ＋２）フレームの先頭の
画像データから順に読み出される。この間、リードポイ
ンタＲがライトポインタＷを追い越さないようにＬ₁を
定める。

【００３１】図７はＬ₁の算定方法を説明する説明図で
ある。図７のようにリードポインタＲが次のフレームの
読み出しにかかったとき、リードポインタＲとライトポ
インタＷとの差がＬ₁しかない場合でも、リードポイン
タＲに追い越されることなく、ライトポインタＷが当該
フレームの全ての画像データを書き込めるようにＬ₁を
算定すれば、いかなる場合でも、リードポインタＲがラ
イトポインタＷを追い越すことがない。

【００３２】いま、１ライン分の画像データを書き込む
のに要する時間をＴ_w、１ライン分の画像データを読み
出すのに要する時間をＴ_r、１フレームの全ライン数を
Ｌ_to _talとすると、ライトクロックの周波数＜リードク
ロックの周波数であるので、Ｔ_w＞Ｔ_rである。１フレ
ームの内のＬ₁ラインを書き込んでから、そのフレーム
の最後の画像データを書き込むまでに要する時間は、Ｔ
_w（Ｌ_total−Ｌ₁）である。また、１フレームの全画
像データの読み出しに要する時間はＴ_r・Ｌ_to _talであ
り、Ｔ_w（Ｌ_total−Ｌ₁）＜Ｔ_r・Ｌ_total、即ちＬ
₁＞Ｌ_total（Ｔ_w−Ｔ_r）／Ｔ_wとなるようにＬ₁を
定めることによって、いかなる場合でも、リードポイン
タＲがライトポインタＷを追い越すことがなく、画像乱
れが生じない。

【００３３】図８〜図13はライトクロックの周波数の方
がリードクロックの周波数より高い場合の同期変換器の
動作を説明する説明図であり、また、次の表２は、図８
〜図13に示した各状態のときに、書き込みスタートアド
レス・レジスタ６及び読み出しスタートアドレス・レジ
スタ10に記憶されているアドレスを示している。

【００３４】

【表２】

【００３５】図８（ａ）のように、フレームメモリ１に
は、第ｎフレーム内の複数の画像データが、Ａ_initから
順に高位のアドレスへ、ライトクロックに同期して書き
込まれており、１ラインの先頭から末尾まで画像データ
が書き込まれると、次のラインの先頭から画像データを
書き込む。また、読み出しスタートアドレスであるＡ
_initから順に画像データがリードクロックに同期して読
み出される。

【００３６】第ｎフレームの画像データの書き込みが終
了して、入力側の垂直同期信号がアドレス生成部２に与
えられると、表２に示したように、書き込みスタートア
ドレス・レジスタ６は｛Ａ_init−（Ｌ₁＋Ｌ₂）ｈ｝に
更新され、ライトアドレスバッファ３がそのアドレスに
書き替えられるので、図８（ｂ）のように、第（ｎ＋
１）フレームの画像データが更新された書き込みスター
トアドレスから順に書き込まれ、ライトポインタＷがＬ
₁を超えたとき、書き込みスタートアドレス・レジスタ
６のアドレスが読み出しスタートアドレス・レジスタ10
にロードされる。そして、第ｎフレームの画像データが
全て読み出されて出力側の垂直同期信号が与えられる
と、読み出しスタートアドレス・レジスタ10のアドレス
がリードアドレスバッファ７にロードされ、図９（ｃ）
のように、第（ｎ＋１）フレームの画像データが読み出
される。

【００３７】第（ｎ＋１）フレームの画像データが全て
書き込まれると、書き込みスタートアドレス・レジスタ
６は｛Ａ_init−２（Ｌ₁＋Ｌ₂）ｈ｝に更新され、ライ
トアドレスバッファ３がそのアドレスに書き替えられる
ので、図９（ｄ）のように、更新されたスタートアドレ
スから第（ｎ＋２）フレームの画像データが書き込ま
れ、第（ｎ＋１）フレームの画像データが読み出され
る。このとき、ライトポインタＷがリードポインタＲを
追い越さないようにＬ₂を算定する。

【００３８】図14はＬ₂の算定方法を説明する説明図で
ある。図14のようにライトポインタＷが次のフレームの
書き込みにかかったとき、リードポインタＲとライトポ
インタＷとの差がＬ₂しかない場合でも、ライトポイン
タＷに追い越されることなく、リードポインタＲが当該
フレームの全ての画像データを読み出せるようにＬ₂を
算定すれば、いかなる場合でも、ライトポインタＷがリ
ードポインタＲを追い越すことがない。

【００３９】前同様に、１ライン分の画像データを書き
込むのに要する時間をＴ_w、１ライン分の画像データを
読み出すのに要する時間をＴ_r、１フレームの全ライン
数をＬ_totalとすると、ライトクロックの周波数＞リー
ドクロックの周波数であるので、Ｔ_w＜Ｔ_rである。第
（ｎ＋２）フレームの内のＬ₁ラインを書き込んでか
ら、そのフレームの最後の画像データを書き込むまでに
要する時間は、Ｔ_w（Ｌ _total−Ｌ₁）である。また、
ライトポインタＷが第（ｎ＋３）フレームの書き込みに
移るまでに、第（ｎ＋１）フレームの画像データの読み
出しに要する時間はＴ_r（Ｌ_total−Ｌ₁−Ｌ₂）であ
り、Ｔ_w（Ｌ_total−Ｌ₁）＞Ｔ_r（Ｌ_to _tal−Ｌ₁−
Ｌ₂）、即ちＬ₂＞（Ｌ_total−Ｌ₁）（Ｔ_r−Ｔ_w）
／Ｔ_rとなるようにＬ₂を定めることによって、いかな
る場合でも、ライトポインタＷがリードポインタＲを追
い越すことがなく、画像乱れが生じない。

【００４０】図10（ｅ）のように、ライトポインタＷが
第（ｎ＋２）フレームのＬ₁を超えたとき、読み出しス
タートアドレス・レジスタ10は｛Ａ_init−２（Ｌ₁＋Ｌ
₂）ｈ｝に更新され、また、前述したようにＬ₂が定め
てあるため、ライトポインタＷがリードポインタＲを追
い越すことなく、第（ｎ＋２）フレームの全画像データ
が書き込まれ、それが終了して入力側の垂直同期信号が
与えられると、書き込みスタートアドレス・レジスタ６
は、表２に示したように、｛Ａ_init−３（Ｌ₁＋Ｌ₂）
ｈ｝に更新され、ライトアドレスバッファ３がそのアド
レスに書き替えられるので、図11（ｆ）のように、第
（ｎ＋３）フレームの画像データが更新された書き込み
スタートアドレスから順に書き込まれる。このとき、表
２に示したように、読み出しスタートアドレス・レジス
タ10は｛Ａ_init−２（Ｌ₁＋Ｌ₂）ｈ｝であり、第（ｎ
＋１）フレームの末尾近傍の画像データが読み出されて
いる。

【００４１】図12（ｇ）のように、ライトポインタＷが
第（ｎ＋３）フレームのＬ₁ラインを超えたとき、書き
込みスタートアドレス・レジスタ６のアドレスが読み出
しスタートアドレス・レジスタ10にロードされる。そし
て、第（ｎ＋１）フレームの画像データが全て読み出さ
れて出力側の垂直同期信号が与えられると、図13（ｈ）
のように、第（ｎ＋２）フレームの画像データが読み出
しをスキップして、第（ｎ＋３）フレーム先頭の画像デ
ータから順に読み出される。

【００４２】図１に示した同期変換器は、フレームメモ
リ１において低位のアドレスから高位のアドレスへ順に
画像データを書き込む場合に付いて示してあるが、本発
明はこれに限らず、フレームメモリにおいて高位のアド
レスから低位のアドレスへ順に画像データを書き込む場
合にも適用することができる。この場合、図１に示した
第１インクリメント部４及び第２インクリメント部８
を、アドレスを１つ減少させるディクリメント部にそれ
ぞれ変更し、ディクリメント部11を（Ｌ₁＋Ｌ₂）ｈだ
けアドレスを増大させるインクリメント部に変更し、図
15に示した如く書き込みスタートアドレスをフレーム毎
に変更する。

【００４３】図16は他の実施の形態を示すブロック図で
ある。なお、図中、図１と対応する部分には同じ番号を
付してその説明を省略する。アドレス生成部２に備えら
れたライトアドレスバッファ３内のライトアドレスはフ
レームメモリ１に読み出されると共に、第１インクリメ
ント部４に与えられ、そこで１つだけ増大されたアドレ
スがライトアドレスバッファ３に与えられ、ライトアド
レスバッファ３内のライトアドレスが更新される。な
お、ライトアドレスはフレームメモリ１の記憶容量に応
じて設定した容量を超えると初期値にリセットされる。

【００４４】書き込みスタートアドレス・レジスタ更新
制御部12に垂直同期信号が与えられると、書き込みスタ
ートアドレス・レジスタ更新制御部12は、書き込みスタ
ートアドレス・レジスタ６へ制御信号を与え、書き込み
スタートアドレス・レジスタ６にライトアドレスバッフ
ァ３からライトアドレスを読み込ませ、書き込みスター
トアドレス・レジスタ６内のアドレスを読み込んだアド
レスに更新させる。従って、当該フレームの書き込み開
始アドレスは、前フレームに含まれる最後の画像データ
を書き込んだアドレスに１を加えたアドレスになる。な
お、フレームメモリ１は、１フレームが占めるアドレス
数より適宜アドレス数だけ多い記憶容量のものを使用し
ている。

【００４５】一方、リードアドレスバッファ７内のリー
ドアドレスはフレームメモリ１に読み出されると共に、
第２インクリメント部８に与えられ、そこで１つだけ増
大されたアドレスがマルチプレクサ19を介してリードア
ドレスバッファ７に与えられ、そこに記憶される。

【００４６】読み出しスタートアドレス・レジスタ更新
制御部13には入力画像データに係る垂直同期信号及び水
平同期信号が与えられるようになっている。読み出しス
タートアドレス・レジスタ更新制御部13は、垂直同期信
号が与えられてから、前述したＬ₁だけ水平同期信号が
与えられたとき、読み出しスタートアドレス・レジスタ
10へ制御信号を与え、書き込みスタートアドレス・レジ
スタ６が記憶しているアドレスを読み出しスタートアド
レス・レジスタ10に読み込ませてそれを記憶させる。

【００４７】前述したマルチプレクサ19には出力画像デ
ータに係る垂直同期信号が与えられるようになってお
り、それが与えられるとマルチプレクサ19は、読み出し
スタートアドレス・レジスタ10から読み出しスタートア
ドレスを読み込み、それをリードアドレスバッファ７に
与えてリードアドレスバッファ７内のアドレスを書き替
える。これによって、ライトクロックの周波数とリード
クロックの周波数とが異なる場合であっても、前同様、
ライトポインタ又はリードポインタがリードポインタ又
はライトポインタを追い越すことがなく、画像データの
書き込み及び読み出しを行うことができる。

【００４８】

【発明の効果】以上詳述した如く第１発明に係る同期変
換器にあっては、第１クロックの周波数と第２クロック
の周波数が異なる場合でも、比較的簡単な構成でリード
アドレス及びライトアドレスの位置関係が逆転すること
を防止し、表示画面の乱れが発生しない。

【００４９】第２発明に係る同期変換器にあっては、各
フレームの書き込み・読み出し開始アドレスを所定のア
ドレス数｛（Ｌ₁＋Ｌ₂）ｈ｝ずつずらすため、可及的
に小さな容量のフレームメモリを用いることができ、同
期変換器のコストが低減する等、本発明は優れた効果を
奏する。

【図面の簡単な説明】

【図１】本発明に係る同期変換器の構成を示すブロック
図である。

【図２】フレームメモリに書き込まれた画像データの状
態を説明する説明図である。

【図３】ライトクロックの周波数よりリードクロックの
周波数の方が高い場合の同期変換器の動作を説明する説
明図である。

【図４】ライトクロックの周波数よりリードクロックの
周波数の方が高い場合の同期変換器の動作を説明する説
明図である。

【図５】ライトクロックの周波数よりリードクロックの
周波数の方が高い場合の同期変換器の動作を説明する説
明図である。

【図６】ライトクロックの周波数よりリードクロックの
周波数の方が高い場合の同期変換器の動作を説明する説
明図である。

【図７】Ｌ₁の算定方法を説明する説明図である。

【図８】ライトクロックの周波数の方がリードクロック
の周波数より高い場合の同期変換器の動作を説明する説
明図である。

【図９】ライトクロックの周波数の方がリードクロック
の周波数より高い場合の同期変換器の動作を説明する説
明図である。

【図１０】ライトクロックの周波数の方がリードクロッ
クの周波数より高い場合の同期変換器の動作を説明する
説明図である。

【図１１】ライトクロックの周波数の方がリードクロッ
クの周波数より高い場合の同期変換器の動作を説明する
説明図である。

【図１２】ライトクロックの周波数の方がリードクロッ
クの周波数より高い場合の同期変換器の動作を説明する
説明図である。

【図１３】ライトクロックの周波数の方がリードクロッ
クの周波数より高い場合の同期変換器の動作を説明する
説明図である。

【図１４】Ｌ₂の算定方法を説明する説明図である。

【図１５】高位のアドレスから低位のアドレスへ順にフ
レームメモリに書き込まれた画像データの状態を説明す
る説明図である。

【図１６】他の実施の形態を示すブロック図である。

【図１７】本発明の同期変換器による先入れ先出し方式
のメモリへの画像データの書き込み・読み出し動作の一
例を説明する説明図である。

【図１８】従来の同期変換器の構成を示すブロック図で
ある。

【符号の説明】

１フレームメモリ２アドレス生成部３ライトアドレスバッファ６書き込みスタートアドレス・レジスタ７リードアドレスバッファ１０読み出しスタートアドレス・レジスタ１２書き込みスタートアドレス・レジスタ更新制御部１３読み出しスタートアドレス・レジスタ更新制御部

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成８年８月８日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

Claims

【特許請求の範囲】

【請求項１】複数のフレームに含まれる複数の画像デ
ータを第１クロックに同期して先入れ先出し方式のメモ
リにそれぞれ書き込み、書き込んだ各画像データを第２
クロックに同期してそれぞれ読み出す同期変換器におい
て、前記メモリへの画像データの書き込み開始アドレスを、
フレーム毎に異なるように設定する書き込み開始アドレ
ス設定手段と、書き込み開始アドレスを取り込む手段
と、取り込んだ書き込み開始アドレスを画像データの読
み出し開始アドレスにする手段と、書き込み開始アドレ
スを取り込むタイミングを調整する手段とを備えること
を特徴とする同期変換器。
【請求項２】前記書き込み開始アドレス設定手段は、
第１クロックの周波数及び第２クロックの周波数に基づ
いて定めたアドレス数だけ、書き込み開始アドレスを加
減する手段を具備する請求項１記載の同期変換器。