JP3268999B2 - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JP3268999B2 JP3268999B2 JP08147097A JP8147097A JP3268999B2 JP 3268999 B2 JP3268999 B2 JP 3268999B2 JP 08147097 A JP08147097 A JP 08147097A JP 8147097 A JP8147097 A JP 8147097A JP 3268999 B2 JP3268999 B2 JP 3268999B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- display
- input
- data
- image size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 44
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/47—End-user applications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
- H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
- H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/223—Controlling dimensions
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Business, Economics & Management (AREA)
- Marketing (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、フィールドメモリ
やフレームメモリ等のバッファメモリを用い、入力映像
信号を縮小又は拡大してウインドウ表示する映像信号処
理回路に関わり、特に、縮小率又は拡大率等の画像倍率
が変更可能な同回路に関する。
やフレームメモリ等のバッファメモリを用い、入力映像
信号を縮小又は拡大してウインドウ表示する映像信号処
理回路に関わり、特に、縮小率又は拡大率等の画像倍率
が変更可能な同回路に関する。
【０００２】
【従来の技術】テレビジョンの表示機能として、１画面
を全面表示するだけでなく、複数の画面をウインドウ表
示するいわゆるＰＩＰ機能が一般的に知られている。一
方、マルチメディア時代を迎え、より多彩な表示機能が
要求されるようになってきている。特に、パーソナルコ
ンピュータの操作環境で一般化されつつある「任意の縮
小率でのウインドウ表示機能」は、テレビジョン表示に
おいても求められている。このような別画面をウインド
ウ表示させるためには、親画面と子画面の同期をとるた
めフィールドメモリやフレームメモリ等のバッファメモ
リが必要となる。
を全面表示するだけでなく、複数の画面をウインドウ表
示するいわゆるＰＩＰ機能が一般的に知られている。一
方、マルチメディア時代を迎え、より多彩な表示機能が
要求されるようになってきている。特に、パーソナルコ
ンピュータの操作環境で一般化されつつある「任意の縮
小率でのウインドウ表示機能」は、テレビジョン表示に
おいても求められている。このような別画面をウインド
ウ表示させるためには、親画面と子画面の同期をとるた
めフィールドメモリやフレームメモリ等のバッファメモ
リが必要となる。
【０００３】そこで、図５に従来の縮小映像信号処理回
路のブロック図を示す。まず、ウインドウ表示用の子画
面の入力映像信号は入力処理部１に入力され、内部のフ
ィルタ回路１０を用いて縮小率データＫに応じた縮小処
理が施され、その縮小映像信号がフィールドメモリ２，
３に送出される。一方、制御ブロック４には、フィール
ドメモリ２，３の書き込みを制御するための入力映像ク
ロックジェネレータ５と、読み出しを制御するための表
示映像クロックジェネレータ６が設けられており、入力
映像クロックジェネレータ５に外部から縮小率データＫ
が供給され、ここから入力処理部１に縮小率データＫが
入力される。
路のブロック図を示す。まず、ウインドウ表示用の子画
面の入力映像信号は入力処理部１に入力され、内部のフ
ィルタ回路１０を用いて縮小率データＫに応じた縮小処
理が施され、その縮小映像信号がフィールドメモリ２，
３に送出される。一方、制御ブロック４には、フィール
ドメモリ２，３の書き込みを制御するための入力映像ク
ロックジェネレータ５と、読み出しを制御するための表
示映像クロックジェネレータ６が設けられており、入力
映像クロックジェネレータ５に外部から縮小率データＫ
が供給され、ここから入力処理部１に縮小率データＫが
入力される。
【０００４】また、入力映像クロックジェネレータ５
は、入力映像信号の水平同期信号（入力Ｈ）と垂直同期
信号（入力Ｖ）を入力し、入力Ｈに同期した画素クロッ
クと同一レートの書き込みクロックＷＣＬＫと、入力映
像信号の有効表示期間の間フィールドメモリ２，３をフ
ィールド単位に交互にイネーブル状態とするライトイネ
ーブル信号ＷＥ１，ＷＥ２と、ライトイネーブル信号の
立ち上がり時にフィールドメモリ２，３の書き込みアド
レスをリセットするライトリセット信号ＷＲＳＴを出力
する。フィールドメモリ２，３は、各々、書き込みと読
み出しを独立して指定するためのアドレスカウンタを有
しており、書き込み用のアドレスカウンタが、信号ＷＲ
ＳＴによりリセットされ、イネーブル信号ＷＥ１，ＷＥ
２がＨレベルの期間に書き込みクロックＷＣＬＫをカウ
ントすることにより、書き込みアドレスをインクリメン
トして、入力処理部１からの縮小映像信号をフィールド
メモリ２，３に書き込む。
は、入力映像信号の水平同期信号（入力Ｈ）と垂直同期
信号（入力Ｖ）を入力し、入力Ｈに同期した画素クロッ
クと同一レートの書き込みクロックＷＣＬＫと、入力映
像信号の有効表示期間の間フィールドメモリ２，３をフ
ィールド単位に交互にイネーブル状態とするライトイネ
ーブル信号ＷＥ１，ＷＥ２と、ライトイネーブル信号の
立ち上がり時にフィールドメモリ２，３の書き込みアド
レスをリセットするライトリセット信号ＷＲＳＴを出力
する。フィールドメモリ２，３は、各々、書き込みと読
み出しを独立して指定するためのアドレスカウンタを有
しており、書き込み用のアドレスカウンタが、信号ＷＲ
ＳＴによりリセットされ、イネーブル信号ＷＥ１，ＷＥ
２がＨレベルの期間に書き込みクロックＷＣＬＫをカウ
ントすることにより、書き込みアドレスをインクリメン
トして、入力処理部１からの縮小映像信号をフィールド
メモリ２，３に書き込む。
【０００５】ここで、縮小率データＫが「１」のとき、
即ち、縮小処理を行わないときは、ライトイネーブル信
号ＷＥ１，ＷＥ２は有効映像期間中連続してＨレベルを
維持する。しかしながら、縮小率データＫが「１」より
小さいときは、縮小率データＫに応じてイネーブル信号
ＷＥ１，ＷＥ２のＨレベル期間が制御され、例えば「１
／２」であるときは、図６イ，ウに示すように、１画素
おきにＨレベルとＬレベルを繰り返すように出力され
る。
即ち、縮小処理を行わないときは、ライトイネーブル信
号ＷＥ１，ＷＥ２は有効映像期間中連続してＨレベルを
維持する。しかしながら、縮小率データＫが「１」より
小さいときは、縮小率データＫに応じてイネーブル信号
ＷＥ１，ＷＥ２のＨレベル期間が制御され、例えば「１
／２」であるときは、図６イ，ウに示すように、１画素
おきにＨレベルとＬレベルを繰り返すように出力され
る。
【０００６】更に、入力映像クロックジェネレータ５
は、縮小率データＫに基づいて画像サイズデータＳＩＺ
を演算し、このデータＳＩＺを表示映像クロックジェネ
レータ６に送出する。例えば、入力映像信号の水平画素
数及び垂直画素数が「６４０」及び「４８０」で、縮小
率データＫが「１／２」であれば、画像サイズデータＳ
ＩＺは、水平ＳＩＺ（Ｈ）及び垂直ＳＩＺ（Ｖ）が各々
「３２０」，「２４０」となる。
は、縮小率データＫに基づいて画像サイズデータＳＩＺ
を演算し、このデータＳＩＺを表示映像クロックジェネ
レータ６に送出する。例えば、入力映像信号の水平画素
数及び垂直画素数が「６４０」及び「４８０」で、縮小
率データＫが「１／２」であれば、画像サイズデータＳ
ＩＺは、水平ＳＩＺ（Ｈ）及び垂直ＳＩＺ（Ｖ）が各々
「３２０」，「２４０」となる。
【０００７】一方、フィールドメモリ２，３から縮小映
像信号を読み出すために、表示映像クロックジェネレー
タ６には、親画面である表示映像信号の水平同期信号
（表示Ｈ）及び垂直同期信号（表示Ｖ）と、縮小画像の
ウインドウ表示位置を示す表示位置データ（Ｘ，Ｙ）が
入力され、表示Ｈに同期した画素クロックと同一レート
の読み出しクロックＲＣＬＫと、表示映像信号の有効表
示期間の間フィールドメモリ２，３をフィールド単位に
交互にイネーブル状態とするリードイネーブル信号ＲＥ
１，ＲＥ２と、リードイネーブル信号の立ち上がり時に
フィールドメモリ２，３の読み出しアドレスをリセット
するリードリセット信号ＲＲＳＴを出力する。そして、
フィールドメモリ２，３内の読み出し用のアドレスカウ
ンタが、信号ＲＲＳＴによりリセットされ、イネーブル
信号ＲＥ１，ＲＥ２がＨレベルの期間に読み出しクロッ
クＲＣＬＫをカウントすることにより、読み出しアドレ
スをインクリメントして、フィールドメモリ２，３から
縮小映像信号を読み出す。尚、表示Ｈ及び表示Ｖは、予
めわかっている場合表示映像クロックジェネレータ６で
発生するようにして、これらに基づいて各種信号ＲＲＳ
Ｔ，ＲＣＬＫ，ＲＥ１，ＲＥ２を発生してもよい。
像信号を読み出すために、表示映像クロックジェネレー
タ６には、親画面である表示映像信号の水平同期信号
（表示Ｈ）及び垂直同期信号（表示Ｖ）と、縮小画像の
ウインドウ表示位置を示す表示位置データ（Ｘ，Ｙ）が
入力され、表示Ｈに同期した画素クロックと同一レート
の読み出しクロックＲＣＬＫと、表示映像信号の有効表
示期間の間フィールドメモリ２，３をフィールド単位に
交互にイネーブル状態とするリードイネーブル信号ＲＥ
１，ＲＥ２と、リードイネーブル信号の立ち上がり時に
フィールドメモリ２，３の読み出しアドレスをリセット
するリードリセット信号ＲＲＳＴを出力する。そして、
フィールドメモリ２，３内の読み出し用のアドレスカウ
ンタが、信号ＲＲＳＴによりリセットされ、イネーブル
信号ＲＥ１，ＲＥ２がＨレベルの期間に読み出しクロッ
クＲＣＬＫをカウントすることにより、読み出しアドレ
スをインクリメントして、フィールドメモリ２，３から
縮小映像信号を読み出す。尚、表示Ｈ及び表示Ｖは、予
めわかっている場合表示映像クロックジェネレータ６で
発生するようにして、これらに基づいて各種信号ＲＲＳ
Ｔ，ＲＣＬＫ，ＲＥ１，ＲＥ２を発生してもよい。
【０００８】図３は、入力映像信号Ａをウインドウ表示
した状態を示し、図示したように、表示位置データ
（Ｘ，Ｙ）は親画面（表示映像信号）上での表示位置を
表し、画像サイズデータＳＩＺ（Ｈ，Ｖ）はウインドウ
表示される子画面（入力映像信号）の大きさを表す。そ
して、表示映像クロックジェネレータ６は、図６オ，カ
に示すように、画像サイズデータＳＩＺ（Ｈ，Ｖ）と画
像位置データ（Ｘ，Ｙ）に基づいて、図３の表示を実現
するよう有効表示期間のみにおいて、上述のリードイネ
ーブル信号ＲＥ１，ＲＥ２をＨレベルとする。この場合
は、入力側と異なり連続してＨレベルが出力される。
した状態を示し、図示したように、表示位置データ
（Ｘ，Ｙ）は親画面（表示映像信号）上での表示位置を
表し、画像サイズデータＳＩＺ（Ｈ，Ｖ）はウインドウ
表示される子画面（入力映像信号）の大きさを表す。そ
して、表示映像クロックジェネレータ６は、図６オ，カ
に示すように、画像サイズデータＳＩＺ（Ｈ，Ｖ）と画
像位置データ（Ｘ，Ｙ）に基づいて、図３の表示を実現
するよう有効表示期間のみにおいて、上述のリードイネ
ーブル信号ＲＥ１，ＲＥ２をＨレベルとする。この場合
は、入力側と異なり連続してＨレベルが出力される。
【０００９】また、画像サイズデータＳＩＺ（Ｈ，Ｖ）
及び画像位置データ（Ｘ，Ｙ）は、表示映像クロックジ
ェネレータ４からフィールドメモリ２，３の後段に設け
られた表示処理部７に送出され、ここで、読み出された
縮小映像信号に枠付けや背景データの付加等ウインドウ
表示用の表示処理が施され、その結果が表示映像信号と
して出力される。
及び画像位置データ（Ｘ，Ｙ）は、表示映像クロックジ
ェネレータ４からフィールドメモリ２，３の後段に設け
られた表示処理部７に送出され、ここで、読み出された
縮小映像信号に枠付けや背景データの付加等ウインドウ
表示用の表示処理が施され、その結果が表示映像信号と
して出力される。
【００１０】
【発明が解決しようとする課題】縮小率を任意に変更で
きるようにするためには、縮小率データの入力に応じて
上述した書き込み側と読み出し側の双方において処理内
容を変更する必要がある。しかしながら、書き込み及び
読み出しを実際に行っている最中に処理内容を変更して
しまうと表示映像に乱れを生ずるので、これを防止する
ために縮小率の変更処理は映像の垂直帰線期間に行われ
ていた。
きるようにするためには、縮小率データの入力に応じて
上述した書き込み側と読み出し側の双方において処理内
容を変更する必要がある。しかしながら、書き込み及び
読み出しを実際に行っている最中に処理内容を変更して
しまうと表示映像に乱れを生ずるので、これを防止する
ために縮小率の変更処理は映像の垂直帰線期間に行われ
ていた。
【００１１】ところが、入力Ｖと表示Ｖは同期していな
いために、縮小率の変更処理は書き込み側と読み出し側
で時間のずれを生ずる。例えば、図６のア，エに示すよ
うに、表示Ｖの位相が入力Ｖより遅れている場合に、新
たな縮小率データＫが時刻Ｔ１で入力されると、入力映
像クロックジェネレータ５及び入力処理部１では、Ｔ１
のすぐ後の垂直帰線期間ＮＰ１で縮小率の変更がなさ
れ、それ以後の縮小処理及び書き込み制御は変更された
縮小率に応じて行われる。そして、表示映像クロックジ
ェネレータ６及び表示処理部７では、Ｔ１のすぐ後の垂
直帰線期間ＤＰ１で縮小率の変更がなされ、この変更タ
イミングは入力側での変更タイミングＮＰ１より後であ
るため、変更された縮小率に応じて書き込まれた映像信
号がＤＰ１以降で表示処理されることとなる。
いために、縮小率の変更処理は書き込み側と読み出し側
で時間のずれを生ずる。例えば、図６のア，エに示すよ
うに、表示Ｖの位相が入力Ｖより遅れている場合に、新
たな縮小率データＫが時刻Ｔ１で入力されると、入力映
像クロックジェネレータ５及び入力処理部１では、Ｔ１
のすぐ後の垂直帰線期間ＮＰ１で縮小率の変更がなさ
れ、それ以後の縮小処理及び書き込み制御は変更された
縮小率に応じて行われる。そして、表示映像クロックジ
ェネレータ６及び表示処理部７では、Ｔ１のすぐ後の垂
直帰線期間ＤＰ１で縮小率の変更がなされ、この変更タ
イミングは入力側での変更タイミングＮＰ１より後であ
るため、変更された縮小率に応じて書き込まれた映像信
号がＤＰ１以降で表示処理されることとなる。
【００１２】しかしながら、図７に示すように、入力Ｖ
での垂直帰線期間ＮＰ１の後であって表示Ｖの垂直帰線
期間ＤＰ１の前である時刻Ｔ２に、新たな縮小率データ
が入力されると、入力映像クロックジェネレータ５及び
入力処理部１では、Ｔ２の後の垂直帰線期間ＮＰ２で縮
小率の変更がなされるが、表示映像クロックジェネレー
タ６及び表示処理部７では、入力側の縮小率の変更に先
立ち、ＮＰ２より前の垂直帰線期間ＤＰ１で縮小率の変
更がなされてしまう。このため、縮小率の変更（ＤＰ
１）後の表示期間においては、縮小率が変更される前の
映像信号が表示の対象となってしまい、ウインドウ表示
映像に著しい歪みが生じてしまう。従って、ウインドウ
表示を続行したままでは縮小率の変更ができないという
問題があった。
での垂直帰線期間ＮＰ１の後であって表示Ｖの垂直帰線
期間ＤＰ１の前である時刻Ｔ２に、新たな縮小率データ
が入力されると、入力映像クロックジェネレータ５及び
入力処理部１では、Ｔ２の後の垂直帰線期間ＮＰ２で縮
小率の変更がなされるが、表示映像クロックジェネレー
タ６及び表示処理部７では、入力側の縮小率の変更に先
立ち、ＮＰ２より前の垂直帰線期間ＤＰ１で縮小率の変
更がなされてしまう。このため、縮小率の変更（ＤＰ
１）後の表示期間においては、縮小率が変更される前の
映像信号が表示の対象となってしまい、ウインドウ表示
映像に著しい歪みが生じてしまう。従って、ウインドウ
表示を続行したままでは縮小率の変更ができないという
問題があった。
【００１３】そこで、本願出願人は特願平７−２６７１
０７号において、縮小率が変更されたとき、この縮小率
に基づく画像サイズデータをヘッダとして縮小映像信号
と共にバッファメモリに書き込み、表示側で画像サイズ
データを読み出してこのデータに基づき縮小映像信号の
読み出し制御を行う縮小映像信号処理回路を提案した。
０７号において、縮小率が変更されたとき、この縮小率
に基づく画像サイズデータをヘッダとして縮小映像信号
と共にバッファメモリに書き込み、表示側で画像サイズ
データを読み出してこのデータに基づき縮小映像信号の
読み出し制御を行う縮小映像信号処理回路を提案した。
【００１４】この構成によれば、画像サイズデータが確
定した後は、表示側では縮小率が変更された映像信号か
ら確実に新たな縮小率での表示処理が可能となる。しか
しながら、画像サイズデータは、ライトイネーブル信号
ＷＥ１，ＷＥ２を生成するための水平方向のライトイネ
ーブル信号ＷＥＨ及び垂直方向のライトイネーブル信号
ＷＥＶを、各々、入力Ｈの１水平期間及び入力Ｖの１フ
ィールド期間カウントすることにより求める。従って、
縮小率が変更された直後の１フィールド期間では、映像
信号自体は新たな縮小率で処理された信号となるが、画
像サイズデータは縮小率の変更後のデータを付加するこ
とは不可能であり、バッファメモリに書き込まれる縮小
映像信号と画像サイズデータでは縮小率が一致しなくな
ってしまう。
定した後は、表示側では縮小率が変更された映像信号か
ら確実に新たな縮小率での表示処理が可能となる。しか
しながら、画像サイズデータは、ライトイネーブル信号
ＷＥ１，ＷＥ２を生成するための水平方向のライトイネ
ーブル信号ＷＥＨ及び垂直方向のライトイネーブル信号
ＷＥＶを、各々、入力Ｈの１水平期間及び入力Ｖの１フ
ィールド期間カウントすることにより求める。従って、
縮小率が変更された直後の１フィールド期間では、映像
信号自体は新たな縮小率で処理された信号となるが、画
像サイズデータは縮小率の変更後のデータを付加するこ
とは不可能であり、バッファメモリに書き込まれる縮小
映像信号と画像サイズデータでは縮小率が一致しなくな
ってしまう。
【００１５】以上説明した問題は、縮小処理を行うとき
だけでなく拡大処理を行うときも同様に発生する。
だけでなく拡大処理を行うときも同様に発生する。
【００１６】
【課題を解決するための手段】本発明は、画像倍率デー
タに応じて入力映像信号に縮小または拡大処理を施す入
力処理部と、該縮小または拡大された映像信号を記憶す
るバッファメモリと、前記画像倍率データに従って書き
込み制御信号を発生することにより前記バッファメモリ
に対する書き込みの制御を行う書き込み制御部と、画像
サイズデータに従って前記バッファメモリからの読み出
しを制御する読み出し制御部とを備え、前記書き込み制
御部は、画像倍率データの変更後前記書き込み制御信号
に基づいて前記画像サイズデータを算出する算出回路、
及び、該算出回路での算出期間は前記バッファメモリに
対する書き込みを禁止する禁止回路を含み、該書き込み
禁止期間の終了後に算出した画像サイズデータをヘッダ
として縮小または拡大された映像信号と共に前記バッフ
ァメモリに書き込むことを特徴とする。
タに応じて入力映像信号に縮小または拡大処理を施す入
力処理部と、該縮小または拡大された映像信号を記憶す
るバッファメモリと、前記画像倍率データに従って書き
込み制御信号を発生することにより前記バッファメモリ
に対する書き込みの制御を行う書き込み制御部と、画像
サイズデータに従って前記バッファメモリからの読み出
しを制御する読み出し制御部とを備え、前記書き込み制
御部は、画像倍率データの変更後前記書き込み制御信号
に基づいて前記画像サイズデータを算出する算出回路、
及び、該算出回路での算出期間は前記バッファメモリに
対する書き込みを禁止する禁止回路を含み、該書き込み
禁止期間の終了後に算出した画像サイズデータをヘッダ
として縮小または拡大された映像信号と共に前記バッフ
ァメモリに書き込むことを特徴とする。
【００１７】本発明では、画像倍率データが変更された
とき、画像サイズデータを算出する期間はバッファメモ
リへの書き込みが禁止されるので、ヘッダとしての画像
サイズデータと縮小または拡大された映像信号では、確
実に画像倍率が一致することとなる。
とき、画像サイズデータを算出する期間はバッファメモ
リへの書き込みが禁止されるので、ヘッダとしての画像
サイズデータと縮小または拡大された映像信号では、確
実に画像倍率が一致することとなる。
【００１８】
【発明の実施の形態】図１は、本発明の実施形態を示す
ブロック図であり、２０，２１，２２，２３，２４が、
各々、図５に示す従来例における入力処理部１，制御ブ
ロック４，入力映像クロックジェネレータ５，表示映像
クロックジェネレータ６，表示処理部７に対応する。
ブロック図であり、２０，２１，２２，２３，２４が、
各々、図５に示す従来例における入力処理部１，制御ブ
ロック４，入力映像クロックジェネレータ５，表示映像
クロックジェネレータ６，表示処理部７に対応する。
【００１９】入力映像クロックジェネレータ２２は、縮
小率データＫのうち垂直方向の縮小率データＫＶに応じ
て、１フィールド期間のうち書き込むべきラインにおい
てのみＨレベルとなる垂直ライトイネーブル信号ＷＥＶ
を発生するＷＥＶ発生回路２２１と、水平方向の縮小率
データＫＨに応じて、１水平期間のうち書き込むべきド
ットにおいてのみＨレベルとなる水平ライトイネーブル
信号ＷＥＨを発生するＷＥＨ発生回路２２２と、入力Ｖ
によりリセットされ垂直ライトイネーブル信号ＷＥＶを
カウントすることにより垂直方向の画像サイズデータＳ
ＩＺ（Ｖ）を算出するカウンタ２２３と、入力Ｈにより
リセットされ水平ライトイネーブル信号ＷＥＨをカウン
トすることにより水平方向の画像サイズデータＳＩＺ
（Ｈ）を算出するカウンタ２２４と、ライトイネーブル
信号ＷＥＶとＷＥＨを入力してイネーブル信号ＷＥを出
力するＡＮＤゲート２２５と、入力Ｖに同期して交互に
Ｈ，Ｌを繰り返すセレクト信号ＳＥＬを入力し、Ｈレベ
ルの期間にイネーブル信号ＷＥをＷＥ１として出力し、
Ｌレベルの期間にイネーブル信号ＷＥをＷＥ２として出
力するセレクタとを有している。
小率データＫのうち垂直方向の縮小率データＫＶに応じ
て、１フィールド期間のうち書き込むべきラインにおい
てのみＨレベルとなる垂直ライトイネーブル信号ＷＥＶ
を発生するＷＥＶ発生回路２２１と、水平方向の縮小率
データＫＨに応じて、１水平期間のうち書き込むべきド
ットにおいてのみＨレベルとなる水平ライトイネーブル
信号ＷＥＨを発生するＷＥＨ発生回路２２２と、入力Ｖ
によりリセットされ垂直ライトイネーブル信号ＷＥＶを
カウントすることにより垂直方向の画像サイズデータＳ
ＩＺ（Ｖ）を算出するカウンタ２２３と、入力Ｈにより
リセットされ水平ライトイネーブル信号ＷＥＨをカウン
トすることにより水平方向の画像サイズデータＳＩＺ
（Ｈ）を算出するカウンタ２２４と、ライトイネーブル
信号ＷＥＶとＷＥＨを入力してイネーブル信号ＷＥを出
力するＡＮＤゲート２２５と、入力Ｖに同期して交互に
Ｈ，Ｌを繰り返すセレクト信号ＳＥＬを入力し、Ｈレベ
ルの期間にイネーブル信号ＷＥをＷＥ１として出力し、
Ｌレベルの期間にイネーブル信号ＷＥをＷＥ２として出
力するセレクタとを有している。
【００２０】更に、入力映像信号クロックジェネレータ
２２は、縮小率データＫが変更されると直後の１フィー
ルド期間のみ書き込み禁止信号ＷＥＳＰを出力する構成
であって、この書き込み禁止信号ＷＥＳＰの反転出力
が、ＷＥ１，ＷＥ２を各々一端に入力するＡＮＤゲート
２５，２６に入力されている。以下、図４のタイミング
チャートに従って、本実施形態の動作を説明する。
２２は、縮小率データＫが変更されると直後の１フィー
ルド期間のみ書き込み禁止信号ＷＥＳＰを出力する構成
であって、この書き込み禁止信号ＷＥＳＰの反転出力
が、ＷＥ１，ＷＥ２を各々一端に入力するＡＮＤゲート
２５，２６に入力されている。以下、図４のタイミング
チャートに従って、本実施形態の動作を説明する。
【００２１】図４において、新たな縮小率データＫが時
刻Ｔ３で入力されると、入力映像クロックジェネレータ
２２及び入力処理部２０では、Ｔ１のすぐ後の垂直帰線
期間ＮＰ２で縮小率データＫに応じて縮小率の変更がな
され、それ以後の縮小処理及び書き込み制御は変更され
た縮小率に応じて行われる。また、入力映像クロックジ
ェネレータ２２内では、変更された縮小率に応じたライ
トイネーブル信号ＷＥＶ，ＷＥＨがＷＥＶ発生回路２２
１及びＷＥＨ発生回路２２２から発生し、ＮＰ２とＮＰ
３の間の１フィールド期間に、カウンタ２２３，２２４
はライトイネーブル信号ＷＥＶ，ＷＥＨを各々カウント
して画像サイズデータＳＩＺ（Ｖ），ＳＩＺ（Ｈ）を算
出する。更に、このＮＰ２とＮＰ３の間の１フィールド
期間には、図４イに示すように書き込み禁止信号ＷＥＳ
ＰがＨレベルとなるので、図４ウの如くライトイネーブ
ル信号ＷＥ１がフィールドメモリ２に供給されず、画像
サイズデータ及び入力処理部２０で縮小処理された縮小
映像信号はフィールドメモリ２には書き込まれない。
刻Ｔ３で入力されると、入力映像クロックジェネレータ
２２及び入力処理部２０では、Ｔ１のすぐ後の垂直帰線
期間ＮＰ２で縮小率データＫに応じて縮小率の変更がな
され、それ以後の縮小処理及び書き込み制御は変更され
た縮小率に応じて行われる。また、入力映像クロックジ
ェネレータ２２内では、変更された縮小率に応じたライ
トイネーブル信号ＷＥＶ，ＷＥＨがＷＥＶ発生回路２２
１及びＷＥＨ発生回路２２２から発生し、ＮＰ２とＮＰ
３の間の１フィールド期間に、カウンタ２２３，２２４
はライトイネーブル信号ＷＥＶ，ＷＥＨを各々カウント
して画像サイズデータＳＩＺ（Ｖ），ＳＩＺ（Ｈ）を算
出する。更に、このＮＰ２とＮＰ３の間の１フィールド
期間には、図４イに示すように書き込み禁止信号ＷＥＳ
ＰがＨレベルとなるので、図４ウの如くライトイネーブ
ル信号ＷＥ１がフィールドメモリ２に供給されず、画像
サイズデータ及び入力処理部２０で縮小処理された縮小
映像信号はフィールドメモリ２には書き込まれない。
【００２２】しかしながら、ＮＰ３の直後の１フィール
ド期間では、画像サイズデータＳＩＺ（Ｖ），ＳＩＺ
（Ｈ）は既に確定しており、しかも書き込み禁止信号Ｗ
ＥＳＰはＬレベルになるので、ライトイネーブル信号Ｗ
Ｅ２が図４エのようにフィールドメモリ３に供給され、
図２に示すように、入力処理部２０で縮小処理された縮
小映像信号と共に変更された縮小率に対応する算出され
た画像サイズデータＳＩＺがヘッダとして、入力処理部
２０を介してフィールドメモリ３に書き込まれる。以
降、ＷＥ１，ＷＥ２が出力される毎に、画像サイズデー
タＳＩＺと縮小映像信号がフィールドメモリ２，３に交
互に書き込まれる。
ド期間では、画像サイズデータＳＩＺ（Ｖ），ＳＩＺ
（Ｈ）は既に確定しており、しかも書き込み禁止信号Ｗ
ＥＳＰはＬレベルになるので、ライトイネーブル信号Ｗ
Ｅ２が図４エのようにフィールドメモリ３に供給され、
図２に示すように、入力処理部２０で縮小処理された縮
小映像信号と共に変更された縮小率に対応する算出され
た画像サイズデータＳＩＺがヘッダとして、入力処理部
２０を介してフィールドメモリ３に書き込まれる。以
降、ＷＥ１，ＷＥ２が出力される毎に、画像サイズデー
タＳＩＺと縮小映像信号がフィールドメモリ２，３に交
互に書き込まれる。
【００２３】書き込まれた画像サイズデータＳＩＺは、
表示映像クロックジェネレータ２３からの読み出し用の
各種制御信号に基づいて、フィールドメモリ２，３から
表示処理部２４に読み出され、そこで保持されると共に
表示映像クロックジェネレータ２３に送出される。表示
映像クロックジェネレータ２３は、従来と同様、画像サ
イズデータＳＩＺ及び外部から入力された表示位置デー
タ（Ｘ，Ｙ）に基づいて読み出し用の制御信号ＲＣＬ
Ｋ，ＲＲＳＴ，ＲＥ１，ＲＥ２を出力し、これによって
フィールドメモリ２，３から縮小映像信号が読み出され
る。表示処理部２４には、画像サイズデータＳＩＺが保
持されていると共に、表示映像クロックジェネレータ２
３から表示位置データ（Ｘ，Ｙ）が入力されているの
で、従来と同様これらデータに基づきウインドウ表示処
理が行われる。そして、処理結果が表示映像信号として
外部の受像機に送出され、ウインドウ表示が実行され
る。
表示映像クロックジェネレータ２３からの読み出し用の
各種制御信号に基づいて、フィールドメモリ２，３から
表示処理部２４に読み出され、そこで保持されると共に
表示映像クロックジェネレータ２３に送出される。表示
映像クロックジェネレータ２３は、従来と同様、画像サ
イズデータＳＩＺ及び外部から入力された表示位置デー
タ（Ｘ，Ｙ）に基づいて読み出し用の制御信号ＲＣＬ
Ｋ，ＲＲＳＴ，ＲＥ１，ＲＥ２を出力し、これによって
フィールドメモリ２，３から縮小映像信号が読み出され
る。表示処理部２４には、画像サイズデータＳＩＺが保
持されていると共に、表示映像クロックジェネレータ２
３から表示位置データ（Ｘ，Ｙ）が入力されているの
で、従来と同様これらデータに基づきウインドウ表示処
理が行われる。そして、処理結果が表示映像信号として
外部の受像機に送出され、ウインドウ表示が実行され
る。
【００２４】具体的には、図４のＤＰ１とＤＰ２の直後
の１フィールド期間では、ＮＰ１とＮＰ２の直前に各々
フィールドメモリ２と３に書き込まれた変更前の画像サ
イズデータ及び縮小映像信号が各々読み出される。次の
ＤＰ３直後の１フィールド期間では、書き込みが禁止さ
れたためにＮＰ１の直前にフィールドメモリ２に書き込
まれた変更前の画像サイズデータ及び縮小映像信号が読
み出され、ＮＰ３直後の１フィールド期間にフィールド
メモリ３に書き込まれた変更後の画像サイズデータ及び
縮小映像信号は、ＤＰ４直後の１フィールド期間に読み
出される。そして、この時読み出された変更後の画像サ
イズデータに従って、表示映像クロックジェネレータ２
３及び表示処理部２４は、変更された縮小率に対応した
処理を開始する。
の１フィールド期間では、ＮＰ１とＮＰ２の直前に各々
フィールドメモリ２と３に書き込まれた変更前の画像サ
イズデータ及び縮小映像信号が各々読み出される。次の
ＤＰ３直後の１フィールド期間では、書き込みが禁止さ
れたためにＮＰ１の直前にフィールドメモリ２に書き込
まれた変更前の画像サイズデータ及び縮小映像信号が読
み出され、ＮＰ３直後の１フィールド期間にフィールド
メモリ３に書き込まれた変更後の画像サイズデータ及び
縮小映像信号は、ＤＰ４直後の１フィールド期間に読み
出される。そして、この時読み出された変更後の画像サ
イズデータに従って、表示映像クロックジェネレータ２
３及び表示処理部２４は、変更された縮小率に対応した
処理を開始する。
【００２５】尚、書き込み及び読み出しのデータがヘッ
ダ分だけ増えるので、図４に点線で示すように、ライト
及びリードのイネーブル信号ＷＥ１，ＷＥ２，ＲＥ１，
ＲＥ２をその分だけ従来より早く立ち上げるようにして
いる。このように、縮小率変更直後の１フィールド期間
はフィールドメモリへの書き込みを禁止しているので、
ヘッダとしての画像サイズデータと縮小映像信号では、
確実に縮小率が一致することとなる。
ダ分だけ増えるので、図４に点線で示すように、ライト
及びリードのイネーブル信号ＷＥ１，ＷＥ２，ＲＥ１，
ＲＥ２をその分だけ従来より早く立ち上げるようにして
いる。このように、縮小率変更直後の１フィールド期間
はフィールドメモリへの書き込みを禁止しているので、
ヘッダとしての画像サイズデータと縮小映像信号では、
確実に縮小率が一致することとなる。
【００２６】以上の説明は、画像を縮小する処理につい
て述べたが、本発明は画像を拡大する処理にも同様に適
用可能である。
て述べたが、本発明は画像を拡大する処理にも同様に適
用可能である。
【００２７】
【発明の効果】本発明によれば、画像倍率の変更がいつ
行われても確実に対応する処理を行えるので、縮小又は
拡大映像をウインドウ表示したまま画像倍率の変更が可
能となる。更に、画像倍率データが変更されたとき、画
像サイズデータを算出する期間はバッファメモリへの書
き込みが禁止されるので、ヘッダとしての画像サイズデ
ータと縮小または拡大された映像信号では、確実に画像
倍率が一致することとなり、画像に歪みが生じない。
行われても確実に対応する処理を行えるので、縮小又は
拡大映像をウインドウ表示したまま画像倍率の変更が可
能となる。更に、画像倍率データが変更されたとき、画
像サイズデータを算出する期間はバッファメモリへの書
き込みが禁止されるので、ヘッダとしての画像サイズデ
ータと縮小または拡大された映像信号では、確実に画像
倍率が一致することとなり、画像に歪みが生じない。
【図１】本発明の実施形態としての縮小映像信号処理回
路を示すブロック図である。
路を示すブロック図である。
【図２】フィールドメモリへの書き込みデータフォーマ
ットを示す説明図である。
ットを示す説明図である。
【図３】ウインドウ表示例を示す図である。
【図４】実施形態の動作を説明するためのタイミングチ
ャートである。
ャートである。
【図５】従来の縮小映像信号処理回路を示すブロック図
である。
である。
【図６】従来の縮小映像信号処理回路の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図７】従来の縮小映像信号処理回路の他の動作を説明
するためのタイミングチャートである。
するためのタイミングチャートである。
１，２０ 入力処理部 ２，３ フィールドメモリ ４，２１ 制御ブロック ５，２２ 入力映像クロックジェネレータ ６，２３ 表示映像クロックジェネレータ ７，２４ 表示処理部 １０ フィルタ回路 ２５，２６ ＡＮＤゲート ２２３，２２４ カウンタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/44 - 5/46
Claims (1)
- 【請求項１】 画像倍率データに応じて入力映像信号に
縮小または拡大処理を施す入力処理部と、該縮小または
拡大された映像信号を記憶するバッファメモリと、前記
画像倍率データに従って書き込み制御信号を発生するこ
とにより前記バッファメモリに対する書き込みの制御を
行う書き込み制御部と、画像サイズデータに従って前記
バッファメモリからの読み出しを制御する読み出し制御
部とを備え、前記書き込み制御部は、画像倍率データの
変更後前記書き込み制御信号に基づいて前記画像サイズ
データを算出する算出回路、及び、少なくとも該算出回
路での算出期間は前記バッファメモリに対する書き込み
を禁止する禁止回路を含み、該書き込み禁止期間の終了
後に算出した画像サイズデータをヘッダとして縮小また
は拡大された映像信号と共に前記バッファメモリに書き
込むことを特徴とする映像信号処理回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08147097A JP3268999B2 (ja) | 1997-03-31 | 1997-03-31 | 映像信号処理回路 |
| TW087102233A TW369770B (en) | 1997-03-31 | 1998-02-18 | Video signal processing circuit |
| US09/039,664 US6407778B1 (en) | 1997-03-31 | 1998-03-16 | Video signal processing |
| KR10-1998-0011012A KR100386045B1 (ko) | 1997-03-31 | 1998-03-30 | 영상신호처리회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08147097A JP3268999B2 (ja) | 1997-03-31 | 1997-03-31 | 映像信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10285487A JPH10285487A (ja) | 1998-10-23 |
| JP3268999B2 true JP3268999B2 (ja) | 2002-03-25 |
Family
ID=13747299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08147097A Expired - Fee Related JP3268999B2 (ja) | 1997-03-31 | 1997-03-31 | 映像信号処理回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6407778B1 (ja) |
| JP (1) | JP3268999B2 (ja) |
| KR (1) | KR100386045B1 (ja) |
| TW (1) | TW369770B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3890177B2 (ja) * | 2000-01-11 | 2007-03-07 | 株式会社日立製作所 | 解像度変換装置及びこれを用いた装置 |
| JP4928676B2 (ja) * | 2000-09-04 | 2012-05-09 | 株式会社リコー | ビデオ信号出力装置、ビデオ信号出力方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| JP2003339031A (ja) * | 2002-05-20 | 2003-11-28 | Hitachi Ltd | テレビジョン受像機 |
| JP2005039794A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 表示処理方法及び表示処理装置 |
| US20050231637A1 (en) * | 2004-04-16 | 2005-10-20 | Eric Jeffrey | Method for live image display and apparatus for performing the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0447376A (ja) * | 1990-06-12 | 1992-02-17 | Toshiba Corp | 情報処理装置および情報処理方法 |
| JP2828741B2 (ja) * | 1990-06-25 | 1998-11-25 | キヤノン株式会社 | 画像処理装置 |
| JP3152396B2 (ja) * | 1990-09-04 | 2001-04-03 | 株式会社東芝 | 医用画像表示装置 |
| JPH06113225A (ja) * | 1992-09-29 | 1994-04-22 | Toshiba Corp | 映像信号処理装置およびアドレス発生回路 |
| JP3384659B2 (ja) | 1995-10-16 | 2003-03-10 | 三洋電機株式会社 | 縮小映像信号処理回路 |
| KR0174152B1 (ko) * | 1996-07-02 | 1999-04-01 | 삼성전자 주식회사 | 디지털 디스플레이 모니터의 영상크기 조정장치 |
| JP3269000B2 (ja) * | 1997-03-31 | 2002-03-25 | 三洋電機株式会社 | 映像信号処理回路 |
-
1997
- 1997-03-31 JP JP08147097A patent/JP3268999B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-18 TW TW087102233A patent/TW369770B/zh not_active IP Right Cessation
- 1998-03-16 US US09/039,664 patent/US6407778B1/en not_active Expired - Fee Related
- 1998-03-30 KR KR10-1998-0011012A patent/KR100386045B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980080859A (ko) | 1998-11-25 |
| TW369770B (en) | 1999-09-11 |
| JPH10285487A (ja) | 1998-10-23 |
| US6407778B1 (en) | 2002-06-18 |
| KR100386045B1 (ko) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6094230A (en) | Apparatus and method for displaying images on a multiple screen DTV | |
| JP2007271908A (ja) | マルチ画像生成装置 | |
| JP3269000B2 (ja) | 映像信号処理回路 | |
| JP3801242B2 (ja) | 縮小画像表示装置 | |
| US6356306B1 (en) | Digital camera capable of converting a progressive scan signal into an interlace scan signal | |
| JP3378710B2 (ja) | 縮小画像の書き込み／読み出し方法及び縮小画像処理回路 | |
| JP3268999B2 (ja) | 映像信号処理回路 | |
| JP3384659B2 (ja) | 縮小映像信号処理回路 | |
| JP2008268701A (ja) | 画像表示装置 | |
| JP5676924B2 (ja) | 投影装置及び投影方法 | |
| JP2000221952A (ja) | 画像表示装置 | |
| JP2924611B2 (ja) | テレビジョン受像機及びオンスクリーン信号発生装置 | |
| JP5645343B2 (ja) | 撮像装置 | |
| JP4280368B2 (ja) | 画像処理装置 | |
| JP2003189261A (ja) | 映像信号表示処理装置 | |
| JPH10341415A (ja) | 画像処理装置 | |
| JP3420151B2 (ja) | 画像処理装置 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JPS59149390A (ja) | 映像信号発生装置 | |
| JP3092581B2 (ja) | 画像処理装置 | |
| JPH08328542A (ja) | 画像処理方法及び装置 | |
| JP2924351B2 (ja) | 画像合成表示方法及び装置 | |
| JP2000250512A (ja) | ディスプレイ装置及び画像データ合成方法 | |
| JPH08190368A (ja) | 映像変換装置と映像変換方法 | |
| JPH06113225A (ja) | 映像信号処理装置およびアドレス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |