JPH0497661A - フレーム同期化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は、ビデオ信号をディジタル処理してメモリに
書き込み、これを読み出し表示させる場合に、書き込み
と読み出しとのフレーム同期化を図るためのフレーム同
期化装置に関するものである。

【従来の技術】

第４図は例えば「ディジタル画像とカラー」第２６頁（
日刊工業新聞社　昭和５９年発行）に記載されていたフ
レーム同期化装置を示すブロック図であり、図において
、１はアナログ映像入力信号をディジタル変換するＡＤ
変換器、５はフィールドメモリ、２はフィールドメモリ
５へＡＤ変換器１で変換されたデータを書き込むアドレ
スを生成する書き込みアドレス発生器、３は書き込みク
ロックを生成するためのクロック発生器、６はフィール
ドメモリ５からデータを読み出すための読み出しアドレ
ス発生器、７は読み出されたディジタルデータをアナロ
グ変換するＤＡ変換器、８はＤＡ変換器７の出力を映像
信号として出力するために該続出された映像データに同
期信号を付加する同期付加回路、４は上記同期信号を発
生する同期信号発生器である。 次に動作について説明する。 外部から入力される映像入力信号は、ＡＤｉ換器１によ
りディジタル映像信号に変換される。同時に外部から入
力される上記映像入力信号から分離された同期信号に基
づいてクロック発生器３により書き込みクロックを作る
。この書き込みクロックによって書き込みアドレス発生
器２から生成される書き込みアドレスに応じて、上記デ
ィジタル映像信号がフィールドメモリ５の指定された番
地に書き込まれる。このデータは読み出しアドレス発生
器６で生成された読み出しアドレスにより指定された番
地よりディジタル映像信号として取り出され、これをＤ
Ａ変換器７によりアナログ映像信号に変換し、同期付加
回路８により同期信号を付加して映像出力される。 この時、読み出された信号の同期信号は、同期信号発注
器４で生成された信号であり、映像入力信号の同期信号
とは周波数も位相も全く無関係であり、書き込みと読み
出しとは全く独立に行われる。 ここで、クロック発生器３の詳細を第５図（「画像の記
録と再生」第３０２頁　コロナ社　昭和５９年発行に記
載されている）に示す。 まず水平同期分離回路９で入力同期信号より水平同期信
号を抜き出し、位相変動のあるこの水平同期信号からマ
ルチバイブレータ１１と映像入力信号よりカラーバース
ト分離回路１０により分離されたカラーバースト信号と
に基づいて、水平周期毎にカラーバーストのゼロクロス
点をカラーバーストゼロクロス点分離回路１２より抜き
出し、バースト制御発振器１３にて精度の高い発振器を
動作させる。これを３逓倍回路１４で３逓倍させて書込
みクロックとして使用する。また、マルチバイブレータ
１１はＩＨ幅制御回路１５からの例えば１４ｍ５ｅｃの
水平周期のパルスにより同期がとられている。 読み出しクロックについては、同期信号発生器４などの
安定した信号源からの水平同期信号や色副搬送波などか
ら生成される。

【発明が解決しようとする課題】

従来のフレーム同期化装置は以上のように構成されてい
るので、回路が複雑であり、装置が大規模化しやすく、
またアナログ部分の調整等が必要であった。さらに書き
込みと読み出しの１フィールド周期が異なる場合は、フ
ィールドメモリ５の内容が新しく書き換えられていない
のに読み出しが追いついて２度読みが行われたり、その
逆に書き込みが読み出しに追いついてまだ読み出されて
いないデータが新しいデータで書き換えられてデータの
抜は落ちが発生したりすることがあり、このため画面上
で１画面内のある点を境にして２フレ一ム分のデータが
表示されることになるという課題があった。 この発明は上記のような課題を解消するためになされた
もので、装置の小型化を図ると共に、１フレーム内に２
フレ一ム分のデータが表示される問題を改善し、画質を
向上させた簡易型のフレーム同期化装置を得ることを目
的とする。

【課題を解決するための手段】

この発明に係るフレーム同期化装置は、前述の追いつき
状態を検出する検出手段を設けると共に、メモリを２フ
レーム分設け、この検出手段の検出に基づいて選択手段
により読み出しの最適なメモリ位置を制御することによ
り１画面内に２フレ一ム分のデータが表示されることが
ないようにしたものである。

【作用】

この発明におけるフレーム同期化装置は、メモリのライ
トイネーブル信号とり一ドイネーブル信号とから、読み
出した最適なメモリを選択する゛ことにより、１画面内
に２フレ一ム分のデータが表示されることなく画質の向
上が得られる。

【発明の実施例】

以下、この発明の一実施例を図について説明する。第１
図においては第４図と同一、又は相当部分は同一符号を
付して示している。 １はアナログ映像入力をＲ，Ｇ、Ｂの各色について８ビ
ツトのディジタル映像信号に変換するＡＤ変換器、５は
ディジタル映像信号が順次に書き込まれ読み出される４
フイールド（２フレーム）分のフィールドメモリ、１６
は４つのフィールドメモリ５の１つを選択してデータを
書き込むためのライトイネーブル信号ＷＥＩ、ＷＥ２を
含む制御信号を生成する書き込み制御信号発生回路、１
７は内部の同期信号発生器４で生成された同期信号及び
クロックから、ライト用フィールド判別信号ＲＦＬＤを
含む制御信号を生成する読み出し制御信号発生回路、１
８は書き込み制御信号発生回路１６からの４チャンネル
分のライト（書き込み）イネーブル信号ＷＥＩ、ＷＥ２
と読み出し制御信号発生回路１７からのリード用フィー
ルド判別信号ＲＦＬＤとから読み出した最適な一つのフ
ィールドメモリ５のイネーブル信号をＲＥＩ、ＲＥ２を
含む制御信号を出力する読み出しメモリ制御回路である
。 １９は書き込み制御信号発生回路１６に例えば５ＱＭＩ
（ｚのサンプリングクロックを供給する発振器、２０は
４つのフィールドメモリ５に対して順次に切換えられる
ことにより、書き込み！ｌＪ御信号発生回路１６で発生
されるライトイネーブル信号ＷＥＩ又はＷＥ２及び書き
込みアドレス等の制御信号を供給するスイッチ、２１は
４つのフィールドメモリ５に対して順次に切換えられる
ことにより読み出しメモリ制御回路１８で発生されたり
一ドイネーブル信号ＲＥＩ又はＲＥ２及び読み出しアド
レス等を供給するスイッチである。 第２図は書き込み制御信号発生回路１６及び読み出しメ
モリ制御回路１８におけるライトイネーブル信号ＷＥＩ
、ＷＥ２及びリードイネーブル信号ＲＥＩ、ＲＥ２を生
成する部分の回路構成を示す構成図である。 この回路においては、ライト用フィールド判別信号ＷＦ
ＬＣ、リード用フィールド判別信号ＲＦＬＤ、ライト側
垂直同期信号ＶＷ、リード側垂直同期信号ＶＲ１映像入
力時の信号ＶＯＫ等を用いてライトイネーブル信号ＷＥ
Ｉ、ＷＥ２、リードイネーブル信号ＲＥＩ、ＲＥ２を生
成するようにしている。 このために、ナントゲート２２〜２８、アンドゲート２
９，３０、オアゲート３１、ノアゲート３２〜３５、イ
ンバータ３６〜３９が図示のように接続されている。ま
た、読み出しと書き込みとが追い付きによって一致した
ときに動作されるＤ型のフリップフロップ４０が用いら
れている。このフリップフロップ４０はその回出力がＤ
端子に入力されると共に、ナントゲート２８の出力でト
リガされるように成されている。上記回出力はまたアン
ドゲート２９に加えられると共にインバータ３８で反転
されてアンドゲート３０に加えられるように成されてい
る。 なお、上記３２〜３５．２６〜２８により、検出手段が
構成され、２９〜３１．３７〜３９゜２４．２５により
、選択手段が構成されている。 第３図は読み出し周期が書き込み周期より短い場合を例
とした第２図の各信号のタイミングチャートを示す。 次に動作について説明する。 書き込み制御信号発生回路１６においては、外部同期信
号（水平同期信号）を発振器１９からの５０ＭＨｚのク
ロックでサンプリングすると共に、５０ＭＨｚを分周し
た１　２．５　ＭＨｚをドツトクロックとし、上記水平
同期の始点でクロックをリセットスタートさせる。この
ドツトクロックをＡＤ変換器Ｉに加えると共に、フィー
ルドメモリ５へのライトクロックとする。さらに書き込
み制御信号発生回路１６は内部で生成された上記ＷＦＬ
Ｄ信号から各フィールドメモリ５のライトイネーブル信
号ＷＥＩ、ＷＥ２を生成する。これによりディジタル変
換された映像データが順次フィールドメモリ５へ書き込
まれる。なお、ＷＥＩ信号は現在書き込まれているフィ
ールドメモリ５に対するライトイネーブルを示し、ＷＥ
２信号は次に書き込まれるフィールドメモリ５に対する
ライトイネーブルを示す。 読み出しについては、読み出しメモリ制御回路１８は、
読み出し制御信号発生回路１７で生成されたＲＦＬＤ信
号から各フィールドメモリ５のリードイネーブル信号Ｒ
ＥＩ、ＲＥ２を生成すると共に読み出し制御信号発生回
路１７で生成されるクロックによりフィールドメモリ５
がら順次にデータが読み出される。 なお、ＲＥＩ信号は現在読み出されているフィ−ルドメ
モリ５に対するリードイネーブルを示し、ＲＥ２は次に
読み出されるフィールドメモリ５のリードイネーブルを
示している。 以上のように、通常はリード、ライト共順次イネーブル
となるフィールドメモリ５が切換っていくが、この発明
においては、ライト側とリード側とにおける１画面周期
（ｌ　ＶＳＹＮＣ周期）が異なった場合、つまり第２図
におけるＶＷとＶＲの周期が違った場合に、フィールド
メモリ５のリードとライトの重なり、即ち、同一フィー
ルドのリード・ライトが行われていることをチエツクし
く検出手段）、これが発生したならばフリップフロップ
を動作させて、イネーブルとなるフィールドメモリ５を
変更するようにしている（選択手段）。即ち、同一フィ
ールドでＶＷとＶＲとが重なった時、次フィールドでは
リード側で前フィールドと同しフィールドのデータを読
み出すようにしている。 例えばＶＷ周期を５９．９５Ｈｚ、ＶＲ同周期６０Ｈｚ
とすると２０秒毎に約１７６０秒（１フイールド）分の
データが２度読み出されていることになる。これは人の
目に全く写らぬ動作であり、本動作を行わない動作、つ
まり従来のように２フィールド分のデータが１画面に混
在する状態に比べるとはるかに画質が向上することにな
る。 第３図はＶＲ同周期ＶＷ周期より短い場合における第２
図の各信号のタイミングチャートを示す。 第２図及び第３図において、ＷＦＬＤ信号をナントゲー
ト２２に加えると共に、ＷＦＬＤ信号をインバータ３６
で反転した信号をナントゲート２３に加え、さらに映像
入力信号が有ることを検出した信号ＶＯＫをナントゲー
ト２２．２３に加えることにより、これらのナントゲー
ト２２，２３より、互いに逆相の信号ＷＥＩ、ＷＥ２が
得られる。 また、ＲＦＬＤ信号をアンドゲート２９に加えると共に
、ＲＦＬＤ信号をインバータ３７で反転した信号をアン
ドゲート３０に加え、さらにフリップフロップ４０の回
出力をアンドゲート２９に加えると共に、上記回出力を
インバータ３８で反転した信号をアンドゲート３０に加
える。これらのアンドゲート２９，３０の出力をオアゲ
ー１−３１を通じた出力をナントゲート２４に加えると
共に、インバータ３９を介してナントゲート２５に加え
、さらにナントゲート２４．２５に信号ＶＯＫを加える
ことにより、これらのナントゲート２４゜２５より、信
号ＲＥＩ、ＲＥ２が得られる。 また、信号ＷＥ２と信号ＶＷとをノアゲート３２に加え
ると共に、信号ＷＥＩと信号ＶＷとをノアゲート３３に
加える。さらに信号ＲＥ２と信号■Ｒとをノアゲート３
４に加えると共に、信号ＲＥ１と信号ＶＲとをノアゲー
ト３５に加える。そしてノアゲート３２．３４の各出力
をナントゲート２６に加えると共に、ノアゲート３３．
３５の各出力をナントゲート２７に加え、これらのナン
トゲート２６．２７の各出力をナントゲート２８に加え
る。このナントゲート２８の出力でフリップフロップ４
０をトリガする。 第３図の例では、Ａ時点において、同一フィールトノ信
号ＷＥＩ、ＲＥＩ、ＶＷ、ＶＲが一致しており、このと
きフリップフロップ４０がトリガされることにより、−
旦反転■の後、前のフィールドと同じ回出力が得られる
。これにより、信号ＲＥＩで前のフィールドと同じデー
タが読み出される。即ち、同一のフィールドメモリ５が
２回読み出される。またＢ時点ではＷＢ２．ＲＥ２．Ｖ
Ｗ、ＶＲが一致して、次のフィールドで信号をＲＥ２に
より前のフィールドが読み出される。なお、リード、ラ
イトの重なりのチエツクは垂直同期毎に行われるので、
重なりが検出されると、直ぐに次のフィールドに反映さ
れる。 以上述べた実施例によれば、書き込み制御信号発生回路
１６において、入力される同期信号を高周波のクロック
でディジタル的に処理し、フィールドメモリ５への書き
込み信号を生成するので、装置を小型でかつ簡単に構成
できる。 また、第３図のタイミングチャートは、リード側の周期
が短い場合を示しているが、ライト側が早い場合も同様
となる。説明をわかりやすくするために、リード側とラ
イト側との周期差を大きくしているが、実際の反転の周
期は０．０５Ｈｚの差で２０秒／回となる。 なお、上記実施例では、入力同期信号を５０ＭＨｚのク
ロックでサンプルするものを示したが、周波数のさらに
高いクロックを使用してもよく、周波数の高いクロック
を用いるほど水平方向の画像のちらつきの割合が少なく
なる。

【発明の効果】

以上のように、この発明によれば、映像信号の２フレ一
ム分の記憶容量を有するメモリを設けると共に、書き込
み又は読み出しが読み出し又は書き込みと一致したこと
を検出するように成し、この検出に基づいて上記メモリ
の最適なフィールドメモリ領域からの読み出しを選択す
るように構成したので、−画面内に２フイールド（２フ
レーム）分のデータが表示されることが防止され、この
ため、表示画面のちらつきを解消でき、ＷＭ賞の向上が
得られると共に、装置を小型化できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるフレーム同期化装置
を示すブロック図、第２図は同装置の要部の回路構成を
示す構成図、第３図は第２図の動作を示すタイミングチ
ャート、第４図は従来のフレーム同期化装置を示すブロ
ック図、第５図は同装置のクロック発生器の構成図であ
る。 ５はフィールドメモリ、１６は書き込み制御信号発生回
路、１８は読み出しメモリ制御回路、２４〜２８はナン
トゲート、２９．３０はアンドゲート、３２〜３５はノ
アゲート、３７〜３９はインバータ、４０はＤ型フリッ
プフロップ。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 外部から入力された映像信号のメモリの書き込み動作及
   び該メモリからの読み出し動作を独立して行うフレーム
   同期化装置において、上記映像信号の４フィールド分の
   記憶容量を有するメモリと、上記書き込み動作及び読み
   出し動作が上記メモリの同一フィールドメモリ領域に対
   して行われることを検出する検出手段と、上記検出手段
   の検出に基づいて上記メモリの最適なフィールドメモリ
   領域からの読み出しを選択する選択手段とを備えたこと
   を特徴とするフレーム同期化装置。