JP2522063Y2 - 画像再生装置 - Google Patents
画像再生装置Info
- Publication number
- JP2522063Y2 JP2522063Y2 JP1988036950U JP3695088U JP2522063Y2 JP 2522063 Y2 JP2522063 Y2 JP 2522063Y2 JP 1988036950 U JP1988036950 U JP 1988036950U JP 3695088 U JP3695088 U JP 3695088U JP 2522063 Y2 JP2522063 Y2 JP 2522063Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- sampling
- signal
- image data
- sampling clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は、ビデオプリンタなどの画像再生装置に関す
る。
る。
従来の技術 第５図は、従来のビデオプリンタの一例の構成を示す
ブロック図である。図において、１は入力される映像信
号ａに含まれる水平同期信号HSYNCおよび垂直同期信号V
SYNCを取り込むとともに、水平同期信号HSYNCの周波数
を検知する水平周波数検知回路であり、２は上記映像信
号ａにアナログ信号として含まれる画像データをサンプ
リングして、デジタル信号に変換するアナログ−デジタ
ル変換器である。水平周波数検知回路１の次段には、ア
ナログ−デジタル変換器２のサンプリング動作を制御す
るためのサンプリング・クロックｂを発生するサンプリ
ング・クロック発生回路３が接続されている。アナログ
−デジタル変換器２の次段には、アナログ−デジタル変
換器２によってサンプリングされた画像データを一時ス
トアするラインメモリ４が接続されている。このライン
メモリ４には、さらに印画制御回路５およびタイミング
信号発生回路６に接続されており、印画制御回路５はさ
らにタイミング信号発生回路６、サーマルヘッド７、水
平周波数検知回路１およびサンプリング・クロック発生
回路３に接続されている。この印画制御回路５は、ライ
ンメモリ４から読み出される画像データに対応するコン
トロール信号ｃをタイミング信号発生回路６から与えら
れるタイミング信号ｄと、サンプリング・クロック発生
回路３から与えられるクロックｅとに基づきサーマルヘ
ッド７に与える機能と、水平周波数検知回路１からの判
別信号ｆ（水平同期信号HSYNCの周波数が15.734kHz程度
であると判別したことを示す信号）を受けて、サンプリ
ング・クロック発生回路３に基準信号を与える機能とを
有する。
ブロック図である。図において、１は入力される映像信
号ａに含まれる水平同期信号HSYNCおよび垂直同期信号V
SYNCを取り込むとともに、水平同期信号HSYNCの周波数
を検知する水平周波数検知回路であり、２は上記映像信
号ａにアナログ信号として含まれる画像データをサンプ
リングして、デジタル信号に変換するアナログ−デジタ
ル変換器である。水平周波数検知回路１の次段には、ア
ナログ−デジタル変換器２のサンプリング動作を制御す
るためのサンプリング・クロックｂを発生するサンプリ
ング・クロック発生回路３が接続されている。アナログ
−デジタル変換器２の次段には、アナログ−デジタル変
換器２によってサンプリングされた画像データを一時ス
トアするラインメモリ４が接続されている。このライン
メモリ４には、さらに印画制御回路５およびタイミング
信号発生回路６に接続されており、印画制御回路５はさ
らにタイミング信号発生回路６、サーマルヘッド７、水
平周波数検知回路１およびサンプリング・クロック発生
回路３に接続されている。この印画制御回路５は、ライ
ンメモリ４から読み出される画像データに対応するコン
トロール信号ｃをタイミング信号発生回路６から与えら
れるタイミング信号ｄと、サンプリング・クロック発生
回路３から与えられるクロックｅとに基づきサーマルヘ
ッド７に与える機能と、水平周波数検知回路１からの判
別信号ｆ（水平同期信号HSYNCの周波数が15.734kHz程度
であると判別したことを示す信号）を受けて、サンプリ
ング・クロック発生回路３に基準信号を与える機能とを
有する。
このビデオプリンタでは、NTSC（National Televisio
n System Committee）方式の映像信号ａが入力される
と、水平周波数検知回路１がこの映像信号ａに含まれる
水平同期信号HSYNCの周波数（15.734kHz）を検知し、水
平周波数検知回路１から印画制御回路５に判別信号ｆが
送られる。印画制御回路５では、上記判別信号ｆを受け
て基準信号ｇを出力する。この基準信号ｇを受けたサン
プリング・クロック発生回路３からは、上記水平同期信
号HSYNCの周波数をサーマルヘッド７で印画される再生
画像の１走査線に含まれる画素数で掛算して得られる周
波数を持つサンプリング・クロックｂが出力される。こ
のサンプリング・クロックｂに同期して、アナログ−デ
ジタル変換器２がサンプリング動作し、入力される映像
信号ａから画像データがサンプリングされ、６ビットの
デジタル信号に変換される。デジタル信号に変換された
画像データは一旦ラインメモリ４にストアされたあと、
タイミング信号発生回路６からラインメモリ４に与えら
れるアドレス信号ｋに応じて順次ラインメモリ４から読
み出され印画制御回路５に送られる。印画制御回路５で
は、サンプリング・クロック発生回路３から与えられる
クロックｅとタイミング信号発生回路６から与えられる
タイミング信号ｄとで定められる一定のタイミングで、
画像データに対応するコントロール信号ｃがサーマルヘ
ッド７に与えられ、これによってサーマルヘッド７では
画像データに応じた熱転写プリントが行われ、画像が再
生される。
n System Committee）方式の映像信号ａが入力される
と、水平周波数検知回路１がこの映像信号ａに含まれる
水平同期信号HSYNCの周波数（15.734kHz）を検知し、水
平周波数検知回路１から印画制御回路５に判別信号ｆが
送られる。印画制御回路５では、上記判別信号ｆを受け
て基準信号ｇを出力する。この基準信号ｇを受けたサン
プリング・クロック発生回路３からは、上記水平同期信
号HSYNCの周波数をサーマルヘッド７で印画される再生
画像の１走査線に含まれる画素数で掛算して得られる周
波数を持つサンプリング・クロックｂが出力される。こ
のサンプリング・クロックｂに同期して、アナログ−デ
ジタル変換器２がサンプリング動作し、入力される映像
信号ａから画像データがサンプリングされ、６ビットの
デジタル信号に変換される。デジタル信号に変換された
画像データは一旦ラインメモリ４にストアされたあと、
タイミング信号発生回路６からラインメモリ４に与えら
れるアドレス信号ｋに応じて順次ラインメモリ４から読
み出され印画制御回路５に送られる。印画制御回路５で
は、サンプリング・クロック発生回路３から与えられる
クロックｅとタイミング信号発生回路６から与えられる
タイミング信号ｄとで定められる一定のタイミングで、
画像データに対応するコントロール信号ｃがサーマルヘ
ッド７に与えられ、これによってサーマルヘッド７では
画像データに応じた熱転写プリントが行われ、画像が再
生される。
第６図は、従来のビデオプリンタの他の一例の構成を
示すブロック図である。図において、回路８は第５図の
ビデオプリンタにおけるサンプリング・クロック発生回
路３とタイミング信号発生回路６とを合わせた機能を有
し、タイミングコントローラ９とPLL（Phase Locked Lo
op）回路10とで構成されている。PLL回路10は、位相比
較回路11と電圧制御発振器12と分周器13とで構成されて
いる。その他の構成部分は、第５図のビデオプリンタと
同じである。
示すブロック図である。図において、回路８は第５図の
ビデオプリンタにおけるサンプリング・クロック発生回
路３とタイミング信号発生回路６とを合わせた機能を有
し、タイミングコントローラ９とPLL（Phase Locked Lo
op）回路10とで構成されている。PLL回路10は、位相比
較回路11と電圧制御発振器12と分周器13とで構成されて
いる。その他の構成部分は、第５図のビデオプリンタと
同じである。
このビデオプリンタにおいて、水平周波数検知回路１
では、入力された映像信号ａから水平同期信号HSYNCと
垂直同期信号VSYNCとが分離され、水平同期信号HSYNCの
周波数が15.734kHz程度の場合には、判別信号ｆが出力
される。PLL10では、その位相比較回路11において、電
圧制御発振器12で発振したクロックを分周器13で1/Nの
分周比（ただしＮは整数）で分周して得られる出力と、
水平周波数検知回路１から送られくる水平同期信号H
SYNCとの位相比較が行われ、水平同期信号HSYNCに位相
同期したクロックｊが取り出され、このクロックｊはタ
イミングコントローラ９に与えられる。タイミングコン
トローラ９では、このほか水平周波数検知回路１から水
平同期信号HSYNC、垂直同期信号VSYNCおよび判別信号ｆ
を受け、これによって水平同期信号HSYNCの周波数を再
生画像の１走査線分の画素数で掛算して得られる周波数
を持つサンプリング・クロックｂが出力され、そのサン
プリング・クロックｂがアナログ−デジタル変換器２に
入力される。また、タイミングコントローラ９からは、
ラインメモリ４にアドレス信号ｋが印画制御回路５にタ
イミング信号ｄがそれぞれ与えられ、第５図のビデオプ
リンタと同様にして画像データに応じた熱転写プリント
が行われる。
では、入力された映像信号ａから水平同期信号HSYNCと
垂直同期信号VSYNCとが分離され、水平同期信号HSYNCの
周波数が15.734kHz程度の場合には、判別信号ｆが出力
される。PLL10では、その位相比較回路11において、電
圧制御発振器12で発振したクロックを分周器13で1/Nの
分周比（ただしＮは整数）で分周して得られる出力と、
水平周波数検知回路１から送られくる水平同期信号H
SYNCとの位相比較が行われ、水平同期信号HSYNCに位相
同期したクロックｊが取り出され、このクロックｊはタ
イミングコントローラ９に与えられる。タイミングコン
トローラ９では、このほか水平周波数検知回路１から水
平同期信号HSYNC、垂直同期信号VSYNCおよび判別信号ｆ
を受け、これによって水平同期信号HSYNCの周波数を再
生画像の１走査線分の画素数で掛算して得られる周波数
を持つサンプリング・クロックｂが出力され、そのサン
プリング・クロックｂがアナログ−デジタル変換器２に
入力される。また、タイミングコントローラ９からは、
ラインメモリ４にアドレス信号ｋが印画制御回路５にタ
イミング信号ｄがそれぞれ与えられ、第５図のビデオプ
リンタと同様にして画像データに応じた熱転写プリント
が行われる。
考案が解決しようとする課題 ところが、上記した従来のビデオプリンタでは、映像
信号ａに含まれる画像データをサンプリングするアナロ
グ−デジタル変換器２を、水平同期信号HSYNCの周波数
を再生画像の１走査線分の画素数で掛算して得られる周
波数を持つサンプリング・クロックｂに同期してサンプ
リング動作させる構成としているため、水平同期信号H
SYNCの周波数が高い映像信号ａから画像を再生する場合
には、水平同期信号HSYNCの周波数が高い分だけ、アナ
ログ−デジタル変換器２をサンプリング動作させるサン
プリング・クロックｂの周波数が高くなる。そこで、た
とえばパーソナル・コンピュータなどで取り扱われる高
解像度の映像信号（水平同期信号の周波数は24.8kHz,3
1.5kHzなど）から画像を再生するのに、上記した従来の
ビデオプリンタの構成を用いるとすると、アナログ−デ
ジタル変換器２のサンプリング動作の高速化が必要にな
り、それだけアナログ−デジタル変換器２やその周辺の
回路が高価になり、動作マージンも低下するなどの問題
点があった。
信号ａに含まれる画像データをサンプリングするアナロ
グ−デジタル変換器２を、水平同期信号HSYNCの周波数
を再生画像の１走査線分の画素数で掛算して得られる周
波数を持つサンプリング・クロックｂに同期してサンプ
リング動作させる構成としているため、水平同期信号H
SYNCの周波数が高い映像信号ａから画像を再生する場合
には、水平同期信号HSYNCの周波数が高い分だけ、アナ
ログ−デジタル変換器２をサンプリング動作させるサン
プリング・クロックｂの周波数が高くなる。そこで、た
とえばパーソナル・コンピュータなどで取り扱われる高
解像度の映像信号（水平同期信号の周波数は24.8kHz,3
1.5kHzなど）から画像を再生するのに、上記した従来の
ビデオプリンタの構成を用いるとすると、アナログ−デ
ジタル変換器２のサンプリング動作の高速化が必要にな
り、それだけアナログ−デジタル変換器２やその周辺の
回路が高価になり、動作マージンも低下するなどの問題
点があった。
したがって、本考案の目的は、安価で動作マージンの
高い回路構成により、水平同期信号の周波数の高い高解
像度の映像信号からの画像の再生も可能な画像再生装置
を提供することである。
高い回路構成により、水平同期信号の周波数の高い高解
像度の映像信号からの画像の再生も可能な画像再生装置
を提供することである。
課題を解決するための手段 本考案は、（ａ） 入力される映像信号に含まれる画
像データをサンプリングし て再生画像を得る画像再生
装置において、 （ｂ） 前記映像信号に含まれる水平同期信号の周波数
を検知する周波数検知手段と、 （ｃ） この周波数検知手段が第１の周波数を検知した
とき、その周波数のｎ倍（ｎは整数）の周波数を持つサ
ンプリング・クロックを発生する第１のサンプリング・
クロック発生手段と、 （ｄ） 前記周波数検知手段が前記第１の周波数より高
い第２の周波数を検知したとき、その第２の周波数のn/
m（ｍは整数）倍の周波数を持ち、互いに位相が異なる
ｍ種類のサンプリング・クロックを発生する第２のサン
プリング・クロック発生手段と、 （ｅ） 前記映像信号から画像データをサンプリングす
る少なくともｍ個のサンプリング回路とを含み、 （ｆ） 前記第１のサンプリング・クロック発生手段が
サンプリング・クロックを発生するときは、そのサンプ
リング・クロックに同期して１個のサンプリング回路が
前記映像信号から画像データをサンプリングする一方、
前記第２のサンプリング・クロック発生手段がｍ種類の
サンプリング・クロックを発生するときは、各種類のサ
ンプリング・クロックに対応付けられたｍ個のサンプリ
ング回路が互いに並行してそれぞれ対応するサンプリン
グ・クロックに同期して前記映像信号から画像データを
サンプリングするように動作を切換える切換手段と、 （ｇ） このサンプリング回路によってサンプリングさ
れた画像データを画像に再生する再生手段とを備えたこ
とを特徴とする画像再生装置である。
像データをサンプリングし て再生画像を得る画像再生
装置において、 （ｂ） 前記映像信号に含まれる水平同期信号の周波数
を検知する周波数検知手段と、 （ｃ） この周波数検知手段が第１の周波数を検知した
とき、その周波数のｎ倍（ｎは整数）の周波数を持つサ
ンプリング・クロックを発生する第１のサンプリング・
クロック発生手段と、 （ｄ） 前記周波数検知手段が前記第１の周波数より高
い第２の周波数を検知したとき、その第２の周波数のn/
m（ｍは整数）倍の周波数を持ち、互いに位相が異なる
ｍ種類のサンプリング・クロックを発生する第２のサン
プリング・クロック発生手段と、 （ｅ） 前記映像信号から画像データをサンプリングす
る少なくともｍ個のサンプリング回路とを含み、 （ｆ） 前記第１のサンプリング・クロック発生手段が
サンプリング・クロックを発生するときは、そのサンプ
リング・クロックに同期して１個のサンプリング回路が
前記映像信号から画像データをサンプリングする一方、
前記第２のサンプリング・クロック発生手段がｍ種類の
サンプリング・クロックを発生するときは、各種類のサ
ンプリング・クロックに対応付けられたｍ個のサンプリ
ング回路が互いに並行してそれぞれ対応するサンプリン
グ・クロックに同期して前記映像信号から画像データを
サンプリングするように動作を切換える切換手段と、 （ｇ） このサンプリング回路によってサンプリングさ
れた画像データを画像に再生する再生手段とを備えたこ
とを特徴とする画像再生装置である。
また本考案は、（ａ） 入力される映像信号に含まれ
る画像データをサンプリングして再生画像を得る映像再
生装置において、 （ｂ） 前記映像信号に含まれる水平同期信号の周波数
を検知する周波数検知手段と、 （ｃ） PLL回路30であって、 周波数検知手段の出力が一方の入力に与えられる位相
比較回路31と、 位相比較回路31の出力によって発振周波数が変化する
電圧制御発振器32と、 1/n（ｎは整数）分周比の第１分周器33aと、 m/n（ｍは整数）分周比の第２分周器33bと、 周波数検知手段の出力に応答して、周波数検知手段が
第１の周波数を検知したとき、電圧制御発振器の出力を
第１分周器に与えるとともに、第１分周器の出力を位相
比較回路の他方の入力に与え、これによって電圧制御発
振器からは第１周波数のｎ倍の周波数を有する第１サン
プリング・クロックを発生し、周波数検知手段が第１の
周波数より高い第２の周波数を検知したとき、電圧制御
発振器の出力を第２分周器に与えるとともに、第２分周
器の出力を位相比較回路の他方の入力に与え、これによ
って電圧制御発振器からは第１周波数のn/m倍の周波数
を有する第２サンプリング・クロックを発生する切換え
スイッチとを有するPLL回路と、 （ｄ） サンプリング手段であって、PLL回路の第１ま
たは第２サンプリング・クロックに応答し、第１サンプ
リング・クロックが発生されるときは、そのサンプリン
グ・クロックに同期して前記映像信号から画像データを
サンプリングする一方、第２サンプリング・クロックが
発生されるときは、再生画像の１画面分に相当する映像
信号の時間幅毎に、相互に位相が異なりかつ第２サンプ
リング・クロックと同一周波数を有するｍ種類のサンプ
リング・クロックのうちの１つずつを、発生し、前記各
１つの種類のサンプリング・クロックに同期して前記映
像信号から画像データをサンプリングするサンプリング
手段と、 （ｅ） このサンプリング手段によってサンプリングさ
れた画像データを画像に再生する再生手段とを備えたこ
とを特徴とする画像再生装置である。
る画像データをサンプリングして再生画像を得る映像再
生装置において、 （ｂ） 前記映像信号に含まれる水平同期信号の周波数
を検知する周波数検知手段と、 （ｃ） PLL回路30であって、 周波数検知手段の出力が一方の入力に与えられる位相
比較回路31と、 位相比較回路31の出力によって発振周波数が変化する
電圧制御発振器32と、 1/n（ｎは整数）分周比の第１分周器33aと、 m/n（ｍは整数）分周比の第２分周器33bと、 周波数検知手段の出力に応答して、周波数検知手段が
第１の周波数を検知したとき、電圧制御発振器の出力を
第１分周器に与えるとともに、第１分周器の出力を位相
比較回路の他方の入力に与え、これによって電圧制御発
振器からは第１周波数のｎ倍の周波数を有する第１サン
プリング・クロックを発生し、周波数検知手段が第１の
周波数より高い第２の周波数を検知したとき、電圧制御
発振器の出力を第２分周器に与えるとともに、第２分周
器の出力を位相比較回路の他方の入力に与え、これによ
って電圧制御発振器からは第１周波数のn/m倍の周波数
を有する第２サンプリング・クロックを発生する切換え
スイッチとを有するPLL回路と、 （ｄ） サンプリング手段であって、PLL回路の第１ま
たは第２サンプリング・クロックに応答し、第１サンプ
リング・クロックが発生されるときは、そのサンプリン
グ・クロックに同期して前記映像信号から画像データを
サンプリングする一方、第２サンプリング・クロックが
発生されるときは、再生画像の１画面分に相当する映像
信号の時間幅毎に、相互に位相が異なりかつ第２サンプ
リング・クロックと同一周波数を有するｍ種類のサンプ
リング・クロックのうちの１つずつを、発生し、前記各
１つの種類のサンプリング・クロックに同期して前記映
像信号から画像データをサンプリングするサンプリング
手段と、 （ｅ） このサンプリング手段によってサンプリングさ
れた画像データを画像に再生する再生手段とを備えたこ
とを特徴とする画像再生装置である。
作用 本考案に従えば、水平同期信号の周波数が高い映像信
号の場合には、水平同期信号の周波数が低い映像信号の
場合よりも大きい分周比ｍで水平同期信号の周波数を分
周して得られる周波数がm/mがサンプリング・クロック
の周波数となるので、映像信号から画像データをサンプ
リングするサンプリング手段のサンプリング動作速度を
高速化しないで済ませることができる。
号の場合には、水平同期信号の周波数が低い映像信号の
場合よりも大きい分周比ｍで水平同期信号の周波数を分
周して得られる周波数がm/mがサンプリング・クロック
の周波数となるので、映像信号から画像データをサンプ
リングするサンプリング手段のサンプリング動作速度を
高速化しないで済ませることができる。
実施例 第１図は、本考案の画像再生装置の一実施例であるビ
デオプリンタの構成を示すブロック図である。図におい
て、21は入力される映像信号ａに含まれる水平同期信号
HSYNCおよび垂直同期信号VSYNCを取り込むとともに、水
平同期信号HSYNCの周波数を検知する水平周波数検知回
路であり、22a,22bは上記映像信号ａにアナログ信号と
して含まれる画像データをサンプリングして、デジタル
信号に変換するアナログ−デジタル変換器である。水平
周波数検知回路21の次段には、アナログ−デジタル変換
器22a,22bのサンプリング動作を制御するためのサンプ
リング・クロックb1,b2を発生するサンプリング・クロ
ック発生回路23が接続されている。アナログ−デジタル
変換器22a,22bの次段には、それぞれ対応するアナログ
−デジタル変換器22a,22bによってサンプリングされた
画像データを一時ストアするラインメモリ24a,24bが接
続されている。これらのラインメモリ24a,24bは、さら
にそれぞれ印画制御回路25およびタイミング信号発生回
路26に接続されており、印画制御回路25はさらにタイミ
ング信号発生回路26、サーマルヘッド27、水平周波数検
知回路21およびサンプリング・クロック発生回路23に接
続されている。この印画制御回路25は、ラインメモリ24
a,24bから読み出される画像データに対応するコントロ
ール信号ｃを、タイミング信号発生回路26から与えられ
るタイミング信号ｄと、サンプリング・クロック発生回
路23から与えられるクロックｅとに基づきサーマルヘッ
ド27に与える機能と、水平周波数検知回路21からの判別
信号ｆを受けて、その判別信号ｆに応じた基準信号ｇを
サンプリング・クロック発生回路23に与える機能とを有
する。
デオプリンタの構成を示すブロック図である。図におい
て、21は入力される映像信号ａに含まれる水平同期信号
HSYNCおよび垂直同期信号VSYNCを取り込むとともに、水
平同期信号HSYNCの周波数を検知する水平周波数検知回
路であり、22a,22bは上記映像信号ａにアナログ信号と
して含まれる画像データをサンプリングして、デジタル
信号に変換するアナログ−デジタル変換器である。水平
周波数検知回路21の次段には、アナログ−デジタル変換
器22a,22bのサンプリング動作を制御するためのサンプ
リング・クロックb1,b2を発生するサンプリング・クロ
ック発生回路23が接続されている。アナログ−デジタル
変換器22a,22bの次段には、それぞれ対応するアナログ
−デジタル変換器22a,22bによってサンプリングされた
画像データを一時ストアするラインメモリ24a,24bが接
続されている。これらのラインメモリ24a,24bは、さら
にそれぞれ印画制御回路25およびタイミング信号発生回
路26に接続されており、印画制御回路25はさらにタイミ
ング信号発生回路26、サーマルヘッド27、水平周波数検
知回路21およびサンプリング・クロック発生回路23に接
続されている。この印画制御回路25は、ラインメモリ24
a,24bから読み出される画像データに対応するコントロ
ール信号ｃを、タイミング信号発生回路26から与えられ
るタイミング信号ｄと、サンプリング・クロック発生回
路23から与えられるクロックｅとに基づきサーマルヘッ
ド27に与える機能と、水平周波数検知回路21からの判別
信号ｆを受けて、その判別信号ｆに応じた基準信号ｇを
サンプリング・クロック発生回路23に与える機能とを有
する。
このビデオプリンタでは、NTSC方式の映像信号ａが入
力されると、水平周波数検知回路21がこの映像信号ａに
含まれる水平同期信号HSYNCの周波数（15.734kHz）を検
知し、水平周波数検知回路21から印画制御回路25に対
し、15.734kHz程度の周波数を検知した旨の判別信号ｆ
が送られる。印画制御回路25からは、上記判別信号ｆに
対応した基準信号ｇが出力される。この基準信号ｇを受
けたサンプリング・クロック発生回路23からは、上記水
平同期信号HSYNCの周波数を、サーマルヘッド27で印画
される再生画像の１走査線分の画素数ｎ（ただしｎは整
数）で掛算して得られる周波数を持つサンプリング・ク
ロックb1が出力される。すなわち、このサンプリング・
クロックb1は、周波数が15.734kHzの水平同期信号HSYNC
の１同期の区間に再生画像の１走査線分の画素数だけ発
生する。このサンプリング・クロックb1を受けるアナロ
グ−デジタル変換器22aはこのクロックb1に同期してサ
ンプリング動作し、入力される映像信号ａから画像デー
タがサンプリングされ、６ビットのデジタル信号に変換
される。デジタル信号に変換された画像データは一旦ラ
インメモリ24aにストアされたあと、タイミング信号発
生回路26からラインメモリ24aに与えられるアドレス信
号k1に応じて順次ラインメモリ24aから読み出され、印
画制御回路25に送られる。印画制御回路25では、サンプ
リング・クロック発生回路23から与えられるクロックｅ
とタイミング信号発生回路26から与えられるタイミング
信号ｄとで定められる一定のタイミングで、画像データ
に対応するコントロール信号ｃがサーマルヘッド27に与
えられ、これによってサーマルヘッド27では画像データ
に応じた熱転写プリントが行われる。
力されると、水平周波数検知回路21がこの映像信号ａに
含まれる水平同期信号HSYNCの周波数（15.734kHz）を検
知し、水平周波数検知回路21から印画制御回路25に対
し、15.734kHz程度の周波数を検知した旨の判別信号ｆ
が送られる。印画制御回路25からは、上記判別信号ｆに
対応した基準信号ｇが出力される。この基準信号ｇを受
けたサンプリング・クロック発生回路23からは、上記水
平同期信号HSYNCの周波数を、サーマルヘッド27で印画
される再生画像の１走査線分の画素数ｎ（ただしｎは整
数）で掛算して得られる周波数を持つサンプリング・ク
ロックb1が出力される。すなわち、このサンプリング・
クロックb1は、周波数が15.734kHzの水平同期信号HSYNC
の１同期の区間に再生画像の１走査線分の画素数だけ発
生する。このサンプリング・クロックb1を受けるアナロ
グ−デジタル変換器22aはこのクロックb1に同期してサ
ンプリング動作し、入力される映像信号ａから画像デー
タがサンプリングされ、６ビットのデジタル信号に変換
される。デジタル信号に変換された画像データは一旦ラ
インメモリ24aにストアされたあと、タイミング信号発
生回路26からラインメモリ24aに与えられるアドレス信
号k1に応じて順次ラインメモリ24aから読み出され、印
画制御回路25に送られる。印画制御回路25では、サンプ
リング・クロック発生回路23から与えられるクロックｅ
とタイミング信号発生回路26から与えられるタイミング
信号ｄとで定められる一定のタイミングで、画像データ
に対応するコントロール信号ｃがサーマルヘッド27に与
えられ、これによってサーマルヘッド27では画像データ
に応じた熱転写プリントが行われる。
一方、NTSC方式の映像信号の場合よりも、高い周波数
（たとえば31.4kHz）の水平同期信号HSYNCを含む高解像
度の映像信号ａが入力されると、水平周波数検知回路21
がこの映像信号ａに含まれる水平同期信号HSYNCの周波
数（31.4kHz）を検知し、水平周波数検知回路21から印
画制御回路25に対し、15.734kHzより高い周波数を検知
した旨の判別信号ｆが送られる。印画制御回路25から
は、上記判別信号ｆに対応した基準信号ｇが出力され、
この基準信号ｇを受けたサンプリング・クロック発生回
路23からは、上記水平同期信号HSYNCの周波数を、再生
画像の１走査線分の画素数ｎの1/2の数で掛算して得ら
れる周波数n/m（ただし、この実施例ではｍ＝２）を持
つ互いに位相の異なる２種類のサンプリング・クロック
b1,b2（それらの波形を第２図の（ａ），（ｃ）にそれ
ぞれ示す）が出力される。すなわち、この２種類のサン
プリング・クロックb1,b2は、ともに周波数が31.4kHzの
水平同期信号HSYNCの１周期の区間に再生画像の１走査
線分の画素数の1/2の数だけ発生し（水平同期信号HSYNC
の周波数が15.734kHzのほぼ倍であるから、各サンプリ
ング・クロックb1,b2の周波数は、水平同期信号HSYNCの
周波数が15.734kHzであった先の場合のサンプリング・
クロックb1と同じになる）、これら２種類のサンプリン
グ・クロックb1,b2を合せた数が再生画像の１走査線分
の画素数に等しくなる。これら２種類のサンプリング・
クロックb1,b2を受けるそれぞれのアナログ−デジタル
に変換器22a,22bは、それぞれのサンプリング・クロッ
クb1,b2に同期してサンプリング動作し、入力される映
像信号ａから画像データがサンプリングされ、６ビット
のデジタル信号に変換されて一旦それぞれ対応するライ
ンメモリ24a,24bにストアされる。すなわち、水平同期
信号の１周期を再生画像の１走査線分の画素数の1/2の
数に分割して得られる各区間に含まれる画像データを、
区間別に時間の経過順序に従って「０」，「１」，
「２」，…のように番号付けすると、第２図（ｂ）に示
すように生ずサンプリング・クロックb1群の第１番目の
クロックのタイミングによって区間「０」の画像データ
の前半部がサンプリングされてラインメモリ24aにスト
アされ、ついで第２図（ｄ）に示すようにサンプリング
・クロックb2群の第１番目のクロックタイミングによっ
て区間「０」の画像データの後半部がサンプリングされ
てラインメモリ24bにストアされ、以下同様にして区間
「１」，「２」，…の画像データの前半部と後半部が２
種類のサンプリング・クロックb1,b2のタイミングで分
担して順次サンプリングされ、対応する各ラインメモリ
24a,24bにストアされる。ストアされた画像データは、
タイミング信号発生回路26からラインメモリ24a,24bに
与えられるアドレス信号k1,k2に応じて順次ラインメモ
リ24a,24bから読み出され、印画制御回路25に送られ
て、先の場合と同様にして画像に再生される。以上の動
作により、２つのアナログ−デジタル変換器24a,24bの
サンプリング動作の速度は、水平同期信号HSYNCの周波
数が15.734kHzの場合のアナログ−デジタル変換器24aの
動作速度と同じになる。
（たとえば31.4kHz）の水平同期信号HSYNCを含む高解像
度の映像信号ａが入力されると、水平周波数検知回路21
がこの映像信号ａに含まれる水平同期信号HSYNCの周波
数（31.4kHz）を検知し、水平周波数検知回路21から印
画制御回路25に対し、15.734kHzより高い周波数を検知
した旨の判別信号ｆが送られる。印画制御回路25から
は、上記判別信号ｆに対応した基準信号ｇが出力され、
この基準信号ｇを受けたサンプリング・クロック発生回
路23からは、上記水平同期信号HSYNCの周波数を、再生
画像の１走査線分の画素数ｎの1/2の数で掛算して得ら
れる周波数n/m（ただし、この実施例ではｍ＝２）を持
つ互いに位相の異なる２種類のサンプリング・クロック
b1,b2（それらの波形を第２図の（ａ），（ｃ）にそれ
ぞれ示す）が出力される。すなわち、この２種類のサン
プリング・クロックb1,b2は、ともに周波数が31.4kHzの
水平同期信号HSYNCの１周期の区間に再生画像の１走査
線分の画素数の1/2の数だけ発生し（水平同期信号HSYNC
の周波数が15.734kHzのほぼ倍であるから、各サンプリ
ング・クロックb1,b2の周波数は、水平同期信号HSYNCの
周波数が15.734kHzであった先の場合のサンプリング・
クロックb1と同じになる）、これら２種類のサンプリン
グ・クロックb1,b2を合せた数が再生画像の１走査線分
の画素数に等しくなる。これら２種類のサンプリング・
クロックb1,b2を受けるそれぞれのアナログ−デジタル
に変換器22a,22bは、それぞれのサンプリング・クロッ
クb1,b2に同期してサンプリング動作し、入力される映
像信号ａから画像データがサンプリングされ、６ビット
のデジタル信号に変換されて一旦それぞれ対応するライ
ンメモリ24a,24bにストアされる。すなわち、水平同期
信号の１周期を再生画像の１走査線分の画素数の1/2の
数に分割して得られる各区間に含まれる画像データを、
区間別に時間の経過順序に従って「０」，「１」，
「２」，…のように番号付けすると、第２図（ｂ）に示
すように生ずサンプリング・クロックb1群の第１番目の
クロックのタイミングによって区間「０」の画像データ
の前半部がサンプリングされてラインメモリ24aにスト
アされ、ついで第２図（ｄ）に示すようにサンプリング
・クロックb2群の第１番目のクロックタイミングによっ
て区間「０」の画像データの後半部がサンプリングされ
てラインメモリ24bにストアされ、以下同様にして区間
「１」，「２」，…の画像データの前半部と後半部が２
種類のサンプリング・クロックb1,b2のタイミングで分
担して順次サンプリングされ、対応する各ラインメモリ
24a,24bにストアされる。ストアされた画像データは、
タイミング信号発生回路26からラインメモリ24a,24bに
与えられるアドレス信号k1,k2に応じて順次ラインメモ
リ24a,24bから読み出され、印画制御回路25に送られ
て、先の場合と同様にして画像に再生される。以上の動
作により、２つのアナログ−デジタル変換器24a,24bの
サンプリング動作の速度は、水平同期信号HSYNCの周波
数が15.734kHzの場合のアナログ−デジタル変換器24aの
動作速度と同じになる。
第３図は、本考案の画像再生装置の他の実施例である
ビデオプリンタの構成を示すブロック図である。図にお
いて、回路28は先の実施例におけるサンプリング・クロ
ック発生回路23とタイミング信号発生回路26とを合わせ
た機能を有し、タイミングコントローラ29とPLL回路30
とで構成されている。PLL回路30は、位相比較回路31と
電圧制御発振器32と２つの分周器33a,33bと、切換えス
イッチ34とで構成されている。分周器33aは、入力され
た信号を、その信号の周波数のｎ倍の周波数の信号に変
換する1/n分周比で分周する機能を有し、もう一方の分
周器33bは入力された信号を、その信号の周波数のn/m
（ただし、この実施例ではｍ＝２）倍の周波数の信号に
変換する2/nの分周比で分周する機能を有する。切換え
スイッチ34は、電圧制御発振器32の出力を２つの分周器
33a,33bに切換えて入力する切換え接点35aと、２つの分
周器33a,33bの出力を切換えて位相比較回路31に入力す
る切換え接点35bとで構成されている。アナログ−デジ
タル変換器22およびラインメモリ24は、それぞれ１つだ
け設けられている点が先の実施例と異なるが、水平周波
数検知回路21、印画制御回路25、サーマルヘッド27につ
いては先の実施例と同様であり、ここではその説明を省
略する。
ビデオプリンタの構成を示すブロック図である。図にお
いて、回路28は先の実施例におけるサンプリング・クロ
ック発生回路23とタイミング信号発生回路26とを合わせ
た機能を有し、タイミングコントローラ29とPLL回路30
とで構成されている。PLL回路30は、位相比較回路31と
電圧制御発振器32と２つの分周器33a,33bと、切換えス
イッチ34とで構成されている。分周器33aは、入力され
た信号を、その信号の周波数のｎ倍の周波数の信号に変
換する1/n分周比で分周する機能を有し、もう一方の分
周器33bは入力された信号を、その信号の周波数のn/m
（ただし、この実施例ではｍ＝２）倍の周波数の信号に
変換する2/nの分周比で分周する機能を有する。切換え
スイッチ34は、電圧制御発振器32の出力を２つの分周器
33a,33bに切換えて入力する切換え接点35aと、２つの分
周器33a,33bの出力を切換えて位相比較回路31に入力す
る切換え接点35bとで構成されている。アナログ−デジ
タル変換器22およびラインメモリ24は、それぞれ１つだ
け設けられている点が先の実施例と異なるが、水平周波
数検知回路21、印画制御回路25、サーマルヘッド27につ
いては先の実施例と同様であり、ここではその説明を省
略する。
このビデオプリンタにおいて、水平周波数検知回路21
にNTSC方式の映像信号ａが入力されると、水平周波数検
知回路21では、入力された映像信号ａから水平同期信号
HSYNCと垂直同期信号VSYNCとが分離され、水平同期信号
HSYNCの周波数が15.734kHz程度である旨の判別信号ｆが
出力される。この判別信号ｆを受けて、PLL回路30の切
換えスイッチ34では切換え接点35a,35bが位相比較回路3
1とで電圧制御発振器32の間に分周器33aを介挿する接続
状態に設定される。このため、PLL30では、その位相比
較回路31において、電圧制御発振器32で発振したクロッ
クを分周器32aで分周して得られる出力と、水平同期信
号HSYNCとの位相比較が行われ、水平同期信号HSYNCに位
相同期したクロックｊが取り出され、このクロックｊは
タイミングコントローラ29に与えられる。タイミングコ
ントローラ29では、このほか水平周波数検知回路21から
水平同期信号HSYNC、垂直同期信号VSYNCおよび判別信号
ｆを受け、これによって水平同期信号HSYNCの周波数を
再生画像の１走査線分の画素数で掛算して得られる周波
数を持つサンプリング・クロックｂが出力される。すな
わち、このサンプリング・クロックｂは、周波数が15.7
34kHzの水平同期信号HSYNCの１周期の区間に再生画像の
１走査線分の画素数だけ発生する。このサンプリング・
クロックｂを受けるアナログ−デジタル変換器22は、こ
のクロックｂに同期してサンプリング動作し、入力され
る映像信号ａから画像データがサンプリングされ、デジ
タル信号に変換されたあとラインメモリ24にストアされ
る。このあと、タイミングコントローラ29からラインメ
モリ24にアドレス信号ｋが、印画制御回路25にタイミン
グ信号ｄがそれぞれ与えられ、先の実施例の場合と同様
にして熱転写プリントが行われ、画像データに対応した
画像が再生される。
にNTSC方式の映像信号ａが入力されると、水平周波数検
知回路21では、入力された映像信号ａから水平同期信号
HSYNCと垂直同期信号VSYNCとが分離され、水平同期信号
HSYNCの周波数が15.734kHz程度である旨の判別信号ｆが
出力される。この判別信号ｆを受けて、PLL回路30の切
換えスイッチ34では切換え接点35a,35bが位相比較回路3
1とで電圧制御発振器32の間に分周器33aを介挿する接続
状態に設定される。このため、PLL30では、その位相比
較回路31において、電圧制御発振器32で発振したクロッ
クを分周器32aで分周して得られる出力と、水平同期信
号HSYNCとの位相比較が行われ、水平同期信号HSYNCに位
相同期したクロックｊが取り出され、このクロックｊは
タイミングコントローラ29に与えられる。タイミングコ
ントローラ29では、このほか水平周波数検知回路21から
水平同期信号HSYNC、垂直同期信号VSYNCおよび判別信号
ｆを受け、これによって水平同期信号HSYNCの周波数を
再生画像の１走査線分の画素数で掛算して得られる周波
数を持つサンプリング・クロックｂが出力される。すな
わち、このサンプリング・クロックｂは、周波数が15.7
34kHzの水平同期信号HSYNCの１周期の区間に再生画像の
１走査線分の画素数だけ発生する。このサンプリング・
クロックｂを受けるアナログ−デジタル変換器22は、こ
のクロックｂに同期してサンプリング動作し、入力され
る映像信号ａから画像データがサンプリングされ、デジ
タル信号に変換されたあとラインメモリ24にストアされ
る。このあと、タイミングコントローラ29からラインメ
モリ24にアドレス信号ｋが、印画制御回路25にタイミン
グ信号ｄがそれぞれ与えられ、先の実施例の場合と同様
にして熱転写プリントが行われ、画像データに対応した
画像が再生される。
一方、NTSC方式の映像信号の場合よりも、高い周波数
（たとえば31.4kHz）の水平同期信号HSYNCを含む高解像
度の映像信号ａが入力されると、水平周波数検知回路21
がこの映像信号ａに含まれる水平同期信号HSYNCの周波
数31.4kHz）を検知し、水平周波数検知回路21からPLL回
路30の切換えスイッチ34およびタイミングコントローラ
29に対し、15.734kHzより高い周波数を検知した旨の判
別信号ｆが送られる。この判別信号ｆを受けて、切換え
スイッチ34では切換え接点35a,35bが位相比較回路31と
電圧制御発振器32の間に分周器33bを介挿する接続状態
に設定される。このためPLL回路30では、その位相比較
回路31において、電圧制御発振器32で発振したクロック
を分周器33bで分周して得られる出力と、水平同期信号H
SYNCとの位相比較が行われ、水平同期信号HSYNCを2/nの
分周比で分周したクロックｊ（水平同期信号HSYNCは31.
4kHzであるから、クロックｊの周波数は15.7kHzとな
る）が取り出され、このクロックｊはタイミングコント
ローラ29に与えられる。タイミングコントローラ29で
は、このほか水平周波数検知回路21から水平同期信号H
SYNC、垂直同期信号VSYNCおよび判別信号ｆを受け、こ
れによって水平同期信号HSYNCの周波数を、再生画像の
１走査線分の画素数の1/2の数で掛算して得られる周波
数を持つサンプリング・クロックｂが出力される。しか
も、このサンプリング・クロックｂは、垂直同期信号V
SYNCの１周期（再生画像の１画面分に相当する１垂直区
間）ごとに位相がほぼ180度ずれたものとなる。
（たとえば31.4kHz）の水平同期信号HSYNCを含む高解像
度の映像信号ａが入力されると、水平周波数検知回路21
がこの映像信号ａに含まれる水平同期信号HSYNCの周波
数31.4kHz）を検知し、水平周波数検知回路21からPLL回
路30の切換えスイッチ34およびタイミングコントローラ
29に対し、15.734kHzより高い周波数を検知した旨の判
別信号ｆが送られる。この判別信号ｆを受けて、切換え
スイッチ34では切換え接点35a,35bが位相比較回路31と
電圧制御発振器32の間に分周器33bを介挿する接続状態
に設定される。このためPLL回路30では、その位相比較
回路31において、電圧制御発振器32で発振したクロック
を分周器33bで分周して得られる出力と、水平同期信号H
SYNCとの位相比較が行われ、水平同期信号HSYNCを2/nの
分周比で分周したクロックｊ（水平同期信号HSYNCは31.
4kHzであるから、クロックｊの周波数は15.7kHzとな
る）が取り出され、このクロックｊはタイミングコント
ローラ29に与えられる。タイミングコントローラ29で
は、このほか水平周波数検知回路21から水平同期信号H
SYNC、垂直同期信号VSYNCおよび判別信号ｆを受け、こ
れによって水平同期信号HSYNCの周波数を、再生画像の
１走査線分の画素数の1/2の数で掛算して得られる周波
数を持つサンプリング・クロックｂが出力される。しか
も、このサンプリング・クロックｂは、垂直同期信号V
SYNCの１周期（再生画像の１画面分に相当する１垂直区
間）ごとに位相がほぼ180度ずれたものとなる。
第４図（ａ）は映像信号ａの波形を示し、第４図（ｂ）
は上記サンプリング・クロックｂのうち、１回目の垂直
区間に出力されるサンプリング・クロックb1の波形を示
し、第４図（ｃ）は２回目の垂直区間に出力されるサン
プリング・クロックb2の波形を示す。すなわち、この２
種類のサンプリング・クロックb1,b2は、それぞれ対応
する各垂直区間において、周波数が31.4kHzの水平同期
信号HSYNCの１周期の区間に再生画像の１走査線分の画
素数の1/2の数だけ発生し（水平同期信号HSYNCの周波数
が15.734kHzのほぼ倍であるから、各サンプリング・ク
ロックb1,b2の周波数は、水平同期信号HSYNCの周波数が
15.734kHzであった先の場合のサンプリング・クロック
ｂと同じになる）、これら２種類のサンプリング・クロ
ックb1,b2を合わせた数が再生画像の１走査線分の画素
数に等しくなる。アナログ−デジタル変換器22は、垂直
区間が変わるたびに上記した２種類のサンプリング・ク
ロックb1,b2を交互に受け、それぞれサンプリング・ク
ロックb1,b2に同期してサンプリング動作し、入力され
る映像信号ａから画像データがサンプリングされ、デジ
タル信号に変換されたあとラインメモリ24にストアされ
る。すなわち、水平同期信号の１周期を再生画像の１走
査線分の画素数の1/2の数に分割して得られる各区間に
含まれる画像データを、区間別に時間の経過順序に従っ
て「０」，「１」，「２」，…のように番号付けする
と、たとえば先ず１回目の垂直区間において、第４図
（ｂ），（ｄ）に示すように、サンプリング・クロック
b1によって区間「０」，「１」，「２」，…の画像デー
タ（１−０），（１−１），（１−２），…の前半部が
サンプリングされてラインメモリ24にストアされ、次に
２回目の垂直区間において、第４図（ｃ），（ｄ）に示
すように、サンプリング・クロックb2によって区間
「０」，「１」，「２」，…の画像データ（２−０），
（２−１），（２−２），…後半部がサンプリングされ
てラインメモリ24にストアされる。たとえば、画像デー
タ（１−０）は１回目の垂直区間における水平同期信号
HSYNCの１周期の区間「０」のデータであり、画像デー
タ（２−０）は２回目の垂直区間における同じ水平同期
信号HSYNCの１周期の区間「０」のデータであるから、
これらの画像データは一般的にいって同一であるとはい
えないが、入力される映像信号ａとしてパーソナル・コ
ンピュータなどで扱われる静止画像の映像信号ａを想定
した場合、画像データ（１−０），（２−０）は同一の
データとなる。したがって、２回の垂直区間のサンプリ
ングによって、ラインメモリ24には１画面分の画像デー
タがストアされる。ストアされた画像データは、タイミ
ングコントローラ29からラインメモリ24に与えられるア
ドレス信号ｋに応じて順次ラインメモリ24から読み出さ
れ、印画制御回路25に送られて、先の場合と同様にして
画像に再生される。以上の動作により、アナログ−デジ
タル変換器24のサンプリング動作の速度は、水平同期信
号HSYNCの周波数が15.734kHzの場合の動作速度と同じに
なる。
は上記サンプリング・クロックｂのうち、１回目の垂直
区間に出力されるサンプリング・クロックb1の波形を示
し、第４図（ｃ）は２回目の垂直区間に出力されるサン
プリング・クロックb2の波形を示す。すなわち、この２
種類のサンプリング・クロックb1,b2は、それぞれ対応
する各垂直区間において、周波数が31.4kHzの水平同期
信号HSYNCの１周期の区間に再生画像の１走査線分の画
素数の1/2の数だけ発生し（水平同期信号HSYNCの周波数
が15.734kHzのほぼ倍であるから、各サンプリング・ク
ロックb1,b2の周波数は、水平同期信号HSYNCの周波数が
15.734kHzであった先の場合のサンプリング・クロック
ｂと同じになる）、これら２種類のサンプリング・クロ
ックb1,b2を合わせた数が再生画像の１走査線分の画素
数に等しくなる。アナログ−デジタル変換器22は、垂直
区間が変わるたびに上記した２種類のサンプリング・ク
ロックb1,b2を交互に受け、それぞれサンプリング・ク
ロックb1,b2に同期してサンプリング動作し、入力され
る映像信号ａから画像データがサンプリングされ、デジ
タル信号に変換されたあとラインメモリ24にストアされ
る。すなわち、水平同期信号の１周期を再生画像の１走
査線分の画素数の1/2の数に分割して得られる各区間に
含まれる画像データを、区間別に時間の経過順序に従っ
て「０」，「１」，「２」，…のように番号付けする
と、たとえば先ず１回目の垂直区間において、第４図
（ｂ），（ｄ）に示すように、サンプリング・クロック
b1によって区間「０」，「１」，「２」，…の画像デー
タ（１−０），（１−１），（１−２），…の前半部が
サンプリングされてラインメモリ24にストアされ、次に
２回目の垂直区間において、第４図（ｃ），（ｄ）に示
すように、サンプリング・クロックb2によって区間
「０」，「１」，「２」，…の画像データ（２−０），
（２−１），（２−２），…後半部がサンプリングされ
てラインメモリ24にストアされる。たとえば、画像デー
タ（１−０）は１回目の垂直区間における水平同期信号
HSYNCの１周期の区間「０」のデータであり、画像デー
タ（２−０）は２回目の垂直区間における同じ水平同期
信号HSYNCの１周期の区間「０」のデータであるから、
これらの画像データは一般的にいって同一であるとはい
えないが、入力される映像信号ａとしてパーソナル・コ
ンピュータなどで扱われる静止画像の映像信号ａを想定
した場合、画像データ（１−０），（２−０）は同一の
データとなる。したがって、２回の垂直区間のサンプリ
ングによって、ラインメモリ24には１画面分の画像デー
タがストアされる。ストアされた画像データは、タイミ
ングコントローラ29からラインメモリ24に与えられるア
ドレス信号ｋに応じて順次ラインメモリ24から読み出さ
れ、印画制御回路25に送られて、先の場合と同様にして
画像に再生される。以上の動作により、アナログ−デジ
タル変換器24のサンプリング動作の速度は、水平同期信
号HSYNCの周波数が15.734kHzの場合の動作速度と同じに
なる。
なお、上記の各実施例では、水平同期信号HSYNCの周
波数が高い場合のサンプリング・クロックの周波数を、
水平同期信号HSYNCの周波数が低い場合のサンプリング
・クロックの周波数の２倍に分周する例について説明し
たが、これに限らず一般的にｍ倍（ｍは整数）に分周し
てもよい。ｍ倍に分周する場合、第１の実施例ではアナ
ログ−デジタル変換器およびラインメモリをそれぞれｍ
個用意すればよいし、第２の実施例ではｍ回の垂直区間
によって１画面分の画像データをサンプリングすること
になる。
波数が高い場合のサンプリング・クロックの周波数を、
水平同期信号HSYNCの周波数が低い場合のサンプリング
・クロックの周波数の２倍に分周する例について説明し
たが、これに限らず一般的にｍ倍（ｍは整数）に分周し
てもよい。ｍ倍に分周する場合、第１の実施例ではアナ
ログ−デジタル変換器およびラインメモリをそれぞれｍ
個用意すればよいし、第２の実施例ではｍ回の垂直区間
によって１画面分の画像データをサンプリングすること
になる。
また、上記各実施例ではビデオプリンタの場合につい
て説明したが、これに限らずファクシミリその他の画像
再生装置にも適用できる。
て説明したが、これに限らずファクシミリその他の画像
再生装置にも適用できる。
考案の効果 以上のように本考案の画像再生装置によれば、水平同
期信号の周波数が高い映像信号の場合には水平同期信号
の周波数が低い映像信号の場合よりも大きい分周比で水
平同期信号の周波数を分周して得られる周波数を持つサ
ンプリング・クロックに同期してサンプリング手段をサ
ンプリング動作させるように構成しているので、水平同
期信号の周波数が高い高解像度の映像信号から画像を再
生する場合にもサンプリング手段のサンプリング動作の
速度を高速化しないで済ませることができ、サンプリン
グ手段およびその周辺回路を安価に構成できるととも
に、サンプリング手段の動作マージンも向上するなどの
効果が得られる。特に請求項１記載の画像再生装置によ
れば、入力される映像信号をそのままサンプリングする
ようにしたので、いわばリアルタイムでサンプリングを
行うことができ、したがって解像度の高い映像信号であ
っても、リアルタイムで画像再生を行うことができると
いう優れた効果が達成される。
期信号の周波数が高い映像信号の場合には水平同期信号
の周波数が低い映像信号の場合よりも大きい分周比で水
平同期信号の周波数を分周して得られる周波数を持つサ
ンプリング・クロックに同期してサンプリング手段をサ
ンプリング動作させるように構成しているので、水平同
期信号の周波数が高い高解像度の映像信号から画像を再
生する場合にもサンプリング手段のサンプリング動作の
速度を高速化しないで済ませることができ、サンプリン
グ手段およびその周辺回路を安価に構成できるととも
に、サンプリング手段の動作マージンも向上するなどの
効果が得られる。特に請求項１記載の画像再生装置によ
れば、入力される映像信号をそのままサンプリングする
ようにしたので、いわばリアルタイムでサンプリングを
行うことができ、したがって解像度の高い映像信号であ
っても、リアルタイムで画像再生を行うことができると
いう優れた効果が達成される。
請求項２の本考案によれば、サンプリング手段は単一
個でよく、構成が簡略化されるという優れた利点が達成
される。
個でよく、構成が簡略化されるという優れた利点が達成
される。
第１図は本考案の一実施例であるビデオプリンタの構成
を示すブロック図、第２図はそのビデオプリンタの動作
を示すタイミングチャート、第３図は本考案の他の実施
例であるビデオプリンタの構成を示すブロック図、第４
図はそのビデオプリンタの動作を示すタイミングチャー
ト、第５図は従来のビデオプリンタの構成の一例を示す
ブロック図、第６図は従来のビデオプリンタの構成の他
の一例を示すブロック図である。 21……水平周波数検知回路（周波数検知手段）、22,22
a,22b……アナログ−デジタル変換器（サンプリング手
段）、23……サンプリング・クロック発生回路（第１、
第２のサンプリング・クロック発生手段）、24,24a,24b
……ラインメモリ、25……印画制御回路、27……サーマ
ルヘッド、28……回路（第１、第２のサンプリング・ク
ロック発生手段）、29……タイミングコントローラ、30
……PLL
を示すブロック図、第２図はそのビデオプリンタの動作
を示すタイミングチャート、第３図は本考案の他の実施
例であるビデオプリンタの構成を示すブロック図、第４
図はそのビデオプリンタの動作を示すタイミングチャー
ト、第５図は従来のビデオプリンタの構成の一例を示す
ブロック図、第６図は従来のビデオプリンタの構成の他
の一例を示すブロック図である。 21……水平周波数検知回路（周波数検知手段）、22,22
a,22b……アナログ−デジタル変換器（サンプリング手
段）、23……サンプリング・クロック発生回路（第１、
第２のサンプリング・クロック発生手段）、24,24a,24b
……ラインメモリ、25……印画制御回路、27……サーマ
ルヘッド、28……回路（第１、第２のサンプリング・ク
ロック発生手段）、29……タイミングコントローラ、30
……PLL
Claims (2)
- 【請求項１】（ａ） 入力される映像信号に含まれる画
像データをサンプリングして再生画像を得る画像再生装
置において、 （ｂ） 前記映像信号に含まれる水平同期信号の周波数
を検知する周波数検知手段と、 （ｃ） この周波数検知手段が第１の周波数を検知した
とき、その周波数のｎ倍（ｎは整数）の周波数を持つサ
ンプリング・クロックを発生する第１のサンプリング・
クロック発生手段と、 （ｄ） 前記周波数検知手段が前記第１の周波数より高
い第２の周波数を検知したとき、その第２の周波数のn/
m（ｍは整数）倍の周波数を持ち、互いに位相が異なる
ｍ種類のサンプリング・クロックを発生する第２のサン
プリング・クロック発生手段と、 （ｅ） 前記映像信号から画像データをサンプリングす
る少なくともｍ個のサンプリング回路とを含み、 （ｆ） 前記第１のサンプリング・クロック発生手段が
サンプリング・クロックを発生するときは、そのサンプ
リング・クロックに同期して１個のサンプリング回路が
前記映像信号から画像データをサンプリングする一方、
前記第２のサンプリング・クロック発生手段がｍ種類の
サンプリング・クロックを発生するときは、各種類のサ
ンプリング・クロックに対応付けられたｍ個のサンプリ
ング回路が互いに並行してそれぞれ対応するサンプリン
グ・クロックに同期して前記映像信号から画像データを
サンプリングするように動作を切換える切換手段と、 （ｇ） このサンプリング回路によってサンプリングさ
れた画像データを画像に再生する再生手段とを備えたこ
とを特徴とする画像再生装置。 - 【請求項２】（ａ） 入力される映像信号に含まれる画
像データをサンプリングして再生画像を得る映像再生装
置において、 （ｂ） 前記映像信号に含まれる水平同期信号の周波数
を検知する周波数検知手段と、 （ｃ） PLL回路30であって、 周波数検知手段の出力が一方の入力に与えられる位相比
較回路31と、 位相比較回路31の出力によって発振周波数が変化する電
圧制御発振器32と、 1/n（ｎは整数）分周比の第１分周器33aと、 m/n（ｍは整数）分周比の第２分周器33bと、 周波数検知手段の出力に応答して、周波数検知手段が第
１の周波数を検知したとき、電圧制御発振器の出力を第
１分周器に与えるとともに、第１分周器の出力を位相比
較回路の他方の入力に与え、これによって電圧制御発振
器からは第１周波数のｎ倍の周波数を有する第１サンプ
リング・クロックを発生し、周波数検知手段が第１の周
波数より高い第２の周波数を検知したとき、電圧制御発
振器の出力を第２分周器に与えるとともに、第２分周器
の出力を位相比較回路の他方の入力に与え、これによっ
て電圧制御発振器からは第１周波数のn/m倍の周波数を
有する第２サンプリング・クロックを発生する切換えス
イッチとを有するPLL回路と、 （ｄ） サンプリング手段であって、PLL回路の第１ま
たは第２サンプリング・クロックに応答し、第１サンプ
リング・クロックが発生されるときは、そのサンプリン
グ・クロックに同期して前記映像信号から画像データを
サンプリングする一方、第２サンプリング・クロックが
発生されるときは、再生画像の１画面分に相当する映像
信号の時間幅毎に、相互に位相が異なりかつ第２サンプ
リング・クロックと同一周波数を有するｍ種類のサンプ
リング・クロックのうちの１つずつを、発生し、前記各
１つの種類のサンプリング・クロックに同期して前記映
像信号から画像データをサンプリングするサンプリング
手段と、 （ｅ） このサンプリング手段によってサンプリングさ
れた画像データを画像に再生する再生手段とを備えたこ
とを特徴とする画像再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988036950U JP2522063Y2 (ja) | 1988-03-19 | 1988-03-19 | 画像再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988036950U JP2522063Y2 (ja) | 1988-03-19 | 1988-03-19 | 画像再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01142287U JPH01142287U (ja) | 1989-09-29 |
| JP2522063Y2 true JP2522063Y2 (ja) | 1997-01-08 |
Family
ID=31263536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988036950U Expired - Lifetime JP2522063Y2 (ja) | 1988-03-19 | 1988-03-19 | 画像再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522063Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4498963B2 (ja) * | 2005-03-30 | 2010-07-07 | 三菱電機株式会社 | デジタルシステム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6238980A (ja) * | 1985-08-14 | 1987-02-19 | Minolta Camera Co Ltd | ビデオ信号のサンプリング方式 |
-
1988
- 1988-03-19 JP JP1988036950U patent/JP2522063Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01142287U (ja) | 1989-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0251313B2 (ja) | ||
| JPH0267883A (ja) | ビデオプリンタ信号処理回路 | |
| US4853781A (en) | Video format signal processing system | |
| JP2522063Y2 (ja) | 画像再生装置 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| JP2785339B2 (ja) | クランプ回路 | |
| KR100222788B1 (ko) | 정지화상 기록장치 | |
| KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
| KR920000400B1 (ko) | 화상 기억 장치 | |
| JP2692128B2 (ja) | 画像処理回路 | |
| KR100237421B1 (ko) | 액정표시장치 출력신호의 주사선수 변환장치 | |
| JPS5949756B2 (ja) | ビデオ信号同期方式 | |
| JP2722807B2 (ja) | サンプリングクロック発生回路 | |
| JPH0548668B2 (ja) | ||
| JP2538617Y2 (ja) | デジタルストレ−ジオシロスコ−プ | |
| JPH0685572B2 (ja) | 印画装置 | |
| JPH1049103A (ja) | 表示制御装置 | |
| KR910007371A (ko) | 일반교환회선용 정지화상 전화기의 영상 입출력 장치 | |
| JPH029277A (ja) | 映像記憶装置 | |
| JP2860988B2 (ja) | 画像記憶装置 | |
| JPH09294252A (ja) | サンプリング装置 | |
| JPH03256456A (ja) | 映像信号処理装置 | |
| JPH0748823B2 (ja) | 映像信号処理装置 | |
| JPS63199596A (ja) | 映像信号処理装置 | |
| JPH07334136A (ja) | 画像信号のサンプリング方法及び装置 |