JPH029277A - 映像記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は静止画通信端末、デジタルテレビジョ７　受像
ｔｊＭ、パーソナルコンピュータ等に適用して好適であ
って、映像信号をフレーム単位で記憶するごとのできる
映像記憶装置に関する。

〔発明の１既要〕 本発明は、映像信号をフレーム単位で記憶するメモリと
、クロック信号が供給されて計数され、映像信号に関連
した外部水平同期信号に同期した水平周波数の２倍の周
波数を有する内部周波数信号を発生ずる水平カウンタと
、内部周波数信号が供給されて計数され、映像信号に関
連した外部垂直同期信号に同期した内部垂直同期信号を
発生する垂直カウンタとを設け、垂直カウンタの計数出
力の内、外部水平同期信号又は水平カウンタから（ｎた
外部同期信号に同期した内部水平同期信号のタイミング
で選択された出力を、垂直アドレス信」としてメモリに
供給するようにしたことにより、メモリに記憶すべき映
像信号がインターレース方式あるいはノンインターレー
ス方式の信号のいずれであっても、又、元々インターレ
ース方式の信号であって、フィールドの奇偶が明らかで
なかったり、奇数及び偶数フィールドの信号が人肌れて
いても、回路構成簡単にして、垂直解像度の高い映（左
信号が読み出れＩＪＩるようにしたものである。

〔従来の技術〕

静止画１ｆｆＩ信端末装置等における従来の映像記憶装
置について説明する。この映像記憶装置は、映像信号を
デジタル映像信号に変換するＡ／Ｄ変換回路と、そのデ
ジタル映像信号の１フレ一ム分を記す、ａするビデオメ
モリ　（ビデオＲＡＭ）（フレームメモリ）と、水平及
び垂直カウンタ並びにビデオメモリに対する書き込み及
び読み出しを制御するメモリ制御回路とから構成される
。又、メモリ制御回路には、ビデオメモリに書き込むデ
ジタル映像信男のフィールドの奇偶を判別するフィール
ド判別回路が設けられている。

そして、メモリに記憶すべき映像信号が含まれた複合映
像信号から、水平同期信号（外部水平同期信号）及び垂
直同期信号（外部垂直同期信号）を分離する。その外部
水平同期信号に同期したクロック信号を作って、水平カ
ウンタに供給して計数さ−υ、その水平カウンタを、外
部水平同期信号によってクリア（リセット）する。水平
カウンタから得られた、外部水平同期信号に同期した水
平同期信℃（内部水平同期信号）を、垂直カウンタに供
給して計数させる。そして、外部垂直同期信号によっ゛
て、垂直カウンタをクリア（リセット）する。この垂直
カウンタから、内部垂直同期信号が胃られる。

ビデオメモリは、直列・転送形のう・インメモリ部及び
フレーＪいメモリ部から構成されている。フレームメモ
リ部は複数のラインメモリ部から成る奇数フィールドメ
モリ部と、複数のラインメモリ部から成る偶数フィール
ドメモリ部から構成されている。

映像信号をＡ／Ｄ変換回路に供給してデジタル映像信号
に変換し、そのデジタル映像信号に、フィールド判別回
路で判別されたフィールドの奇偶に応じたフィールド判
別データを、最上位ピッＩ・又は最下位ビットとして付
加する。このフィールド判別データの付加されたデジタ
ル映像信号は、ビデオメモリの直列転送形ラインメモリ
に供給されて、上述のクロック信号によって直列転送さ
れ、その直列・転送形ラインメモリに１ライン分のデジ
タル映像信号が書き込まれると、それが内部水平同期信
号によって、フレームメモリ部に並列転送される。フレ
ームメモリ部に転送されて来たデジタル映像信号の各ラ
イン信号は、そのフィールド判別データに応じた奇数又
は偶数メモリ部の、垂直カウンタの計数値で決まるアド
レスのラインメモリに順次書き込まれる。かくして、こ
のビデオメモリには、デジタル映像信号の１フレ一ム分
が書き込まれる。

このようにしてビデオメモリに書き込まれた１フレ一ム
分のデジタル映像信号は、インターレース方式で、又は
ノンインターレース方式で読み出され、この読み出され
た１フレ一ム分のデジタル映像信号は、Ｄ／Ａ変換回路
に供給されてアナログ映像１８号に変換された後、又は
、デジタル映像信号のま＼で、静止画（Ｈ号としてモニ
タ受像機に供給されて映出され、あるいはビデオプリン
タに供給され゛ζプリントされ、又はン適当に変調され
た後、伝送線路を通じて他の静止画通信端末に伝送され
る。

〔発明が解決しようとする課題〕

かかる従来の映像記１．α装置のフレームメモリに、Ｖ
ＴＲあるいはビデオディスク再生装置からの静止画再生
映像信号、高速ザーチ再生映像信号、低速再生映像信号
等の変速再生映像信号又はマイクロコンピュータからの
ノンインターレース映像信号等を記憶させようとする場
合には、次のような問題が生じる。

即ら、この従来の映像記４．＋２装置に、奇数又は偶数
の一方のフィールドの映像信号のみが連続して（Ｊ（給
される場合には、そのフレームメモリには、１フイ一ル
１分の映像信号しか書き込まれないので、これを読み出
してモニタ受像機にて再生した場合には、再生画像の垂
直解像度は頗る低く成る。

又、この従来の映像記（Ｑ装置に、ノンインターレース
映像信号が連続して供給される場合には、フィールド判
別回路によって、その映像信号のフィールドの奇偶を判
別することができないので、その）Ｌ／−ムメモリには
その映像信号は全（書き込まれないことに成る。

更に、この従来の映像記（ｐ　Ｗ置に、１フイ一ルド期
間において、奇数及び偶数フィールドの映像信号が入り
雑じった映像信号が供給される場合には、フィールドの
奇偶の判別ができた場合であっても、そのメモリに書き
込まれる映像信号の量は１フレームより少なく、又、フ
ィールドの奇偶が判別できないときは、そのメモリには
その映像信号は全く書き込まれないことに成る。

かかる点に鑑み、本発明は、映像信号をフレーム単位で
記ｔＱすることのできる映像記憶装置において、その映
像信号がインターレース方式あるいはノンインターレー
ス方式の信号のいずれであっても、又、元々インターレ
ース方式の信号であって、フィールドの奇（１」１が明
らかでなかったり、ｉｚｒ数及び１ＩＪｐ数フイールド
の信号が大乱れていても、回路構成筒中にして、垂直吊
：像度の１１１い映像１１１号が３．＋５み出され（Ｈ
るものを提案しようとするものである。

〔課題を解決するだめの手段〕

本発明は、映像信号をフレームｒｌ’１位で記憶するメ
モリ　（２９）と、クロック信号が供給されて計数され
、映像信冒に関連した外部水平同期信号Ｇこ同期した水
平周波数の２倍の周波数を有する内部周波数倍」を発生
ずる水平カウンタ（７）と、内部周波数倍Ｓ」が供給さ
れて消散され、映像信号に関連した外部垂直同期信号に
同期ｊ、た内部垂直同期信３を発／−１：する垂直カウ
ンタ（１０）とを有し、垂直カウンタ（１０）の計数出
力の内、外部水平同期信号又は水平カウンタ（７）から
得た外部同期信号に同期した内部水平同期信号のタイミ
ングで選択された出力を、垂直アドレス信号としてメモ
リ　（２９）に供給するようにしたものである。

〔作用〕

かかる本発明によれば、垂直カウンタ（１０）の計数出
力の内、外部水平同期信号又は水平カウンタ（７）から
得た外部同期信号に同期した内部水平同期信号のタイミ
ングで選択された出力を、垂直アドレス信号としてメモ
リ　（２９）に供給する。

〔実施例］ 以下に、第１図を参照して、本発明による映像記憶装置
の実施例を説明する。（１）は複合映像信号の入力端子
である。入力端子（１）からの複合映像信号は、同期分
離回路（Ａ　Ｆ　Ｃ等を含む）（２）及びＡ／Ｄ変換回
路（２７）に供給される。

入力映像信号がＡ／Ｄ変換回路（２７）に供給され、こ
れに供給される後述するＰＬＬ回路（１２）の可変発振
器（６）からのクロック信号によって、デジタル映像信
号に変換される。このデジタル映像信号は、フレームメ
モリ　（ビデオＲＡＭ）　　（２９）に供給されて、後
述するメモリ制御回路（３０）の制御の下に書き込まれ
、又、読み出される。メモリ　（２つ）から読め出され
たデジタル映像信号は、Ｄ／Ａ変換回路（３１）に供給
されてアづ川：Ｊグ映像信号に変換された後、後述ずろ
内部水平同期信号１１Ｄ２及び内部垂直同期信号νＤ２
と共に、モニタ受像機（３２）に供給される。

（２）は同期分離回路で、ごれに供給された複合映像信
号から、外部水平同期信号１１Ｄ１及び外部垂直同期信
υＶＤ、が分離されて出力される。尚、外部水平同期信
号１印１には、ノ＼ＦＣが掛りられている。

（１２）はＰ　Ｌ　Ｌ回路で、位相比較器（３）、位相
比較１：′Ｊ（３）の出力が第１のスイッチ（アナログ
スイッチ）　（４）を通じて供給されるローパスフィル
タ（５）及びローパスフィルタ（５）の出力が供給され
て発振周波数が制御される可変発振器（６）を備えてい
る。

（７）は水平カウンタで、そのクリア端子に同期分１Ｎ
ＩＩ回路（２）からの外部水平同期信号１１Ｄ１が、第
２のスイッチ（９）を通じて供給される共に、Ｐ　Ｌ　
ＬＩＴＪ路（１２）　ノ可変発娠′ｒ：Ｉ（６）からツ
クロック信号（例えば、色副搬送波周波数の４倍の周波
数、即ち約１４．３ＭＨｚの周波数を有する）が、カウ
ンタ（７）のクロック端子に供給される。

そして、カウンタ（７）の出力側から、内部水平同期信
号＋１０２の得られる出力端子（８）が導出される。こ
の出力端子（８）からの内部水平同期信号１１Ｄ２は、
モニタ受像ＪＭ（３２）に供給される。

又、この水平カウンタ（７）からは、外部水平同期信号
＋１Ｄ、の周波数の２倍の周波数の内部周波数信号ＦＳ
が出力される。

そして、同期分離回路（２）からの外部水平同期信号！
ＩＤ、及びカウンタ（７）からの内部水平同期信号１１
Ｄ？が、ＰＬＬ回路（１２）の位相比較器（３）に供給
されて位相比較される。

（１０）は垂直カウンタで、そのクリア端子に同期分離
回路（２）からの外部垂直同期信号νＤ１が供給される
と共に、そのクロック端子に水平カウンタ（７）からの
、水平周波数の２倍の周波数の内部周波数信号ＦＳが供
給される。そして、カウンタ（１０）の出力側から、内
部垂直同期信号ｖ１〕２が出力される出力ｙ、’８１子
（１１）が導出される。この出力品１子（１１）からの
内部垂直同期信号ｖＤ２が、モニタ受像１２Ｍ（３２）
に供給される。

ごのカウンタ（１０）からは、垂直帰線期間及びその前
後の期間から成る期間では「０」、それ以外の期間、即
し映像表示期間ではｒｌＪと成るスイッチング制御信号
が発生し、このスイッチング制御信鴛によって、第１及
び第２のスイッチ（４）、（９）が制御される。

そして、映像表示期間においては、第１のスイッチ（４
）がオンにされる共に、第２のスイッチ（９）がオフに
されて、その期間はカウンタ（７）に、Ｐ　Ｌ　Ｌ回路
（１２）からの外部同期信号に同期したりｌコック信号
が供給される。

又、映像表示期間以外の期間においては、第１のスイッ
チ（４）がオフ、第２のスイッチ（９）がオンにされて
、カウンタ（７）は外部水平同期信号１１Ｄ１　によっ
てクリアされる共に、可変発振器（６）の発振周波数は
、垂直帰線期間の直前のローパスフィルタ（５）の出力
のレベルに応じた周波数に固定され、その固定周波数の
発振出力がカウンタ　（７）に供給される。

従って、Ｉ垂直期間に互って、内部水平同期信号が外部
水平同期信号に安定に同期し、ＰＬＬ回路の引き込みが
見掛は上早く成り、且つＰＬＬ回路の時定数の如何に拘
わらず、内部水平同期信号に対する外部水平同期信号の
垂直帰線期間におけるノイズの影響を除去することがで
きる。

そして、水平カウンタ（７）及び垂直カウンタ（１０）
夫々の計数出力は、メモリ制御回路（３０）に供給され
る。又、このメモリ制御回路（３０）には、入力端子（
３０ＷＲ）から書き込み／読み出し制御信号が、入力端
子（３０Ｖ）、（３０Ｈ）から外部垂直同期信号ｖＤ１
及び外部水平同期信号１１Ｄ１が夫々供給される。

ビデオメモリ　（２９）は、ここでは、直列転送形のラ
インメモリ部及びフレームメモリ部から構成されている
。フレームメモリ部は複数のラインメモリ部から成る奇
数フィールドメモリ部及び複数のラインメモリ部から成
る偶数フィールドメモリ部から構成されている。この場
合、奇数及び偶数メモリ部の各ラインメモリ部は、奇数
メモリ部のラインメモリ部を先頭にして、交互に配され
て一連のア１゛レス番号が付されている。

次に、第２図のタイミングチャートをも参照して、この
メモリ　（２９）に対する映像信号（デジタル映像信号
）の書き込みについて説明する。第２図において、Ａは
外部垂直同期信号ＶＤ、　、　Ｂ及びＣは、夫々外部垂
直同期信号ＶＤ、に対する位相が、水平同期信号の周期
の１／２だけ異なる外部水平同１１１１信冒１印１　、
Ｄは内部周波数信号ｐｓの夫々波形を示す。

人力＋′１．ｉｌ子（１）からの入力映像信号をＡ／Ｄ
変換回路（２７）に供給して、デジタル映像信号に変換
した後、これをビデオメモリ　（２７）の直列転送形ラ
インメモリに供給して、上述のクロック信号によって直
列・転送し、その直列転送形ラインメモリに１ライン分
のデジタル映像信号が書き込まれたら、それを外部水平
同期信号＋１Ｄ、　　（内部水平同期信号１１Ｄ２　も
可）を転送パルスとして、その前縁のタイミングでフレ
ームメモリ部に並列転送する。

先ず、外部垂直同期信号ＶＤ、の後縁の位相が、第２図
Ａの実線の場合の、垂直カウンタ（１０）の計数内容の
変化を第２図Ｅに示し、このときはフレームメモリ部に
転送されて来たデジタル映像信号の各ライン信号は、そ
のときの外部水平同期信号１１Ｄ、の前縁のタイミング
において、垂直カウンタ（１０）からフレームメモリ部
に供給される、その計数値に対応したアドレスのライン
メモリ部に書き込まれる。即ち、外部垂直同期信号ＶＤ
、に対する外部水平同期信号１１Ｄ１　の位相が第２図
Ｂのときは、第２図Ｆに示す如く、そのアドレスは２．
４．６．８、・・・と変化し、外部垂直同期信号ＶＤ、
に対する外部水平同期信号１１Ｄ、の位相が第２図Ｃの
ときは、第２図Ｇに示す如く、そのアドレスは１．３．
５．７、・・・と変化する。従って、これら第２図Ｆ、
Ｇから、ビデオメモリ　（２９）に供給されるデジタル
映像信号の内、最初の１フイ一ルド分は、フレームメモ
リ部の１から始まる奇数アドレスのラインメモリ部に害
き込まれ、それに続く１フイ一ルド分は、フレームメモ
リ部の２から始まる偶数アドレスのラインメモリ部に７
↑ｒき込まれる。

次に、外部垂直同期信号νＤ１　の後縁の位相が、第２
図への破線の場合の、垂直カウンタ（１０）の、１１数
内容の変化を第２図ＩＩに示し、このときもフレートメ
モリ部６．二転送されて来たデジタル映像信号の各ライ
ン信号は、そのときの外部水平同期ｆ菖別口、の前Ｈの
タイミングにおいて、垂直カウンタ　（１０）からフレ
ームメモリ部に供給される、その計数値に対応したア］
・レスのラインメモリ部に害き込まれる。即ら、外部垂
直同期信号ＶＤ、に列する外部水平同期信号１印、の位
相が第２図Ｃのときは、第２図、ｌに示す如く、そのア
ドレスは２．４．６．８、・・・と変化し、外部垂直同
期信号ＶＤ、に対する外部水平同期信号１１Ｄ１　の位
相が第２図Ｂのときは、第２図１に示す如く、そのアド
レスは３．５．７．９、・・・と変化する。従って、こ
れら第２図Ｊ、Ｉから、ビデオメモリ　（２９）に供給
されるデジタル映像信号の内、最初の１フイ一ルド分は
、フレームメモリ部の２から始まる偶数アドレスのライ
ンメモリ部に書き込まれ、それに続く１フイ一ルド分は
、フレーノ、メモリ部の３から始まる奇数アドレスのラ
インメモリ部に書き込まれる。この場合は、このメモリ
　（２９）の内容を読み出して再生した場合、上述の場
合と比較して、画面が１ラインだけ下方に移動するだけ
である。

従って、入力映像信号の内の１フレ一ム分の信号が、前
半の奇数フィールド分の信号及び後半に続く偶数フィー
ルド分の信号は固より、ノンインターレス信号の映像信
号であっても、前半及び後半の信号において、フィール
ドの奇偶が入り乱れていても、あるいはフィールドの奇
偶がなくても、夫々ビデオメモリ　（２９）には、入力
映像信号の１フレ一ム分の信号が、その前半の１フイ一
ルド分及びその１多半の１フイ一ルド分が、ライン毎に
交互に書き込まれ、即ち１フレ一ム分のデジタル映像信
Ｓが書き込まれる。

このようにしてビデオメモリに書き込まれた１フレ一ム
分のデジタル映像信号は、インターレス方式で、又はノ
ンインターレース方式で読み出され、この３ノこみ出さ
れた１フレ一ム分のテ゛ジタル映像信号は、Ｄ／Δ変換
回路に供給されてアナログ映像信号に変換された後（デ
ジタル映像信号のま＼も可）、上述の内部水平同期信号
ＩＩ　１）２及び内部垂直同期信号ＶＤ２と共に、モニ
タ受像機（３２）に供給することにより、垂直解像度の
高い映像を再生ずることができる。

但し、この映像記Ｊ、ｉｆｆ装置に供給される映像信号
が、ＶＴＲからの変速再生信号とか、マイクロコンピュ
ータからのノンインターレース方式の映像信“・シであ
る場合は、通常のインターレース方式の映像（１］号に
比べれば、再生映像の垂直解像度は落ちるが、いずれに
しても、ｉ）を来例の場合に比べれば、夫々の映像信号
においては、その再生画像の垂直解像度は高く成ってい
る。

又、メモリ　（２９）に供給されるデジタル映像信号の
フィールドの奇偶を判別するフィールド判別回路を必要
としないので、回路構成も簡単に成る。

上述の実施例においては、ビデオＲＡＭ（２９）がライ
ンメモリ部及びフレームメモリ部から構成された場合に
ついて述べたが、フレームメモリ部のみから構成される
場合は、水平カウンタ（７）の計数出力を、水平アドレ
ス信号としてメモリ制御回路（３０）を１ｆｆｌｌして
ビデオＲＡＭ（２９）に与えると共に、垂直カウンタ　
（１ｏ）の計数出力を、外部水平同期信号＋１０．又は
内部水平同期信号１（Ｄ２がラッチパルスとして供給さ
れるラッチ回路に供給し、そのランチ出力を垂直アドレ
ス信号としてメモリ制御回路（３０）を通じてビデオＲ
ＡＭ（２９）に与えるようにすれば良い。

次に、第３図を参照して、本発明を適用して好適な、静
止画通信端末について説明する。

第１図において、（２１）はコンピュータ（マイクロコ
ンピュータ）で、ＣＰＵ　（中央処理装置）（２２）　
、ＲＯＭ　（２３）及びＲＡＭ　（２／Ｉ）がら↑１（
１成される。（２５）は、ｃＰＵ（２２）のバス（デー
タバス、アドレスバス、制御バス等から成る）で、１２
０Ｍ（２３）及びＲＡＭ（２４）は、このハス（２５）
に接続されている。そして、このコンピュータ（２１）
は、この静止画通信端末の各部を制御する。

（２０）は、伝送線路（１９）とハス（２５）との間に
接続された、その伝送線路（１つ）の静止画信号のプロ
トコル及び伝送速度に応じた通信インターフェース及び
通信処理回路である。この通信処理回路は、送信のだめ
の符号化、変調等及び受信のための復号化、＋’ｓＬ　
；ＷＩ等の夫々送信処理及び受信処理を行うものである
。

（２９）はビデオメモリ　（ビデオＲＡＭ）で、フレー
ムメモリにて構成され、バス（２５）に接続されている
。（３０）はメモリ制御回路（書込み／読み出し制御回
路及びアドレス信号発生回路）で、ハス（２５）に接続
されて、コンピュータ（２１）によって制御される。

（２８）は、第１図で説明した同期分離回路（２）　、
ＰＬＬ回路（１２）　、水平カウンタ（７）及び垂直カ
ウンタ（１０）から成る同期回路で、ここでは入力端子
（１）に供給されるビデオカメラ、ＶＴＲ等からの複合
映像信号を受けて、これから外部水平同期信号及び外部
垂直同期信号を分離し、これらの信号に基づいて、内部
水平同期信号、内部垂直同期信号及びクロック信号を形
成する。

又、入力端子（１）からの複合映像信号は、Ａ／Ｄ変換
回路（２７）に供給され、同期回路（２８）からのクロ
ック信号によって、その映像信号がデジタル映像信号に
変換された後、ビデオメモリ　（２９）に供給されて、
静止画信号としてのフレーム映像信号が書き込まれる。

又、第１図における水平カウンタ（７）及び垂直カウン
タ（１０）からの各出力は、上述と同様に、メモリ制御
回路（３０）を通じて、メモリ（２９）に供給される。

尚、このメモリ　（２９）へのデジタル映像信号の書き
込みの仕方は、第１図と同様なので、説明を省１１１ｈ
する。

又、上述の書き込み時のアドレス信号又はこれとは別の
読み出し専用のアドレス信号を用いて、フレームメモリ
　（２９）から３売み出されたフレーム映像信号（デジ
タルフレーム映像信号）は、Ｄ／Ａ変換器（３１）に供
給されてアナログ映像４９号に変換され、同期回路（２
８）からの内部水平同期信号及び内部垂直同期（ハ号と
共に、モニタ受像機（３２”）及びビデオプリンタ（３
３）に供給されると共に、コンピュータ（２１）を通シ
フインターフェース及び通信処理回路（２ｏ）に供給さ
れ、伝送線路（１９）を通して、他の静止画通信端末に
供給される。

面、上述の実施例では、ビデオメモリとして、デジタル
映像信号の１フレ一ム分を記憶しるメモリの場合につい
て述べたが、複数フレーム分のデジタル映像信号を記１
．αし得るメモリであっても良い。

〔発明の効果〕

上記せる本発明によれば、映像信号をフレーム単位で記
１ａすることのできる映像記す、α装置において、映像
信号がインターレース方式あるいはノンインターレース
方式の信号のいずれであっても、又、元々インターレー
ス方式のｆＢ号であって、フィールドの奇偶が明らかで
なか、ったり、奇数及び偶数フィールドの信号が人肌れ
ていても、回路構成簡単にして、垂直解像度の高い映像
信号を読み出することのできるものを得ることができる
。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック線図、第２図は
第１図の実施例の動作説明に供するタイミングチャート
、第３図は本発明を適用して好適な静止画通信端末の一
例を示すブロック線図である。 （２）は同期分面１回路、（７）は水平カウンタ、（１
０）は垂直カウンタ、（１２）はＰＬＬ回路、（２７）
はＡ／Ｄ変換回路、（２９）はビデオメモリ、（３０）
はメモリ制御回路、（３１）は■）／Ａ変伴ｊ回路、 はモニク受像鍜である。

Claims (1)

1. 【特許請求の範囲】 映像信号をフレーム単位で記憶するメモリと、クロック
   信号が供給されて計数され、上記映像信号に関連した外
   部水平同期信号に同期した水平周波数の２倍の周波数を
   有する内部周波数信号を発生する水平カウンタと、 上記内部周波数信号が供給されて計数され、上記映像信
   号に関連した外部垂直同期信号に同期した内部垂直同期
   信号を発生する垂直カウンタとを有し、 上記垂直カウンタの計数出力の内、上記外部水平同期信
   号又は上記水平カウンタから得た上記外部同期信号に同
   期した内部水平同期信号のタイミングで選択された出力
   を、垂直アドレス信号として上記メモリに供給するよう
   にしたことを特徴とする映像記憶装置。