JPH029277A - 映像記憶装置 - Google Patents
映像記憶装置Info
- Publication number
- JPH029277A JPH029277A JP63159934A JP15993488A JPH029277A JP H029277 A JPH029277 A JP H029277A JP 63159934 A JP63159934 A JP 63159934A JP 15993488 A JP15993488 A JP 15993488A JP H029277 A JPH029277 A JP H029277A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- vertical
- horizontal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 95
- 230000001360 synchronised effect Effects 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 abstract description 12
- 238000004891 communication Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 7
- 239000002131 composite material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は静止画通信端末、デジタルテレビジョ7 受像
tjM、パーソナルコンピュータ等に適用して好適であ
って、映像信号をフレーム単位で記憶するごとのできる
映像記憶装置に関する。
tjM、パーソナルコンピュータ等に適用して好適であ
って、映像信号をフレーム単位で記憶するごとのできる
映像記憶装置に関する。
〔発明の1既要〕
本発明は、映像信号をフレーム単位で記憶するメモリと
、クロック信号が供給されて計数され、映像信号に関連
した外部水平同期信号に同期した水平周波数の2倍の周
波数を有する内部周波数信号を発生ずる水平カウンタと
、内部周波数信号が供給されて計数され、映像信号に関
連した外部垂直同期信号に同期した内部垂直同期信号を
発生する垂直カウンタとを設け、垂直カウンタの計数出
力の内、外部水平同期信号又は水平カウンタから(nた
外部同期信号に同期した内部水平同期信号のタイミング
で選択された出力を、垂直アドレス信」としてメモリに
供給するようにしたことにより、メモリに記憶すべき映
像信号がインターレース方式あるいはノンインターレー
ス方式の信号のいずれであっても、又、元々インターレ
ース方式の信号であって、フィールドの奇偶が明らかで
なかったり、奇数及び偶数フィールドの信号が人肌れて
いても、回路構成簡単にして、垂直解像度の高い映(左
信号が読み出れIJIるようにしたものである。
、クロック信号が供給されて計数され、映像信号に関連
した外部水平同期信号に同期した水平周波数の2倍の周
波数を有する内部周波数信号を発生ずる水平カウンタと
、内部周波数信号が供給されて計数され、映像信号に関
連した外部垂直同期信号に同期した内部垂直同期信号を
発生する垂直カウンタとを設け、垂直カウンタの計数出
力の内、外部水平同期信号又は水平カウンタから(nた
外部同期信号に同期した内部水平同期信号のタイミング
で選択された出力を、垂直アドレス信」としてメモリに
供給するようにしたことにより、メモリに記憶すべき映
像信号がインターレース方式あるいはノンインターレー
ス方式の信号のいずれであっても、又、元々インターレ
ース方式の信号であって、フィールドの奇偶が明らかで
なかったり、奇数及び偶数フィールドの信号が人肌れて
いても、回路構成簡単にして、垂直解像度の高い映(左
信号が読み出れIJIるようにしたものである。
静止画1ffI信端末装置等における従来の映像記憶装
置について説明する。この映像記憶装置は、映像信号を
デジタル映像信号に変換するA/D変換回路と、そのデ
ジタル映像信号の1フレ一ム分を記す、aするビデオメ
モリ (ビデオRAM)(フレームメモリ)と、水平及
び垂直カウンタ並びにビデオメモリに対する書き込み及
び読み出しを制御するメモリ制御回路とから構成される
。又、メモリ制御回路には、ビデオメモリに書き込むデ
ジタル映像信男のフィールドの奇偶を判別するフィール
ド判別回路が設けられている。
置について説明する。この映像記憶装置は、映像信号を
デジタル映像信号に変換するA/D変換回路と、そのデ
ジタル映像信号の1フレ一ム分を記す、aするビデオメ
モリ (ビデオRAM)(フレームメモリ)と、水平及
び垂直カウンタ並びにビデオメモリに対する書き込み及
び読み出しを制御するメモリ制御回路とから構成される
。又、メモリ制御回路には、ビデオメモリに書き込むデ
ジタル映像信男のフィールドの奇偶を判別するフィール
ド判別回路が設けられている。
そして、メモリに記憶すべき映像信号が含まれた複合映
像信号から、水平同期信号(外部水平同期信号)及び垂
直同期信号(外部垂直同期信号)を分離する。その外部
水平同期信号に同期したクロック信号を作って、水平カ
ウンタに供給して計数さ−υ、その水平カウンタを、外
部水平同期信号によってクリア(リセット)する。水平
カウンタから得られた、外部水平同期信号に同期した水
平同期信℃(内部水平同期信号)を、垂直カウンタに供
給して計数させる。そして、外部垂直同期信号によっ゛
て、垂直カウンタをクリア(リセット)する。この垂直
カウンタから、内部垂直同期信号が胃られる。
像信号から、水平同期信号(外部水平同期信号)及び垂
直同期信号(外部垂直同期信号)を分離する。その外部
水平同期信号に同期したクロック信号を作って、水平カ
ウンタに供給して計数さ−υ、その水平カウンタを、外
部水平同期信号によってクリア(リセット)する。水平
カウンタから得られた、外部水平同期信号に同期した水
平同期信℃(内部水平同期信号)を、垂直カウンタに供
給して計数させる。そして、外部垂直同期信号によっ゛
て、垂直カウンタをクリア(リセット)する。この垂直
カウンタから、内部垂直同期信号が胃られる。
ビデオメモリは、直列・転送形のう・インメモリ部及び
フレーJいメモリ部から構成されている。フレームメモ
リ部は複数のラインメモリ部から成る奇数フィールドメ
モリ部と、複数のラインメモリ部から成る偶数フィール
ドメモリ部から構成されている。
フレーJいメモリ部から構成されている。フレームメモ
リ部は複数のラインメモリ部から成る奇数フィールドメ
モリ部と、複数のラインメモリ部から成る偶数フィール
ドメモリ部から構成されている。
映像信号をA/D変換回路に供給してデジタル映像信号
に変換し、そのデジタル映像信号に、フィールド判別回
路で判別されたフィールドの奇偶に応じたフィールド判
別データを、最上位ピッI・又は最下位ビットとして付
加する。このフィールド判別データの付加されたデジタ
ル映像信号は、ビデオメモリの直列転送形ラインメモリ
に供給されて、上述のクロック信号によって直列転送さ
れ、その直列・転送形ラインメモリに1ライン分のデジ
タル映像信号が書き込まれると、それが内部水平同期信
号によって、フレームメモリ部に並列転送される。フレ
ームメモリ部に転送されて来たデジタル映像信号の各ラ
イン信号は、そのフィールド判別データに応じた奇数又
は偶数メモリ部の、垂直カウンタの計数値で決まるアド
レスのラインメモリに順次書き込まれる。かくして、こ
のビデオメモリには、デジタル映像信号の1フレ一ム分
が書き込まれる。
に変換し、そのデジタル映像信号に、フィールド判別回
路で判別されたフィールドの奇偶に応じたフィールド判
別データを、最上位ピッI・又は最下位ビットとして付
加する。このフィールド判別データの付加されたデジタ
ル映像信号は、ビデオメモリの直列転送形ラインメモリ
に供給されて、上述のクロック信号によって直列転送さ
れ、その直列・転送形ラインメモリに1ライン分のデジ
タル映像信号が書き込まれると、それが内部水平同期信
号によって、フレームメモリ部に並列転送される。フレ
ームメモリ部に転送されて来たデジタル映像信号の各ラ
イン信号は、そのフィールド判別データに応じた奇数又
は偶数メモリ部の、垂直カウンタの計数値で決まるアド
レスのラインメモリに順次書き込まれる。かくして、こ
のビデオメモリには、デジタル映像信号の1フレ一ム分
が書き込まれる。
このようにしてビデオメモリに書き込まれた1フレ一ム
分のデジタル映像信号は、インターレース方式で、又は
ノンインターレース方式で読み出され、この読み出され
た1フレ一ム分のデジタル映像信号は、D/A変換回路
に供給されてアナログ映像18号に変換された後、又は
、デジタル映像信号のま\で、静止画(H号としてモニ
タ受像機に供給されて映出され、あるいはビデオプリン
タに供給され゛ζプリントされ、又はン適当に変調され
た後、伝送線路を通じて他の静止画通信端末に伝送され
る。
分のデジタル映像信号は、インターレース方式で、又は
ノンインターレース方式で読み出され、この読み出され
た1フレ一ム分のデジタル映像信号は、D/A変換回路
に供給されてアナログ映像18号に変換された後、又は
、デジタル映像信号のま\で、静止画(H号としてモニ
タ受像機に供給されて映出され、あるいはビデオプリン
タに供給され゛ζプリントされ、又はン適当に変調され
た後、伝送線路を通じて他の静止画通信端末に伝送され
る。
かかる従来の映像記1.α装置のフレームメモリに、V
TRあるいはビデオディスク再生装置からの静止画再生
映像信号、高速ザーチ再生映像信号、低速再生映像信号
等の変速再生映像信号又はマイクロコンピュータからの
ノンインターレース映像信号等を記憶させようとする場
合には、次のような問題が生じる。
TRあるいはビデオディスク再生装置からの静止画再生
映像信号、高速ザーチ再生映像信号、低速再生映像信号
等の変速再生映像信号又はマイクロコンピュータからの
ノンインターレース映像信号等を記憶させようとする場
合には、次のような問題が生じる。
即ら、この従来の映像記4.+2装置に、奇数又は偶数
の一方のフィールドの映像信号のみが連続して(J(給
される場合には、そのフレームメモリには、1フイ一ル
1分の映像信号しか書き込まれないので、これを読み出
してモニタ受像機にて再生した場合には、再生画像の垂
直解像度は頗る低く成る。
の一方のフィールドの映像信号のみが連続して(J(給
される場合には、そのフレームメモリには、1フイ一ル
1分の映像信号しか書き込まれないので、これを読み出
してモニタ受像機にて再生した場合には、再生画像の垂
直解像度は頗る低く成る。
又、この従来の映像記(Q装置に、ノンインターレース
映像信号が連続して供給される場合には、フィールド判
別回路によって、その映像信号のフィールドの奇偶を判
別することができないので、その)L/−ムメモリには
その映像信号は全(書き込まれないことに成る。
映像信号が連続して供給される場合には、フィールド判
別回路によって、その映像信号のフィールドの奇偶を判
別することができないので、その)L/−ムメモリには
その映像信号は全(書き込まれないことに成る。
更に、この従来の映像記(p W置に、1フイ一ルド期
間において、奇数及び偶数フィールドの映像信号が入り
雑じった映像信号が供給される場合には、フィールドの
奇偶の判別ができた場合であっても、そのメモリに書き
込まれる映像信号の量は1フレームより少なく、又、フ
ィールドの奇偶が判別できないときは、そのメモリには
その映像信号は全く書き込まれないことに成る。
間において、奇数及び偶数フィールドの映像信号が入り
雑じった映像信号が供給される場合には、フィールドの
奇偶の判別ができた場合であっても、そのメモリに書き
込まれる映像信号の量は1フレームより少なく、又、フ
ィールドの奇偶が判別できないときは、そのメモリには
その映像信号は全く書き込まれないことに成る。
かかる点に鑑み、本発明は、映像信号をフレーム単位で
記tQすることのできる映像記憶装置において、その映
像信号がインターレース方式あるいはノンインターレー
ス方式の信号のいずれであっても、又、元々インターレ
ース方式の信号であって、フィールドの奇(1」1が明
らかでなかったり、izr数及び1IJp数フイールド
の信号が大乱れていても、回路構成筒中にして、垂直吊
:像度の111い映像111号が3.+5み出され(H
るものを提案しようとするものである。
記tQすることのできる映像記憶装置において、その映
像信号がインターレース方式あるいはノンインターレー
ス方式の信号のいずれであっても、又、元々インターレ
ース方式の信号であって、フィールドの奇(1」1が明
らかでなかったり、izr数及び1IJp数フイールド
の信号が大乱れていても、回路構成筒中にして、垂直吊
:像度の111い映像111号が3.+5み出され(H
るものを提案しようとするものである。
本発明は、映像信号をフレームrl’1位で記憶するメ
モリ (29)と、クロック信号が供給されて計数され
、映像信冒に関連した外部水平同期信号Gこ同期した水
平周波数の2倍の周波数を有する内部周波数倍」を発生
ずる水平カウンタ(7)と、内部周波数倍S」が供給さ
れて消散され、映像信号に関連した外部垂直同期信号に
同期j、た内部垂直同期信3を発/−1:する垂直カウ
ンタ(10)とを有し、垂直カウンタ(10)の計数出
力の内、外部水平同期信号又は水平カウンタ(7)から
得た外部同期信号に同期した内部水平同期信号のタイミ
ングで選択された出力を、垂直アドレス信号としてメモ
リ (29)に供給するようにしたものである。
モリ (29)と、クロック信号が供給されて計数され
、映像信冒に関連した外部水平同期信号Gこ同期した水
平周波数の2倍の周波数を有する内部周波数倍」を発生
ずる水平カウンタ(7)と、内部周波数倍S」が供給さ
れて消散され、映像信号に関連した外部垂直同期信号に
同期j、た内部垂直同期信3を発/−1:する垂直カウ
ンタ(10)とを有し、垂直カウンタ(10)の計数出
力の内、外部水平同期信号又は水平カウンタ(7)から
得た外部同期信号に同期した内部水平同期信号のタイミ
ングで選択された出力を、垂直アドレス信号としてメモ
リ (29)に供給するようにしたものである。
かかる本発明によれば、垂直カウンタ(10)の計数出
力の内、外部水平同期信号又は水平カウンタ(7)から
得た外部同期信号に同期した内部水平同期信号のタイミ
ングで選択された出力を、垂直アドレス信号としてメモ
リ (29)に供給する。
力の内、外部水平同期信号又は水平カウンタ(7)から
得た外部同期信号に同期した内部水平同期信号のタイミ
ングで選択された出力を、垂直アドレス信号としてメモ
リ (29)に供給する。
〔実施例]
以下に、第1図を参照して、本発明による映像記憶装置
の実施例を説明する。(1)は複合映像信号の入力端子
である。入力端子(1)からの複合映像信号は、同期分
離回路(A F C等を含む)(2)及びA/D変換回
路(27)に供給される。
の実施例を説明する。(1)は複合映像信号の入力端子
である。入力端子(1)からの複合映像信号は、同期分
離回路(A F C等を含む)(2)及びA/D変換回
路(27)に供給される。
入力映像信号がA/D変換回路(27)に供給され、こ
れに供給される後述するPLL回路(12)の可変発振
器(6)からのクロック信号によって、デジタル映像信
号に変換される。このデジタル映像信号は、フレームメ
モリ (ビデオRAM) (29)に供給されて、後
述するメモリ制御回路(30)の制御の下に書き込まれ
、又、読み出される。メモリ (2つ)から読め出され
たデジタル映像信号は、D/A変換回路(31)に供給
されてアづ川:Jグ映像信号に変換された後、後述ずろ
内部水平同期信号11D2及び内部垂直同期信号νD2
と共に、モニタ受像機(32)に供給される。
れに供給される後述するPLL回路(12)の可変発振
器(6)からのクロック信号によって、デジタル映像信
号に変換される。このデジタル映像信号は、フレームメ
モリ (ビデオRAM) (29)に供給されて、後
述するメモリ制御回路(30)の制御の下に書き込まれ
、又、読み出される。メモリ (2つ)から読め出され
たデジタル映像信号は、D/A変換回路(31)に供給
されてアづ川:Jグ映像信号に変換された後、後述ずろ
内部水平同期信号11D2及び内部垂直同期信号νD2
と共に、モニタ受像機(32)に供給される。
(2)は同期分離回路で、ごれに供給された複合映像信
号から、外部水平同期信号11D1及び外部垂直同期信
υVD、が分離されて出力される。尚、外部水平同期信
号1印1には、ノ\FCが掛りられている。
号から、外部水平同期信号11D1及び外部垂直同期信
υVD、が分離されて出力される。尚、外部水平同期信
号1印1には、ノ\FCが掛りられている。
(12)はP L L回路で、位相比較器(3)、位相
比較1:′J(3)の出力が第1のスイッチ(アナログ
スイッチ) (4)を通じて供給されるローパスフィル
タ(5)及びローパスフィルタ(5)の出力が供給され
て発振周波数が制御される可変発振器(6)を備えてい
る。
比較1:′J(3)の出力が第1のスイッチ(アナログ
スイッチ) (4)を通じて供給されるローパスフィル
タ(5)及びローパスフィルタ(5)の出力が供給され
て発振周波数が制御される可変発振器(6)を備えてい
る。
(7)は水平カウンタで、そのクリア端子に同期分1N
II回路(2)からの外部水平同期信号11D1が、第
2のスイッチ(9)を通じて供給される共に、P L
LITJ路(12) ノ可変発娠′r:I(6)からツ
クロック信号(例えば、色副搬送波周波数の4倍の周波
数、即ち約14.3MHzの周波数を有する)が、カウ
ンタ(7)のクロック端子に供給される。
II回路(2)からの外部水平同期信号11D1が、第
2のスイッチ(9)を通じて供給される共に、P L
LITJ路(12) ノ可変発娠′r:I(6)からツ
クロック信号(例えば、色副搬送波周波数の4倍の周波
数、即ち約14.3MHzの周波数を有する)が、カウ
ンタ(7)のクロック端子に供給される。
そして、カウンタ(7)の出力側から、内部水平同期信
号+102の得られる出力端子(8)が導出される。こ
の出力端子(8)からの内部水平同期信号11D2は、
モニタ受像JM(32)に供給される。
号+102の得られる出力端子(8)が導出される。こ
の出力端子(8)からの内部水平同期信号11D2は、
モニタ受像JM(32)に供給される。
又、この水平カウンタ(7)からは、外部水平同期信号
+1D、の周波数の2倍の周波数の内部周波数信号FS
が出力される。
+1D、の周波数の2倍の周波数の内部周波数信号FS
が出力される。
そして、同期分離回路(2)からの外部水平同期信号!
ID、及びカウンタ(7)からの内部水平同期信号11
D?が、PLL回路(12)の位相比較器(3)に供給
されて位相比較される。
ID、及びカウンタ(7)からの内部水平同期信号11
D?が、PLL回路(12)の位相比較器(3)に供給
されて位相比較される。
(10)は垂直カウンタで、そのクリア端子に同期分離
回路(2)からの外部垂直同期信号νD1が供給される
と共に、そのクロック端子に水平カウンタ(7)からの
、水平周波数の2倍の周波数の内部周波数信号FSが供
給される。そして、カウンタ(10)の出力側から、内
部垂直同期信号v1〕2が出力される出力y、’81子
(11)が導出される。この出力品1子(11)からの
内部垂直同期信号vD2が、モニタ受像12M(32)
に供給される。
回路(2)からの外部垂直同期信号νD1が供給される
と共に、そのクロック端子に水平カウンタ(7)からの
、水平周波数の2倍の周波数の内部周波数信号FSが供
給される。そして、カウンタ(10)の出力側から、内
部垂直同期信号v1〕2が出力される出力y、’81子
(11)が導出される。この出力品1子(11)からの
内部垂直同期信号vD2が、モニタ受像12M(32)
に供給される。
ごのカウンタ(10)からは、垂直帰線期間及びその前
後の期間から成る期間では「0」、それ以外の期間、即
し映像表示期間ではrlJと成るスイッチング制御信号
が発生し、このスイッチング制御信鴛によって、第1及
び第2のスイッチ(4)、(9)が制御される。
後の期間から成る期間では「0」、それ以外の期間、即
し映像表示期間ではrlJと成るスイッチング制御信号
が発生し、このスイッチング制御信鴛によって、第1及
び第2のスイッチ(4)、(9)が制御される。
そして、映像表示期間においては、第1のスイッチ(4
)がオンにされる共に、第2のスイッチ(9)がオフに
されて、その期間はカウンタ(7)に、P L L回路
(12)からの外部同期信号に同期したりlコック信号
が供給される。
)がオンにされる共に、第2のスイッチ(9)がオフに
されて、その期間はカウンタ(7)に、P L L回路
(12)からの外部同期信号に同期したりlコック信号
が供給される。
又、映像表示期間以外の期間においては、第1のスイッ
チ(4)がオフ、第2のスイッチ(9)がオンにされて
、カウンタ(7)は外部水平同期信号11D1 によっ
てクリアされる共に、可変発振器(6)の発振周波数は
、垂直帰線期間の直前のローパスフィルタ(5)の出力
のレベルに応じた周波数に固定され、その固定周波数の
発振出力がカウンタ (7)に供給される。
チ(4)がオフ、第2のスイッチ(9)がオンにされて
、カウンタ(7)は外部水平同期信号11D1 によっ
てクリアされる共に、可変発振器(6)の発振周波数は
、垂直帰線期間の直前のローパスフィルタ(5)の出力
のレベルに応じた周波数に固定され、その固定周波数の
発振出力がカウンタ (7)に供給される。
従って、I垂直期間に互って、内部水平同期信号が外部
水平同期信号に安定に同期し、PLL回路の引き込みが
見掛は上早く成り、且つPLL回路の時定数の如何に拘
わらず、内部水平同期信号に対する外部水平同期信号の
垂直帰線期間におけるノイズの影響を除去することがで
きる。
水平同期信号に安定に同期し、PLL回路の引き込みが
見掛は上早く成り、且つPLL回路の時定数の如何に拘
わらず、内部水平同期信号に対する外部水平同期信号の
垂直帰線期間におけるノイズの影響を除去することがで
きる。
そして、水平カウンタ(7)及び垂直カウンタ(10)
夫々の計数出力は、メモリ制御回路(30)に供給され
る。又、このメモリ制御回路(30)には、入力端子(
30WR)から書き込み/読み出し制御信号が、入力端
子(30V)、(30H)から外部垂直同期信号vD1
及び外部水平同期信号11D1が夫々供給される。
夫々の計数出力は、メモリ制御回路(30)に供給され
る。又、このメモリ制御回路(30)には、入力端子(
30WR)から書き込み/読み出し制御信号が、入力端
子(30V)、(30H)から外部垂直同期信号vD1
及び外部水平同期信号11D1が夫々供給される。
ビデオメモリ (29)は、ここでは、直列転送形のラ
インメモリ部及びフレームメモリ部から構成されている
。フレームメモリ部は複数のラインメモリ部から成る奇
数フィールドメモリ部及び複数のラインメモリ部から成
る偶数フィールドメモリ部から構成されている。この場
合、奇数及び偶数メモリ部の各ラインメモリ部は、奇数
メモリ部のラインメモリ部を先頭にして、交互に配され
て一連のア1゛レス番号が付されている。
インメモリ部及びフレームメモリ部から構成されている
。フレームメモリ部は複数のラインメモリ部から成る奇
数フィールドメモリ部及び複数のラインメモリ部から成
る偶数フィールドメモリ部から構成されている。この場
合、奇数及び偶数メモリ部の各ラインメモリ部は、奇数
メモリ部のラインメモリ部を先頭にして、交互に配され
て一連のア1゛レス番号が付されている。
次に、第2図のタイミングチャートをも参照して、この
メモリ (29)に対する映像信号(デジタル映像信号
)の書き込みについて説明する。第2図において、Aは
外部垂直同期信号VD、 、 B及びCは、夫々外部垂
直同期信号VD、に対する位相が、水平同期信号の周期
の1/2だけ異なる外部水平同1111信冒1印1 、
Dは内部周波数信号psの夫々波形を示す。
メモリ (29)に対する映像信号(デジタル映像信号
)の書き込みについて説明する。第2図において、Aは
外部垂直同期信号VD、 、 B及びCは、夫々外部垂
直同期信号VD、に対する位相が、水平同期信号の周期
の1/2だけ異なる外部水平同1111信冒1印1 、
Dは内部周波数信号psの夫々波形を示す。
人力+′1.il子(1)からの入力映像信号をA/D
変換回路(27)に供給して、デジタル映像信号に変換
した後、これをビデオメモリ (27)の直列転送形ラ
インメモリに供給して、上述のクロック信号によって直
列・転送し、その直列転送形ラインメモリに1ライン分
のデジタル映像信号が書き込まれたら、それを外部水平
同期信号+1D、 (内部水平同期信号11D2 も
可)を転送パルスとして、その前縁のタイミングでフレ
ームメモリ部に並列転送する。
変換回路(27)に供給して、デジタル映像信号に変換
した後、これをビデオメモリ (27)の直列転送形ラ
インメモリに供給して、上述のクロック信号によって直
列・転送し、その直列転送形ラインメモリに1ライン分
のデジタル映像信号が書き込まれたら、それを外部水平
同期信号+1D、 (内部水平同期信号11D2 も
可)を転送パルスとして、その前縁のタイミングでフレ
ームメモリ部に並列転送する。
先ず、外部垂直同期信号VD、の後縁の位相が、第2図
Aの実線の場合の、垂直カウンタ(10)の計数内容の
変化を第2図Eに示し、このときはフレームメモリ部に
転送されて来たデジタル映像信号の各ライン信号は、そ
のときの外部水平同期信号11D、の前縁のタイミング
において、垂直カウンタ(10)からフレームメモリ部
に供給される、その計数値に対応したアドレスのライン
メモリ部に書き込まれる。即ち、外部垂直同期信号VD
、に対する外部水平同期信号11D1 の位相が第2図
Bのときは、第2図Fに示す如く、そのアドレスは2.
4.6.8、・・・と変化し、外部垂直同期信号VD、
に対する外部水平同期信号11D、の位相が第2図Cの
ときは、第2図Gに示す如く、そのアドレスは1.3.
5.7、・・・と変化する。従って、これら第2図F、
Gから、ビデオメモリ (29)に供給されるデジタル
映像信号の内、最初の1フイ一ルド分は、フレームメモ
リ部の1から始まる奇数アドレスのラインメモリ部に害
き込まれ、それに続く1フイ一ルド分は、フレームメモ
リ部の2から始まる偶数アドレスのラインメモリ部に7
↑rき込まれる。
Aの実線の場合の、垂直カウンタ(10)の計数内容の
変化を第2図Eに示し、このときはフレームメモリ部に
転送されて来たデジタル映像信号の各ライン信号は、そ
のときの外部水平同期信号11D、の前縁のタイミング
において、垂直カウンタ(10)からフレームメモリ部
に供給される、その計数値に対応したアドレスのライン
メモリ部に書き込まれる。即ち、外部垂直同期信号VD
、に対する外部水平同期信号11D1 の位相が第2図
Bのときは、第2図Fに示す如く、そのアドレスは2.
4.6.8、・・・と変化し、外部垂直同期信号VD、
に対する外部水平同期信号11D、の位相が第2図Cの
ときは、第2図Gに示す如く、そのアドレスは1.3.
5.7、・・・と変化する。従って、これら第2図F、
Gから、ビデオメモリ (29)に供給されるデジタル
映像信号の内、最初の1フイ一ルド分は、フレームメモ
リ部の1から始まる奇数アドレスのラインメモリ部に害
き込まれ、それに続く1フイ一ルド分は、フレームメモ
リ部の2から始まる偶数アドレスのラインメモリ部に7
↑rき込まれる。
次に、外部垂直同期信号νD1 の後縁の位相が、第2
図への破線の場合の、垂直カウンタ(10)の、11数
内容の変化を第2図IIに示し、このときもフレートメ
モリ部6.二転送されて来たデジタル映像信号の各ライ
ン信号は、そのときの外部水平同期f菖別口、の前Hの
タイミングにおいて、垂直カウンタ (10)からフレ
ームメモリ部に供給される、その計数値に対応したア]
・レスのラインメモリ部に害き込まれる。即ら、外部垂
直同期信号VD、に列する外部水平同期信号1印、の位
相が第2図Cのときは、第2図、lに示す如く、そのア
ドレスは2.4.6.8、・・・と変化し、外部垂直同
期信号VD、に対する外部水平同期信号11D1 の位
相が第2図Bのときは、第2図1に示す如く、そのアド
レスは3.5.7.9、・・・と変化する。従って、こ
れら第2図J、Iから、ビデオメモリ (29)に供給
されるデジタル映像信号の内、最初の1フイ一ルド分は
、フレームメモリ部の2から始まる偶数アドレスのライ
ンメモリ部に書き込まれ、それに続く1フイ一ルド分は
、フレーノ、メモリ部の3から始まる奇数アドレスのラ
インメモリ部に書き込まれる。この場合は、このメモリ
(29)の内容を読み出して再生した場合、上述の場
合と比較して、画面が1ラインだけ下方に移動するだけ
である。
図への破線の場合の、垂直カウンタ(10)の、11数
内容の変化を第2図IIに示し、このときもフレートメ
モリ部6.二転送されて来たデジタル映像信号の各ライ
ン信号は、そのときの外部水平同期f菖別口、の前Hの
タイミングにおいて、垂直カウンタ (10)からフレ
ームメモリ部に供給される、その計数値に対応したア]
・レスのラインメモリ部に害き込まれる。即ら、外部垂
直同期信号VD、に列する外部水平同期信号1印、の位
相が第2図Cのときは、第2図、lに示す如く、そのア
ドレスは2.4.6.8、・・・と変化し、外部垂直同
期信号VD、に対する外部水平同期信号11D1 の位
相が第2図Bのときは、第2図1に示す如く、そのアド
レスは3.5.7.9、・・・と変化する。従って、こ
れら第2図J、Iから、ビデオメモリ (29)に供給
されるデジタル映像信号の内、最初の1フイ一ルド分は
、フレームメモリ部の2から始まる偶数アドレスのライ
ンメモリ部に書き込まれ、それに続く1フイ一ルド分は
、フレーノ、メモリ部の3から始まる奇数アドレスのラ
インメモリ部に書き込まれる。この場合は、このメモリ
(29)の内容を読み出して再生した場合、上述の場
合と比較して、画面が1ラインだけ下方に移動するだけ
である。
従って、入力映像信号の内の1フレ一ム分の信号が、前
半の奇数フィールド分の信号及び後半に続く偶数フィー
ルド分の信号は固より、ノンインターレス信号の映像信
号であっても、前半及び後半の信号において、フィール
ドの奇偶が入り乱れていても、あるいはフィールドの奇
偶がなくても、夫々ビデオメモリ (29)には、入力
映像信号の1フレ一ム分の信号が、その前半の1フイ一
ルド分及びその1多半の1フイ一ルド分が、ライン毎に
交互に書き込まれ、即ち1フレ一ム分のデジタル映像信
Sが書き込まれる。
半の奇数フィールド分の信号及び後半に続く偶数フィー
ルド分の信号は固より、ノンインターレス信号の映像信
号であっても、前半及び後半の信号において、フィール
ドの奇偶が入り乱れていても、あるいはフィールドの奇
偶がなくても、夫々ビデオメモリ (29)には、入力
映像信号の1フレ一ム分の信号が、その前半の1フイ一
ルド分及びその1多半の1フイ一ルド分が、ライン毎に
交互に書き込まれ、即ち1フレ一ム分のデジタル映像信
Sが書き込まれる。
このようにしてビデオメモリに書き込まれた1フレ一ム
分のデジタル映像信号は、インターレス方式で、又はノ
ンインターレース方式で読み出され、この3ノこみ出さ
れた1フレ一ム分のテ゛ジタル映像信号は、D/Δ変換
回路に供給されてアナログ映像信号に変換された後(デ
ジタル映像信号のま\も可)、上述の内部水平同期信号
II 1)2及び内部垂直同期信号VD2と共に、モニ
タ受像機(32)に供給することにより、垂直解像度の
高い映像を再生ずることができる。
分のデジタル映像信号は、インターレス方式で、又はノ
ンインターレース方式で読み出され、この3ノこみ出さ
れた1フレ一ム分のテ゛ジタル映像信号は、D/Δ変換
回路に供給されてアナログ映像信号に変換された後(デ
ジタル映像信号のま\も可)、上述の内部水平同期信号
II 1)2及び内部垂直同期信号VD2と共に、モニ
タ受像機(32)に供給することにより、垂直解像度の
高い映像を再生ずることができる。
但し、この映像記J、iff装置に供給される映像信号
が、VTRからの変速再生信号とか、マイクロコンピュ
ータからのノンインターレース方式の映像信“・シであ
る場合は、通常のインターレース方式の映像(1]号に
比べれば、再生映像の垂直解像度は落ちるが、いずれに
しても、i)を来例の場合に比べれば、夫々の映像信号
においては、その再生画像の垂直解像度は高く成ってい
る。
が、VTRからの変速再生信号とか、マイクロコンピュ
ータからのノンインターレース方式の映像信“・シであ
る場合は、通常のインターレース方式の映像(1]号に
比べれば、再生映像の垂直解像度は落ちるが、いずれに
しても、i)を来例の場合に比べれば、夫々の映像信号
においては、その再生画像の垂直解像度は高く成ってい
る。
又、メモリ (29)に供給されるデジタル映像信号の
フィールドの奇偶を判別するフィールド判別回路を必要
としないので、回路構成も簡単に成る。
フィールドの奇偶を判別するフィールド判別回路を必要
としないので、回路構成も簡単に成る。
上述の実施例においては、ビデオRAM(29)がライ
ンメモリ部及びフレームメモリ部から構成された場合に
ついて述べたが、フレームメモリ部のみから構成される
場合は、水平カウンタ(7)の計数出力を、水平アドレ
ス信号としてメモリ制御回路(30)を1ffllして
ビデオRAM(29)に与えると共に、垂直カウンタ
(1o)の計数出力を、外部水平同期信号+10.又は
内部水平同期信号1(D2がラッチパルスとして供給さ
れるラッチ回路に供給し、そのランチ出力を垂直アドレ
ス信号としてメモリ制御回路(30)を通じてビデオR
AM(29)に与えるようにすれば良い。
ンメモリ部及びフレームメモリ部から構成された場合に
ついて述べたが、フレームメモリ部のみから構成される
場合は、水平カウンタ(7)の計数出力を、水平アドレ
ス信号としてメモリ制御回路(30)を1ffllして
ビデオRAM(29)に与えると共に、垂直カウンタ
(1o)の計数出力を、外部水平同期信号+10.又は
内部水平同期信号1(D2がラッチパルスとして供給さ
れるラッチ回路に供給し、そのランチ出力を垂直アドレ
ス信号としてメモリ制御回路(30)を通じてビデオR
AM(29)に与えるようにすれば良い。
次に、第3図を参照して、本発明を適用して好適な、静
止画通信端末について説明する。
止画通信端末について説明する。
第1図において、(21)はコンピュータ(マイクロコ
ンピュータ)で、CPU (中央処理装置)(22)
、ROM (23)及びRAM (2/I)がら↑1(
1成される。(25)は、cPU(22)のバス(デー
タバス、アドレスバス、制御バス等から成る)で、12
0M(23)及びRAM(24)は、このハス(25)
に接続されている。そして、このコンピュータ(21)
は、この静止画通信端末の各部を制御する。
ンピュータ)で、CPU (中央処理装置)(22)
、ROM (23)及びRAM (2/I)がら↑1(
1成される。(25)は、cPU(22)のバス(デー
タバス、アドレスバス、制御バス等から成る)で、12
0M(23)及びRAM(24)は、このハス(25)
に接続されている。そして、このコンピュータ(21)
は、この静止画通信端末の各部を制御する。
(20)は、伝送線路(19)とハス(25)との間に
接続された、その伝送線路(1つ)の静止画信号のプロ
トコル及び伝送速度に応じた通信インターフェース及び
通信処理回路である。この通信処理回路は、送信のだめ
の符号化、変調等及び受信のための復号化、+’sL
;WI等の夫々送信処理及び受信処理を行うものである
。
接続された、その伝送線路(1つ)の静止画信号のプロ
トコル及び伝送速度に応じた通信インターフェース及び
通信処理回路である。この通信処理回路は、送信のだめ
の符号化、変調等及び受信のための復号化、+’sL
;WI等の夫々送信処理及び受信処理を行うものである
。
(29)はビデオメモリ (ビデオRAM)で、フレー
ムメモリにて構成され、バス(25)に接続されている
。(30)はメモリ制御回路(書込み/読み出し制御回
路及びアドレス信号発生回路)で、ハス(25)に接続
されて、コンピュータ(21)によって制御される。
ムメモリにて構成され、バス(25)に接続されている
。(30)はメモリ制御回路(書込み/読み出し制御回
路及びアドレス信号発生回路)で、ハス(25)に接続
されて、コンピュータ(21)によって制御される。
(28)は、第1図で説明した同期分離回路(2) 、
PLL回路(12) 、水平カウンタ(7)及び垂直カ
ウンタ(10)から成る同期回路で、ここでは入力端子
(1)に供給されるビデオカメラ、VTR等からの複合
映像信号を受けて、これから外部水平同期信号及び外部
垂直同期信号を分離し、これらの信号に基づいて、内部
水平同期信号、内部垂直同期信号及びクロック信号を形
成する。
PLL回路(12) 、水平カウンタ(7)及び垂直カ
ウンタ(10)から成る同期回路で、ここでは入力端子
(1)に供給されるビデオカメラ、VTR等からの複合
映像信号を受けて、これから外部水平同期信号及び外部
垂直同期信号を分離し、これらの信号に基づいて、内部
水平同期信号、内部垂直同期信号及びクロック信号を形
成する。
又、入力端子(1)からの複合映像信号は、A/D変換
回路(27)に供給され、同期回路(28)からのクロ
ック信号によって、その映像信号がデジタル映像信号に
変換された後、ビデオメモリ (29)に供給されて、
静止画信号としてのフレーム映像信号が書き込まれる。
回路(27)に供給され、同期回路(28)からのクロ
ック信号によって、その映像信号がデジタル映像信号に
変換された後、ビデオメモリ (29)に供給されて、
静止画信号としてのフレーム映像信号が書き込まれる。
又、第1図における水平カウンタ(7)及び垂直カウン
タ(10)からの各出力は、上述と同様に、メモリ制御
回路(30)を通じて、メモリ(29)に供給される。
タ(10)からの各出力は、上述と同様に、メモリ制御
回路(30)を通じて、メモリ(29)に供給される。
尚、このメモリ (29)へのデジタル映像信号の書き
込みの仕方は、第1図と同様なので、説明を省111h
する。
込みの仕方は、第1図と同様なので、説明を省111h
する。
又、上述の書き込み時のアドレス信号又はこれとは別の
読み出し専用のアドレス信号を用いて、フレームメモリ
(29)から3売み出されたフレーム映像信号(デジ
タルフレーム映像信号)は、D/A変換器(31)に供
給されてアナログ映像49号に変換され、同期回路(2
8)からの内部水平同期信号及び内部垂直同期(ハ号と
共に、モニタ受像機(32”)及びビデオプリンタ(3
3)に供給されると共に、コンピュータ(21)を通シ
フインターフェース及び通信処理回路(2o)に供給さ
れ、伝送線路(19)を通して、他の静止画通信端末に
供給される。
読み出し専用のアドレス信号を用いて、フレームメモリ
(29)から3売み出されたフレーム映像信号(デジ
タルフレーム映像信号)は、D/A変換器(31)に供
給されてアナログ映像49号に変換され、同期回路(2
8)からの内部水平同期信号及び内部垂直同期(ハ号と
共に、モニタ受像機(32”)及びビデオプリンタ(3
3)に供給されると共に、コンピュータ(21)を通シ
フインターフェース及び通信処理回路(2o)に供給さ
れ、伝送線路(19)を通して、他の静止画通信端末に
供給される。
面、上述の実施例では、ビデオメモリとして、デジタル
映像信号の1フレ一ム分を記憶しるメモリの場合につい
て述べたが、複数フレーム分のデジタル映像信号を記1
.αし得るメモリであっても良い。
映像信号の1フレ一ム分を記憶しるメモリの場合につい
て述べたが、複数フレーム分のデジタル映像信号を記1
.αし得るメモリであっても良い。
上記せる本発明によれば、映像信号をフレーム単位で記
1aすることのできる映像記す、α装置において、映像
信号がインターレース方式あるいはノンインターレース
方式の信号のいずれであっても、又、元々インターレー
ス方式のfB号であって、フィールドの奇偶が明らかで
なか、ったり、奇数及び偶数フィールドの信号が人肌れ
ていても、回路構成簡単にして、垂直解像度の高い映像
信号を読み出することのできるものを得ることができる
。
1aすることのできる映像記す、α装置において、映像
信号がインターレース方式あるいはノンインターレース
方式の信号のいずれであっても、又、元々インターレー
ス方式のfB号であって、フィールドの奇偶が明らかで
なか、ったり、奇数及び偶数フィールドの信号が人肌れ
ていても、回路構成簡単にして、垂直解像度の高い映像
信号を読み出することのできるものを得ることができる
。
第1図は本発明の実施例を示すブロック線図、第2図は
第1図の実施例の動作説明に供するタイミングチャート
、第3図は本発明を適用して好適な静止画通信端末の一
例を示すブロック線図である。 (2)は同期分面1回路、(7)は水平カウンタ、(1
0)は垂直カウンタ、(12)はPLL回路、(27)
はA/D変換回路、(29)はビデオメモリ、(30)
はメモリ制御回路、(31)は■)/A変伴j回路、 はモニク受像鍜である。
第1図の実施例の動作説明に供するタイミングチャート
、第3図は本発明を適用して好適な静止画通信端末の一
例を示すブロック線図である。 (2)は同期分面1回路、(7)は水平カウンタ、(1
0)は垂直カウンタ、(12)はPLL回路、(27)
はA/D変換回路、(29)はビデオメモリ、(30)
はメモリ制御回路、(31)は■)/A変伴j回路、 はモニク受像鍜である。
Claims (1)
- 【特許請求の範囲】 映像信号をフレーム単位で記憶するメモリと、クロック
信号が供給されて計数され、上記映像信号に関連した外
部水平同期信号に同期した水平周波数の2倍の周波数を
有する内部周波数信号を発生する水平カウンタと、 上記内部周波数信号が供給されて計数され、上記映像信
号に関連した外部垂直同期信号に同期した内部垂直同期
信号を発生する垂直カウンタとを有し、 上記垂直カウンタの計数出力の内、上記外部水平同期信
号又は上記水平カウンタから得た上記外部同期信号に同
期した内部水平同期信号のタイミングで選択された出力
を、垂直アドレス信号として上記メモリに供給するよう
にしたことを特徴とする映像記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63159934A JPH029277A (ja) | 1988-06-28 | 1988-06-28 | 映像記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63159934A JPH029277A (ja) | 1988-06-28 | 1988-06-28 | 映像記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH029277A true JPH029277A (ja) | 1990-01-12 |
Family
ID=15704347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63159934A Pending JPH029277A (ja) | 1988-06-28 | 1988-06-28 | 映像記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH029277A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5516222A (en) * | 1995-01-04 | 1996-05-14 | Brother International Corporation | Printing device having limited movement paper guide |
US7053877B2 (en) | 1995-11-30 | 2006-05-30 | Hitachi, Ltd. | Liquid crystal display control device |
-
1988
- 1988-06-28 JP JP63159934A patent/JPH029277A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5516222A (en) * | 1995-01-04 | 1996-05-14 | Brother International Corporation | Printing device having limited movement paper guide |
US7053877B2 (en) | 1995-11-30 | 2006-05-30 | Hitachi, Ltd. | Liquid crystal display control device |
US7202848B2 (en) | 1995-11-30 | 2007-04-10 | Hitachi, Ltd. | Liquid crystal display control device |
US7808469B2 (en) | 1995-11-30 | 2010-10-05 | Hitachi, Ltd. | Liquid crystal display control device |
US8184084B2 (en) | 1995-11-30 | 2012-05-22 | Hitachi, Ltd. | Liquid crystal display control device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62102671A (ja) | 2画面テレビ受像機 | |
EP0245745B1 (en) | Image processing system | |
JPH02228183A (ja) | 記録再生装置 | |
JP2997884B2 (ja) | テレビジョン信号処理システム | |
JPH029277A (ja) | 映像記憶装置 | |
JPH0743755Y2 (ja) | テレテキスト受信システムのマルチページディスプレイ装置 | |
JPH05292476A (ja) | 汎用走査周期変換装置 | |
GB2248745A (en) | Picture signal superposing circuit | |
JP3407449B2 (ja) | 走査線変換回路 | |
JP3300103B2 (ja) | 静止画送出装置および静止画受信表示装置 | |
JP3410117B2 (ja) | 信号処理アダプタ | |
JP2711142B2 (ja) | 時間伸長回路 | |
JP2860988B2 (ja) | 画像記憶装置 | |
JP2737149B2 (ja) | 画像記憶装置 | |
JP2908870B2 (ja) | 画像記憶装置 | |
JP2692128B2 (ja) | 画像処理回路 | |
JPS62269482A (ja) | 画像処理装置 | |
JP3112078B2 (ja) | 画像記憶装置 | |
JPS63257785A (ja) | 走査周波数変換方式 | |
JP2681996B2 (ja) | 画像処理装置 | |
JP2792050B2 (ja) | ノンインターレース走査識別装置 | |
JPH1165539A (ja) | 信号変換方法および信号変換装置 | |
JP2737148B2 (ja) | 画像記憶装置 | |
JPH0548667B2 (ja) | ||
KR19980030984A (ko) | 입체 영상 신호 처리 장치 및 방법 |