JP2792050B2 - ノンインターレース走査識別装置 - Google Patents
ノンインターレース走査識別装置Info
- Publication number
- JP2792050B2 JP2792050B2 JP63258491A JP25849188A JP2792050B2 JP 2792050 B2 JP2792050 B2 JP 2792050B2 JP 63258491 A JP63258491 A JP 63258491A JP 25849188 A JP25849188 A JP 25849188A JP 2792050 B2 JP2792050 B2 JP 2792050B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- field
- interlaced scanning
- vtr
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、VTR等の画像信号が、インターレース走
査、ノンインターレース走査のいずれであるかを識別す
るノンインターレース走査識別装置に関する。
査、ノンインターレース走査のいずれであるかを識別す
るノンインターレース走査識別装置に関する。
従来、２つのTV信号あるいはVTRからの映像信号を使
って、ピクチャー・イン・ピクチャー（PIP）等の親画
・子画を再生する場合、子画面映像信号の第１フィール
ド、第２フィールドを判定し、これをそれぞれ別のメモ
リ領域に蓄え、この蓄えられたメモリ内の子画面データ
は、親画面の映像信号に同期して親画面の第１フィール
ドには子画面の第１フィールドのデータを、親画面の第
２フィールドには子画面の第２フィールドのデータを出
力するようにしていた。
って、ピクチャー・イン・ピクチャー（PIP）等の親画
・子画を再生する場合、子画面映像信号の第１フィール
ド、第２フィールドを判定し、これをそれぞれ別のメモ
リ領域に蓄え、この蓄えられたメモリ内の子画面データ
は、親画面の映像信号に同期して親画面の第１フィール
ドには子画面の第１フィールドのデータを、親画面の第
２フィールドには子画面の第２フィールドのデータを出
力するようにしていた。
また、子画面信号としてVTRからの静止画信号を入力
する場合、静止画信号はVTRの機能上ノンインターレー
ス走査になってしまうため、フィールド判別信号が第１
フィールドか第２フィールドに固定してしまうという状
況が生じている。
する場合、静止画信号はVTRの機能上ノンインターレー
ス走査になってしまうため、フィールド判別信号が第１
フィールドか第２フィールドに固定してしまうという状
況が生じている。
従来のVTR装置に組み込まれたノンインターレース走
査識別信号を発生する回路として、第２図の回路図に示
すものがある。VTRの通常再生時は、入力端子14から入
力される静止画要求信号STがオフ状態でスイッチ９がオ
フ状態となり、ノンインターレース走査識別信号が論理
「Ｌ」になる。これに対し外部より入力される静止画要
求信号STがオン状態になるとスイッチ９はオン状態とな
り、出力端子13のノンインターレース走査識別信号が論
理「Ｈ」になる。
査識別信号を発生する回路として、第２図の回路図に示
すものがある。VTRの通常再生時は、入力端子14から入
力される静止画要求信号STがオフ状態でスイッチ９がオ
フ状態となり、ノンインターレース走査識別信号が論理
「Ｌ」になる。これに対し外部より入力される静止画要
求信号STがオン状態になるとスイッチ９はオン状態とな
り、出力端子13のノンインターレース走査識別信号が論
理「Ｈ」になる。
ただし、このノンインターレース走査識別信号は、VT
R装置内で得られており、外部には出力されないので同
一のVTR装置内ではPIPなどの画像加工処理に使用するこ
とはできるが、VTRの信号を外部でPIPなどの画像加工処
理する場合に使用することができなかった。
R装置内で得られており、外部には出力されないので同
一のVTR装置内ではPIPなどの画像加工処理に使用するこ
とはできるが、VTRの信号を外部でPIPなどの画像加工処
理する場合に使用することができなかった。
このためVTRから静止画信号が出力されている時に外
部で画像加工処理（PIP）する場合に起こる問題を次に
述べる。
部で画像加工処理（PIP）する場合に起こる問題を次に
述べる。
仮に、VTRの静止画信号が第１フィールドに固定した
場合、子画面信号の書込みはフィールド判別により常に
第１フィールド用のメモリに書込まれるが、親画面信号
が従来のインターレース信号であると、第１フィールド
用のメモリだけではなく、第２フィールド用のメモリか
らも読出しが行われる。この場合、第２フィールド用の
メモリ内データは書換えられないため、再生される子画
面信号は、常に書換えられている第１フィールドのデー
タと全く書換えられていない第２フィールドのデータよ
り構成されるという現象を生じていた。
場合、子画面信号の書込みはフィールド判別により常に
第１フィールド用のメモリに書込まれるが、親画面信号
が従来のインターレース信号であると、第１フィールド
用のメモリだけではなく、第２フィールド用のメモリか
らも読出しが行われる。この場合、第２フィールド用の
メモリ内データは書換えられないため、再生される子画
面信号は、常に書換えられている第１フィールドのデー
タと全く書換えられていない第２フィールドのデータよ
り構成されるという現象を生じていた。
この問題を解決するために、子画面信号としてVTRか
らの静止画信号を使用する場合は、書込みを第１フィー
ルド（第２フィールド）に固定すると共に、読出しにお
いても親信号が第1,第２フィールドのどちらを走査して
いるにもかかわらず、常に書込みの行われているフィー
ルドの画面を再生するような処理を行う必要があった。
そのため、子画面信号がノンインターレース走査（VTR
の静止画信号）であることを示すノンインターレース走
査識別信号を、VTR装置の外部でも必要としていた。
らの静止画信号を使用する場合は、書込みを第１フィー
ルド（第２フィールド）に固定すると共に、読出しにお
いても親信号が第1,第２フィールドのどちらを走査して
いるにもかかわらず、常に書込みの行われているフィー
ルドの画面を再生するような処理を行う必要があった。
そのため、子画面信号がノンインターレース走査（VTR
の静止画信号）であることを示すノンインターレース走
査識別信号を、VTR装置の外部でも必要としていた。
上述した従来のノンインターレース走査識別信号は、
VTRの静止画要求をオンとする時にVTR内で得られていた
ため、同一のVTR内では使用することごだきたが、VTRの
信号を外部でPIP等の画像加工処理をする場合にはノン
インターレース識別信号が得られず、不都合を生じると
いう欠点がある。
VTRの静止画要求をオンとする時にVTR内で得られていた
ため、同一のVTR内では使用することごだきたが、VTRの
信号を外部でPIP等の画像加工処理をする場合にはノン
インターレース識別信号が得られず、不都合を生じると
いう欠点がある。
本発明の目的は、このような欠点を除き、装置外部で
画像加工処理時にノンインターレース走査識別信号が容
易に得られるようにしたノンインターレース走査識別装
置を提供することにある。
画像加工処理時にノンインターレース走査識別信号が容
易に得られるようにしたノンインターレース走査識別装
置を提供することにある。
〔課題を解決するための手段〕 本発明のノンインターレース走査識別装置の構成は、
ｎ段のＤ型フリップフロップを直列接続して構成され、
画像信号の垂直同期信号をクロックとしこの画像信号の
第１または第２のフィールドを判定するフィールド判別
信号を入力信号として順次シフトさせるシフトレジスタ
と、このシフトレジスタの全てのＤ型フリップフロップ
の非反転出力端子および全ての反転出力端の各信号によ
りそれぞれ論理積をとる第１および第２のAND回路と、
これら第１および第２のAND回路の論理和をとりその出
力をノンインターレース走査識別信号として出力するOR
回路とを備えることを特徴とする。
ｎ段のＤ型フリップフロップを直列接続して構成され、
画像信号の垂直同期信号をクロックとしこの画像信号の
第１または第２のフィールドを判定するフィールド判別
信号を入力信号として順次シフトさせるシフトレジスタ
と、このシフトレジスタの全てのＤ型フリップフロップ
の非反転出力端子および全ての反転出力端の各信号によ
りそれぞれ論理積をとる第１および第２のAND回路と、
これら第１および第２のAND回路の論理和をとりその出
力をノンインターレース走査識別信号として出力するOR
回路とを備えることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のノンインターレース識別
装置の回路図である。本実施例は、ｎ段（ｎは２以上の
整数）のＤ型フリップフロップ（以下Ｄ−F/Fという）
１〜５からなるシフトレジスタと、AND回路6,7と、OR回
路８とで構成される。
装置の回路図である。本実施例は、ｎ段（ｎは２以上の
整数）のＤ型フリップフロップ（以下Ｄ−F/Fという）
１〜５からなるシフトレジスタと、AND回路6,7と、OR回
路８とで構成される。
このシフトレジスタは、垂直同期信号VSが入力端子12
から入力される度に、入力端子11からの現フィールドの
フィールド判別信号FDをＤ−F/F1のデータ入力端Ｄから
ラッチし、１フィールド前のフィールド判別信号である
Ｄ−F/F1の非反転出力端Ｑの出力をＤ−F/F2のデータ入
力端Ｄからラッチする。また、２フィールド前のフィー
ルド判別信号であるＤ−F/F2の非反転出力端Ｑの出力を
Ｄ−F/F3のデータ入力端Ｄからラッチするというよう
に、次次のＤ−F/F内データをシフトしていく。
から入力される度に、入力端子11からの現フィールドの
フィールド判別信号FDをＤ−F/F1のデータ入力端Ｄから
ラッチし、１フィールド前のフィールド判別信号である
Ｄ−F/F1の非反転出力端Ｑの出力をＤ−F/F2のデータ入
力端Ｄからラッチする。また、２フィールド前のフィー
ルド判別信号であるＤ−F/F2の非反転出力端Ｑの出力を
Ｄ−F/F3のデータ入力端Ｄからラッチするというよう
に、次次のＤ−F/F内データをシフトしていく。
次に、ｎ個のＤ−F/F1〜５の非反転出力端より出力
されたｎフィールド分のフィールド判別信号をAND回路
６で、またｎ個のＤ−F/F1〜５の反転出力端Ｑより出力
されたｎフィールド分のフィールド判別結果をAND回路
７で論理積をとる。
されたｎフィールド分のフィールド判別信号をAND回路
６で、またｎ個のＤ−F/F1〜５の反転出力端Ｑより出力
されたｎフィールド分のフィールド判別結果をAND回路
７で論理積をとる。
これらAND回路6,7のいずれかの結果が論理「Ｈ」にな
ったとすると、ｎ個のＤ−F/F内データすべてが一致し
たということになり、ｎ個のフィールドを走査する間、
フィールド判別結果が常に固定であったことがわかる。
このようにフィールド判別結果が連続して固定であると
いうことは、画像信号がVTRの静止画信号のようにノン
インターレース走査を行なっているといえる。
ったとすると、ｎ個のＤ−F/F内データすべてが一致し
たということになり、ｎ個のフィールドを走査する間、
フィールド判別結果が常に固定であったことがわかる。
このようにフィールド判別結果が連続して固定であると
いうことは、画像信号がVTRの静止画信号のようにノン
インターレース走査を行なっているといえる。
従って、AND回路6,7の論理和をとったOR回路８の出力
が論理「Ｈ」の時は常にノンインターレース走査を行っ
ていると識別される。
が論理「Ｈ」の時は常にノンインターレース走査を行っ
ていると識別される。
以上説明したように本発明は、連続したｎフィールド
分のフィールド識別信号の画像信号から得るように構成
すると共に、これらのフィールド識別信号の論理積をと
ることにより、ノンインターレース走査であることを識
別することができ、画像信号から直接、VTRの静止画状
態を認識できる。
分のフィールド識別信号の画像信号から得るように構成
すると共に、これらのフィールド識別信号の論理積をと
ることにより、ノンインターレース走査であることを識
別することができ、画像信号から直接、VTRの静止画状
態を認識できる。
従って、VTRからの静止画信号をTV等に取り込んでか
らPIP等の画像加工処理する場合でも、静止画信号であ
ることを示すコントロール信号を外部から加える必要が
ないため、接続用ケーブル数を少なくできるという効果
がある。
らPIP等の画像加工処理する場合でも、静止画信号であ
ることを示すコントロール信号を外部から加える必要が
ないため、接続用ケーブル数を少なくできるという効果
がある。
第１図は本発明の一実施例の回路図、第２図は従来のノ
ンインターレース走査識別回路の一例をの回路図であ
る。 1,2,3,4,5……Ｄ−F/F、6,7……AND回路、８……OR回
路、９……スイッチ、11,12,14……入力端子、13……出
力端子。
ンインターレース走査識別回路の一例をの回路図であ
る。 1,2,3,4,5……Ｄ−F/F、6,7……AND回路、８……OR回
路、９……スイッチ、11,12,14……入力端子、13……出
力端子。
Claims (1)
- 【請求項１】ｎ段のＤ型フリップフロップを直列接続し
て構成され、画像信号の垂直同期信号をクロックとしこ
の画像信号の第１または第２のフィールドを判定するフ
ィールド判別信号を入力信号として順次シフトさせるシ
フトレジスタと、このシフトレジスタの全てのＤ型フリ
ップフロップの非反転出力端および全ての反転出力端の
各信号によりそれぞれ論理積をとる第１および第２のAN
D回路と、これら第１および第２のAND回路の論理和をと
りその出力をノンインターレース走査識別信号として出
力するOR回路とを備えることを特徴とするノンインター
レース走査識別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258491A JP2792050B2 (ja) | 1988-10-14 | 1988-10-14 | ノンインターレース走査識別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258491A JP2792050B2 (ja) | 1988-10-14 | 1988-10-14 | ノンインターレース走査識別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105787A JPH02105787A (ja) | 1990-04-18 |
| JP2792050B2 true JP2792050B2 (ja) | 1998-08-27 |
Family
ID=17320947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63258491A Expired - Lifetime JP2792050B2 (ja) | 1988-10-14 | 1988-10-14 | ノンインターレース走査識別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792050B2 (ja) |
-
1988
- 1988-10-14 JP JP63258491A patent/JP2792050B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02105787A (ja) | 1990-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301026A (en) | Picture editing apparatus in a digital still video camera system | |
| JP2655159B2 (ja) | ピクチヤーインピクチヤーのビデオ信号発生回路 | |
| JPH0564911B2 (ja) | ||
| KR910004274B1 (ko) | 픽처-인-픽처에 있어서 복수화면 회전 이동 간격 제어회로 및 제어방법 | |
| US5392069A (en) | Image processing apparatus which can process a plurality of kinds of images having different aspect ratios | |
| JP2792050B2 (ja) | ノンインターレース走査識別装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| US5729247A (en) | Screen display device | |
| US5369498A (en) | Video disk player comprising a signal selection circuit for selecting one of a video data signal and a luminance signal as an output signal | |
| JPH0314272B2 (ja) | ||
| JPH10173995A (ja) | ビデオ信号切り替え回路 | |
| JPH0453365A (ja) | フィールド判定補正装置 | |
| JPH0543565Y2 (ja) | ||
| KR0139125B1 (ko) | 동시화면표시장치의 라인보상방법 및 그 회로 | |
| JPH02193468A (ja) | ピクチヤインピクチヤ処理回路 | |
| JP2781924B2 (ja) | スーパーインポーズ装置 | |
| JPH02215284A (ja) | 特殊画像表示装置 | |
| JPH02185167A (ja) | ノンインターレース走査識別回路 | |
| JPH029277A (ja) | 映像記憶装置 | |
| JPS61192185A (ja) | ２画面テレビ受信機 | |
| JPH0575985A (ja) | キヤプシヨンデコーダ表示装置 | |
| JPH0797844B2 (ja) | 親子画像表示装置 | |
| JPH06311455A (ja) | テレビジョン受像機 | |
| JPS63252071A (ja) | 映像記録再生装置 | |
| JPH01235483A (ja) | 画像拡大処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |