JPH0564911B2 - - Google Patents
Info
- Publication number
- JPH0564911B2 JPH0564911B2 JP60160580A JP16058085A JPH0564911B2 JP H0564911 B2 JPH0564911 B2 JP H0564911B2 JP 60160580 A JP60160580 A JP 60160580A JP 16058085 A JP16058085 A JP 16058085A JP H0564911 B2 JPH0564911 B2 JP H0564911B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- screen
- signal
- sub
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 63
- 238000010586 diagram Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、二つの異なる映像を、同一画面上に
表示する二画面テレビ受信機に関するものであ
る。
表示する二画面テレビ受信機に関するものであ
る。
従来の技術
従来より、二画面テレビ受信機は、様々な回路
形式で実現されてきた。その実現に当たつて必要
な技術の一つに、インターレース制御回路があ
る。すなわち、テレビ放送映像は、第１フイール
ドと第２フイールドの２つを合わせた１フレーム
で、一枚の画像を構成しており、２つの異なる映
像（互いに、同期信号の周波数、位相が異なる。）
を同一画面上に表示するには、両者のフイールド
の関係を合わせる必要があり、これを実現するの
が、インターレース制御回路である。本発明は、
二画面テレビ受信機の、特に、インターレース制
御回路に関するものである。
形式で実現されてきた。その実現に当たつて必要
な技術の一つに、インターレース制御回路があ
る。すなわち、テレビ放送映像は、第１フイール
ドと第２フイールドの２つを合わせた１フレーム
で、一枚の画像を構成しており、２つの異なる映
像（互いに、同期信号の周波数、位相が異なる。）
を同一画面上に表示するには、両者のフイールド
の関係を合わせる必要があり、これを実現するの
が、インターレース制御回路である。本発明は、
二画面テレビ受信機の、特に、インターレース制
御回路に関するものである。
以下、図面を参照しながら、従来の二画面テレ
ビ受信機のインターレース制御回路の一例につい
て説明を行なう。第３図は、二画面テレビ受信機
の模式図で、３１はテレビ受信機、３２は親画
面、３３は親画面３２の一部分に合成された子画
面である。
ビ受信機のインターレース制御回路の一例につい
て説明を行なう。第３図は、二画面テレビ受信機
の模式図で、３１はテレビ受信機、３２は親画
面、３３は親画面３２の一部分に合成された子画
面である。
第４図は、二画面テレビ受信機のブロツク図
で、４１はCRT、４２は親画面用映像信号の入
力端子、４３は子画面用映像信号の入力端子、４
４は親画面の信号を処理する回路部、４５は子画
面の信号を処理する回路部、４６は親画面回路部
４４の出力、４７は子画面回路部４５の出力、４
８は２入力１出力のスイツチ、４９はCRT４１
を偏向する信号である。
で、４１はCRT、４２は親画面用映像信号の入
力端子、４３は子画面用映像信号の入力端子、４
４は親画面の信号を処理する回路部、４５は子画
面の信号を処理する回路部、４６は親画面回路部
４４の出力、４７は子画面回路部４５の出力、４
８は２入力１出力のスイツチ、４９はCRT４１
を偏向する信号である。
以下、上記構成の従来例についてその動作を説
明する。スイツチ４８が上側に接続されている時
は、CRT４１には親画面用映像信号４２が伝え
られ、下側に接続されている時には子画面用映像
信号４３が伝えられる。すなわち、第３図の子画
面３３の部分を、CRT４１が偏向信号４９によ
り走査している時のみスイツチ４８を下側に接続
する。子画面回路部４５では、子画面映像信号入
力４３に対し、主に、次の２つの処理をする。
明する。スイツチ４８が上側に接続されている時
は、CRT４１には親画面用映像信号４２が伝え
られ、下側に接続されている時には子画面用映像
信号４３が伝えられる。すなわち、第３図の子画
面３３の部分を、CRT４１が偏向信号４９によ
り走査している時のみスイツチ４８を下側に接続
する。子画面回路部４５では、子画面映像信号入
力４３に対し、主に、次の２つの処理をする。
(1) CRT４１の偏向信号４９に同期を合わせる。
(2) 子画面３３の大きさに、映像を縮小する。
このため、子画面回路部４５では、メモリが必
要になる。このような機能を、２つんフイール
ド・メモリ部を含む回路で実現した従来例とし
て、例えば、特開昭54−156420号公報がある。
要になる。このような機能を、２つんフイール
ド・メモリ部を含む回路で実現した従来例とし
て、例えば、特開昭54−156420号公報がある。
以下、第５図を参照し、上記従来例を説明す
る。図において、４３は子画面用映像信号の入力
端子、４７は子画面回路部４５の映像信号出力端
子、４９は親画面の同期信号の入力端子で、
各々、第４図の同一番号のものに対応する。５１
は子画面のフイールド極性検出部、５２は親画面
のフイールド極性検出部、５３，５４は各々、子
画面３３の１フイールド分の映像信号を記憶でき
る容量をもつたメモリ部で、５３をＡフイール
ド・メモリ、５４をＢフイールド・メモリとす
る。５４は子画面用映像信号から同期信号を分離
する回路部、５５はインターレース制御回路部、
５６，５７はスイツチ、５８はメモリ制御部であ
る。
る。図において、４３は子画面用映像信号の入力
端子、４７は子画面回路部４５の映像信号出力端
子、４９は親画面の同期信号の入力端子で、
各々、第４図の同一番号のものに対応する。５１
は子画面のフイールド極性検出部、５２は親画面
のフイールド極性検出部、５３，５４は各々、子
画面３３の１フイールド分の映像信号を記憶でき
る容量をもつたメモリ部で、５３をＡフイール
ド・メモリ、５４をＢフイールド・メモリとす
る。５４は子画面用映像信号から同期信号を分離
する回路部、５５はインターレース制御回路部、
５６，５７はスイツチ、５８はメモリ制御部であ
る。
以上のように構成された、従来の二画面テレビ
受信機の子画面回路部４５について、以下、動作
を説明する。フイールド極性極出部５１，５２で
は、各々の入力信号の水平同期信号の水平同期信
号と垂直同期信号との関係をみることにより、フ
イールドの極性を検出する。子画面のフイールド
極性検出部５１の出力は、スイツチ５６を制御
し、子画面用映像信号入力４３を、どちらのフイ
ールド・メモリ部に書き込むか、決める。ここで
は子画面のフイールドが、第１フイールドの場合
は、Ａフイールド・メモリ５３へ、第２フイール
ドの場合は、Ｂフイールド・メモリ５４へと、書
き込むことにする。フイールド・メモリ部５３，
５４の読み出しは、基本的には、親画面が第１フ
イールドならば、Ａフイールド・メモリから、第
２フイールドならば、Ｂフイールド・メモリから
行ないたい。ところが、第３図のような二画面構
成では、次のような問題が生じる。すなわち、子
画面３３の垂直方向の大きさを、親画面３２に比
して、１／Ｎに圧縮するためには、垂直方向のメ
モリ書き込みの速度に対する、メモリ読み出し速
度を、Ｎ倍にする必要がある。つまり、スイツチ
５６と５７が、同一フイールド・メモリに接続さ
れている場合に、垂直方向の書き込みが、垂直方
向の読み出しに、追い越される場合が生じる。こ
の場合、追い越される前、例えば、子画面３３の
上半分は、時間的に新しい情報がまた、追い越さ
れ後である下半分は、古い情報が、画面上に表示
されることになり、速い動きの映像等、不自然な
映像になる。そこで、この従来例では、インター
レース制御回路部５５により、上述の追い込し状
態が生じないフイールド・メモリから読み出すよ
うスイツチ５７を制御してやる。この際、子画面
３３の第１フイールドを記憶したＡフイールド・
メモリ部５３を、親画面３２の第２フイールドで
読み出す場合、インターレース関係が、このまま
では、おかしくなるので、Ａフイールド方向の読
み出しを、１水平期間分だけメモリ制御部５８を
介して、遅らしてやる。
受信機の子画面回路部４５について、以下、動作
を説明する。フイールド極性極出部５１，５２で
は、各々の入力信号の水平同期信号の水平同期信
号と垂直同期信号との関係をみることにより、フ
イールドの極性を検出する。子画面のフイールド
極性検出部５１の出力は、スイツチ５６を制御
し、子画面用映像信号入力４３を、どちらのフイ
ールド・メモリ部に書き込むか、決める。ここで
は子画面のフイールドが、第１フイールドの場合
は、Ａフイールド・メモリ５３へ、第２フイール
ドの場合は、Ｂフイールド・メモリ５４へと、書
き込むことにする。フイールド・メモリ部５３，
５４の読み出しは、基本的には、親画面が第１フ
イールドならば、Ａフイールド・メモリから、第
２フイールドならば、Ｂフイールド・メモリから
行ないたい。ところが、第３図のような二画面構
成では、次のような問題が生じる。すなわち、子
画面３３の垂直方向の大きさを、親画面３２に比
して、１／Ｎに圧縮するためには、垂直方向のメ
モリ書き込みの速度に対する、メモリ読み出し速
度を、Ｎ倍にする必要がある。つまり、スイツチ
５６と５７が、同一フイールド・メモリに接続さ
れている場合に、垂直方向の書き込みが、垂直方
向の読み出しに、追い越される場合が生じる。こ
の場合、追い越される前、例えば、子画面３３の
上半分は、時間的に新しい情報がまた、追い越さ
れ後である下半分は、古い情報が、画面上に表示
されることになり、速い動きの映像等、不自然な
映像になる。そこで、この従来例では、インター
レース制御回路部５５により、上述の追い込し状
態が生じないフイールド・メモリから読み出すよ
うスイツチ５７を制御してやる。この際、子画面
３３の第１フイールドを記憶したＡフイールド・
メモリ部５３を、親画面３２の第２フイールドで
読み出す場合、インターレース関係が、このまま
では、おかしくなるので、Ａフイールド方向の読
み出しを、１水平期間分だけメモリ制御部５８を
介して、遅らしてやる。
発明が解決しようとする問題点
近年、子画面に入力される映像源が多様化して
きており、なかには、不正規な映像信号も増えて
きた。ここで問題にするのは、ノン・インターレ
ースの信号である。これは、パーソナル・コンピ
ユータや、VTRの早送り時の映像等に見られ、
フイールドの極性がない映像信号である。この場
合、従来例の構成では、子画面のフイールド極性
検出出力が固定されるため、一方のフイールド・
メモリにばかり情報が書き込まれ、読み出す時
は、両方の、フイールド・メモリを読み出すの
で、不適当である。
きており、なかには、不正規な映像信号も増えて
きた。ここで問題にするのは、ノン・インターレ
ースの信号である。これは、パーソナル・コンピ
ユータや、VTRの早送り時の映像等に見られ、
フイールドの極性がない映像信号である。この場
合、従来例の構成では、子画面のフイールド極性
検出出力が固定されるため、一方のフイールド・
メモリにばかり情報が書き込まれ、読み出す時
は、両方の、フイールド・メモリを読み出すの
で、不適当である。
本発明は、上記問題点に鑑み、ノン・インター
レース信号も入力として取り扱かえる、二画面テ
レビ受信機を提供するものである。
レース信号も入力として取り扱かえる、二画面テ
レビ受信機を提供するものである。
問題点を解決するための手段
上記問題点を解決するために、本発明の二画面
テレビ受信機は、親画面の映像信号のフイールド
極性を検出する回路と、前記フイールド極性に対
応して読み出される、第１フイールド用メモリ、
第２フイールド用メモリと、どちらのフイールド
メモリに子画面の映像信号を書くかを、次の三
者、すなわち、前記親画面のフイールド極性、フ
イールド・メモリの読み出し期間、子画面の垂直
同期信号により交互に切り替わる２値信号、とに
より判定する書き込みフイールド決定回路とを備
えたものである。
テレビ受信機は、親画面の映像信号のフイールド
極性を検出する回路と、前記フイールド極性に対
応して読み出される、第１フイールド用メモリ、
第２フイールド用メモリと、どちらのフイールド
メモリに子画面の映像信号を書くかを、次の三
者、すなわち、前記親画面のフイールド極性、フ
イールド・メモリの読み出し期間、子画面の垂直
同期信号により交互に切り替わる２値信号、とに
より判定する書き込みフイールド決定回路とを備
えたものである。
作 用
本発明のフイールド・メモリ２組は、読み出し
フイールドの極性に対応させており、読み出し時
の動作は、単純に、親画面のフイールド極性側の
メモリを読むだけである。そして、書き込む際
は、基本的には、フイールドごとに、交互に、二
組のフイールド・メモリに書き込む。ただし、フ
イールド・メモリの読み出し状態を監視し、前述
の追い越され状態が生じないようにする。この方
法によれば、ノン・インターレースの信号を、子
画面に供給しても、両者のフイールド・メモリ
に、書き込みが行なわれ、不都合は生じない。
フイールドの極性に対応させており、読み出し時
の動作は、単純に、親画面のフイールド極性側の
メモリを読むだけである。そして、書き込む際
は、基本的には、フイールドごとに、交互に、二
組のフイールド・メモリに書き込む。ただし、フ
イールド・メモリの読み出し状態を監視し、前述
の追い越され状態が生じないようにする。この方
法によれば、ノン・インターレースの信号を、子
画面に供給しても、両者のフイールド・メモリ
に、書き込みが行なわれ、不都合は生じない。
実施例
以下、本発明の一実施例の２画面テレビ受信機
について、図面を参照しながら、説明する。
について、図面を参照しながら、説明する。
第１図は本発明の一実施例における二画面テレ
ビ受信機の子画面回路部のブロツク図である。第
４図の子画面回路部４５に対応し、４３は子画面
用映像信号の入力端子、４７は子画面回路部４５
の映像信号の出力端子、４９はCRT４１を偏向
する信号の入力端子である。１は親画面のフイー
ルド極性検出部、２，３は、各々、読み出される
親画面のフイールド極性に対応する、第１フイー
ルド用メモリと、第２フイールド用メモリであ
る。４はどちらのフイールド・メモリに子画面の
映像信号を書き込むかを決める、書き込みフイー
ルド決定回路であり、内部に、ANDゲート１０、
インバータ１１、Ｄフリツプ・フロツプ１２，１
３、スイツチ１４がある。５はメモリ制御部、６
は同期信号分離部、７は入力パルスにより出力の
２値信号が交互に切り替わる２値信号出力回路で
あり、本実施例ではＴフリツプフロツプで構成し
ている。８は子画面映像書き込みスイツチ、９は
子画面映像読みだしスイツチである。
ビ受信機の子画面回路部のブロツク図である。第
４図の子画面回路部４５に対応し、４３は子画面
用映像信号の入力端子、４７は子画面回路部４５
の映像信号の出力端子、４９はCRT４１を偏向
する信号の入力端子である。１は親画面のフイー
ルド極性検出部、２，３は、各々、読み出される
親画面のフイールド極性に対応する、第１フイー
ルド用メモリと、第２フイールド用メモリであ
る。４はどちらのフイールド・メモリに子画面の
映像信号を書き込むかを決める、書き込みフイー
ルド決定回路であり、内部に、ANDゲート１０、
インバータ１１、Ｄフリツプ・フロツプ１２，１
３、スイツチ１４がある。５はメモリ制御部、６
は同期信号分離部、７は入力パルスにより出力の
２値信号が交互に切り替わる２値信号出力回路で
あり、本実施例ではＴフリツプフロツプで構成し
ている。８は子画面映像書き込みスイツチ、９は
子画面映像読みだしスイツチである。
第２図は、第１図の各部の信号波形図である。
波形ａは同期信号分離部６の出力で、子画面用
映像信号入力４３から分離された垂直同期信号で
ある。波形ｂは波形ａの立ち上がりで、交互に変
化する２値信号であり、Ｔフリツプ・フロツプ７
の出力である。
映像信号入力４３から分離された垂直同期信号で
ある。波形ｂは波形ａの立ち上がりで、交互に変
化する２値信号であり、Ｔフリツプ・フロツプ７
の出力である。
波形ｃは偏向同期信号入力４９に含まれる親画
面の垂直同期信号とする。波形ｄは親画面のフイ
ールド極性検出部１の出力で、１のときスイツチ
９を第１フイールド用メモリ２側に、又、０のと
き第２フイールド用メモリ３側に接続する。波形
ｅはメモリ制御部５の出力で、フイールド・メモ
リ２又は３が読み出し状態にあるとき、１である
信号である。波形ｅの添字の１，２は、どちらの
フイールド・メモリを読んでいるかを示すもの
で、波形ｄが１のとき第１フイールド用メモリ
２，０のとき第２フイールド用メモリ３を読んで
いるのである。波形ｆは波形ｅの立ち下がりによ
る波形ｄのラツチ出力で、Ｄフリツプ・フロツプ
１２の出力である。波形ｇは子の垂直同期信号ａ
とそれにより交互に変化する２値信号ｂとの積
で、ANDゲート１０の出力である。波形ｈは波
形ｇの立ち上がりによる波形ｆのラツチ出力で、
フリツプ・フロツプ１３の出力である。波形ｉは
波形ｈが１のとき波形ｂが、また、０のときは波
形ｂの反転出力が選択されるスイツチ１４の出力
である。波形ｊはメモリ制御部５により、フイー
ルド・メモリが書き込まれている期間１の信号
で、添字の１，２は、どちらのフイールド・メモ
リに書き込まれているかを示すもので、波形ｉが
１のとき第１フイールド用メモリ２，０のとき第
２フイールド用メモリ３に、各々書き込まれる。
面の垂直同期信号とする。波形ｄは親画面のフイ
ールド極性検出部１の出力で、１のときスイツチ
９を第１フイールド用メモリ２側に、又、０のと
き第２フイールド用メモリ３側に接続する。波形
ｅはメモリ制御部５の出力で、フイールド・メモ
リ２又は３が読み出し状態にあるとき、１である
信号である。波形ｅの添字の１，２は、どちらの
フイールド・メモリを読んでいるかを示すもの
で、波形ｄが１のとき第１フイールド用メモリ
２，０のとき第２フイールド用メモリ３を読んで
いるのである。波形ｆは波形ｅの立ち下がりによ
る波形ｄのラツチ出力で、Ｄフリツプ・フロツプ
１２の出力である。波形ｇは子の垂直同期信号ａ
とそれにより交互に変化する２値信号ｂとの積
で、ANDゲート１０の出力である。波形ｈは波
形ｇの立ち上がりによる波形ｆのラツチ出力で、
フリツプ・フロツプ１３の出力である。波形ｉは
波形ｈが１のとき波形ｂが、また、０のときは波
形ｂの反転出力が選択されるスイツチ１４の出力
である。波形ｊはメモリ制御部５により、フイー
ルド・メモリが書き込まれている期間１の信号
で、添字の１，２は、どちらのフイールド・メモ
リに書き込まれているかを示すもので、波形ｉが
１のとき第１フイールド用メモリ２，０のとき第
２フイールド用メモリ３に、各々書き込まれる。
以下、上記構成の実施例について第１図及び、
第２図を用いて、その動作を説明する。まず、フ
イールド・メモリ２，３の読み出しに際しては、
スイツチ９が、親画面のフイールド極性検出部１
で直接に制御されていることからわかるように、
単純に、親のフイールド極性に対応したフイール
ド・メモリを読む。これが波形ｅである。
第２図を用いて、その動作を説明する。まず、フ
イールド・メモリ２，３の読み出しに際しては、
スイツチ９が、親画面のフイールド極性検出部１
で直接に制御されていることからわかるように、
単純に、親のフイールド極性に対応したフイール
ド・メモリを読む。これが波形ｅである。
これに対して、どちらのフイールド・メモリに
書き込むかは、基本的には子の垂直同期信号ａで
交互に切替わる２値信号ｂで決められる。波形ｂ
と、その反転信号がスイツチ１４に入力され、そ
の出力ｉは信号をどちらのフイールド・メモリに
書き込むか選択するスイツチ８を直接制御してい
る。Ｄフリツプ・フロツプ１３の出力ｈは、後述
のように波形ｂの変化周期に比して、十分ゆつく
りした変化をする信号なので、スイツチ１４がど
ちらに接続されていても、スイツチ８は波形ｂに
対応して、子の垂直同期の周期で交互に、第１フ
イールド用メモリ２、第２フイールド用メモリ３
に接続される。つまり、ノン・インターレース信
号が入つてきても、片方のフイールド・メモリに
ばかり信号が書き込まれるといつた不都合は生じ
得ない。ただし、従来例で述べたように、“追い
越し状態”の対策が、やはり必要である。回路上
ではＤフリツプ・フロツプ１２，１３、スイツチ
１４、ANDゲート１０がその機能をする。この
実施例での考え方は読み終えた方のフイールド・
メモリに書き込もうという事である。波形図を参
照すると、Ｄフリツプ・フロツプ１２の出力ｆ
は、親のフイールド極性検出部１の出力ｄを波形
ｅの立ち下がり、すなわち、読み出し終了時点で
ラツチしたものであり、読み終えた方のフイール
ド極性を示す。そこで、フイールド・メモリへの
書き込みを開始する際、ここでは波形ｇのよう
に、子の１フレーム期間ごとに波形ｆをＤフリツ
プ・フロツプ１３でラツチする。その出力ｈが１
のときは、スイツチ１４を波形ｂ側に、０のとき
は、その反転側に接続する。こうしてやることに
より、波形ｅと波形ｊを対比すればわかるよう
に、追い越し状態は回避できる。なお、波形ｈの
変化時には連続して同じフイールド・メモリへの
書き込みが行なわれる。しかし、波形ｈの変化
は、子と親の垂直同期周期の差異に起因して発生
するものであり、その変化周期は垂直同期周期に
比して、十分長いこと、又、画像の乱れは、１フ
イールド期間のみであることから、実用上問題な
い。
書き込むかは、基本的には子の垂直同期信号ａで
交互に切替わる２値信号ｂで決められる。波形ｂ
と、その反転信号がスイツチ１４に入力され、そ
の出力ｉは信号をどちらのフイールド・メモリに
書き込むか選択するスイツチ８を直接制御してい
る。Ｄフリツプ・フロツプ１３の出力ｈは、後述
のように波形ｂの変化周期に比して、十分ゆつく
りした変化をする信号なので、スイツチ１４がど
ちらに接続されていても、スイツチ８は波形ｂに
対応して、子の垂直同期の周期で交互に、第１フ
イールド用メモリ２、第２フイールド用メモリ３
に接続される。つまり、ノン・インターレース信
号が入つてきても、片方のフイールド・メモリに
ばかり信号が書き込まれるといつた不都合は生じ
得ない。ただし、従来例で述べたように、“追い
越し状態”の対策が、やはり必要である。回路上
ではＤフリツプ・フロツプ１２，１３、スイツチ
１４、ANDゲート１０がその機能をする。この
実施例での考え方は読み終えた方のフイールド・
メモリに書き込もうという事である。波形図を参
照すると、Ｄフリツプ・フロツプ１２の出力ｆ
は、親のフイールド極性検出部１の出力ｄを波形
ｅの立ち下がり、すなわち、読み出し終了時点で
ラツチしたものであり、読み終えた方のフイール
ド極性を示す。そこで、フイールド・メモリへの
書き込みを開始する際、ここでは波形ｇのよう
に、子の１フレーム期間ごとに波形ｆをＤフリツ
プ・フロツプ１３でラツチする。その出力ｈが１
のときは、スイツチ１４を波形ｂ側に、０のとき
は、その反転側に接続する。こうしてやることに
より、波形ｅと波形ｊを対比すればわかるよう
に、追い越し状態は回避できる。なお、波形ｈの
変化時には連続して同じフイールド・メモリへの
書き込みが行なわれる。しかし、波形ｈの変化
は、子と親の垂直同期周期の差異に起因して発生
するものであり、その変化周期は垂直同期周期に
比して、十分長いこと、又、画像の乱れは、１フ
イールド期間のみであることから、実用上問題な
い。
なお、本実施例の書き込みフイールド決定回路
部４の内部構成法は、他にも考えられ、例えば追
い越し状態の回避の判定時期や周期を偏向した構
成にしても良い。
部４の内部構成法は、他にも考えられ、例えば追
い越し状態の回避の判定時期や周期を偏向した構
成にしても良い。
発明の効果
以上のように、本発明ではフイールド・メモリ
２つは、読み出す親画面のフイールド極性に対応
させ、書き込む際は、読み出しとの関係が不都合
にならない前提のもとに、子のフイールド周期
で、交互に、２つのフイールド・メモリに書き込
むことにより、子の映像信号が、ノン・インター
レース信号であつても、二画面映像に変換するこ
とができ、回路規模も従来例の同等以下で、その
実用的効果は大なるものがある。
２つは、読み出す親画面のフイールド極性に対応
させ、書き込む際は、読み出しとの関係が不都合
にならない前提のもとに、子のフイールド周期
で、交互に、２つのフイールド・メモリに書き込
むことにより、子の映像信号が、ノン・インター
レース信号であつても、二画面映像に変換するこ
とができ、回路規模も従来例の同等以下で、その
実用的効果は大なるものがある。
第１図は本発明の一実施例における二画面テレ
ビ受信機の子画面回路部のブロツク図、第２図は
第１図の各部の信号波形図、第３図は２画面テレ
ビ受信機の模式図、第４図は２画面テレビ受信機
の全体ブロツク図、第５図は従来例における２画
面テレビ受信機の子画面回路部のブロツク図であ
る。 １……親画面のフイールド極性検出部、２……
第１フイールド用メモリ、３……第２フイールド
用メモリ、４……書き込みフイールド決定回路
部、ａ……子画面用映像信号の垂直同期信号、ｂ
……ａにより交互に切替わる２値信号、ｄ……親
画面のフイールド極性信号、ｅ……フイールド・
メモリの読み出し期間信号。
ビ受信機の子画面回路部のブロツク図、第２図は
第１図の各部の信号波形図、第３図は２画面テレ
ビ受信機の模式図、第４図は２画面テレビ受信機
の全体ブロツク図、第５図は従来例における２画
面テレビ受信機の子画面回路部のブロツク図であ
る。 １……親画面のフイールド極性検出部、２……
第１フイールド用メモリ、３……第２フイールド
用メモリ、４……書き込みフイールド決定回路
部、ａ……子画面用映像信号の垂直同期信号、ｂ
……ａにより交互に切替わる２値信号、ｄ……親
画面のフイールド極性信号、ｅ……フイールド・
メモリの読み出し期間信号。
Claims (1)
- １ 親画面の映像信号のフイールド極性を検出す
る回路と、前記フイールド極性に対応して読み出
される第１フイールド用メモリ及び第２フイール
ド用メモリと、前記２つのフイールドメモリのど
ちらに子画面の映像信号を書くかを決める子画面
映像書き込みスイツチと、子画面の垂直同期信号
が入力される度に出力の値が切り替わる２値信号
出力回路と、前記２値信号出力回路の出力信号を
そのまま出力するか反転して出力するかの選択ス
イツチを有する書き込みフイールド決定回路とを
備え、前記書き込みフイールド決定回路の出力信
号を前記子画面映像書き込みスイツチの制御端子
に印加し、前記書き込みフイールド決定回路内の
選択スイツチの制御端子には、前記親画面のフイ
ールド極性信号と前記２つのフイールドメモリの
読みだし期間に対応する信号とを合成した信号を
子画面の垂直周期で動作するフリツプ・フロツプ
を介して印加することを特徴とする二画面テレビ
受信機。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60160580A JPS6221381A (ja) | 1985-07-19 | 1985-07-19 | 二画面テレビ受信機 |
| DE3690375A DE3690375C3 (de) | 1985-07-19 | 1986-07-14 | Zweibildfernsehempfänger |
| US07/034,394 US4816915A (en) | 1985-07-19 | 1986-07-14 | Two-picture television receiver |
| PCT/JP1986/000357 WO1987000715A1 (en) | 1985-07-19 | 1986-07-14 | Two-screen tv receiver |
| GB8704453A GB2187360B (en) | 1985-07-19 | 1986-07-14 | Sub-picture processing circuit for a two-picture television circuit |
| DE19863690375 DE3690375T (ja) | 1985-07-19 | 1986-07-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60160580A JPS6221381A (ja) | 1985-07-19 | 1985-07-19 | 二画面テレビ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6221381A JPS6221381A (ja) | 1987-01-29 |
| JPH0564911B2 true JPH0564911B2 (ja) | 1993-09-16 |
Family
ID=15718034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60160580A Granted JPS6221381A (ja) | 1985-07-19 | 1985-07-19 | 二画面テレビ受信機 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4816915A (ja) |
| JP (1) | JPS6221381A (ja) |
| DE (2) | DE3690375C3 (ja) |
| WO (1) | WO1987000715A1 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58174421A (ja) * | 1982-04-07 | 1983-10-13 | Toyobo Co Ltd | 水溶性ポリエステルの製造法 |
| US4724487A (en) * | 1987-02-17 | 1988-02-09 | Rca Corporation | Interlace inversion detector for a picture-in-picture video signal generator |
| US4811103A (en) * | 1987-03-30 | 1989-03-07 | Rca Licensing Corporation | Interlace inversion corrector for a picture-in-picture video signal generator |
| JPH0646792B2 (ja) * | 1987-10-06 | 1994-06-15 | 日本電気株式会社 | 異種映像信号の同一画面表示方式 |
| JP2555141B2 (ja) * | 1988-04-15 | 1996-11-20 | 株式会社日立製作所 | 画像処理装置 |
| JPH01272382A (ja) * | 1988-04-25 | 1989-10-31 | Mitsubishi Electric Corp | デジタルビデオ処理装置 |
| JPH0219079A (ja) * | 1988-07-06 | 1990-01-23 | Pioneer Electron Corp | 映像信号処理装置 |
| US5187589A (en) * | 1988-07-28 | 1993-02-16 | Pioneer Electronic Corporation | Multiprogram video tape recording and reproducing device |
| JP2736441B2 (ja) * | 1989-06-15 | 1998-04-02 | シャープ株式会社 | ２画面テレビ |
| US5208660A (en) * | 1989-07-29 | 1993-05-04 | Sharp Kabushiki Kaisha | Television display apparatus having picture-in-picture display function and the method of operating the same |
| JP2912636B2 (ja) * | 1989-08-04 | 1999-06-28 | 松下電器産業株式会社 | ２画面テレビ |
| ATE108967T1 (de) * | 1989-10-06 | 1994-08-15 | Dangschat Rainer Dipl Ing Fh | Schaltungsanordnung zur bild-in-bild-einblendung in einem fernsehgerät mit nur einem tuner. |
| US5021887A (en) * | 1989-12-13 | 1991-06-04 | Samsung Electronics Co., Ltd. | Method and circuit for composing still image of picture-in-picture |
| JPH03207177A (ja) * | 1990-01-09 | 1991-09-10 | Toa Corp | 縮小画面表示装置 |
| US5353063A (en) * | 1990-04-04 | 1994-10-04 | Canon Kabushiki Kaisha | Method and apparatus for processing and/or displaying image data based on control data received with the image data |
| JPH04180373A (ja) * | 1990-11-14 | 1992-06-26 | Matsushita Electric Ind Co Ltd | 二画面テレビジョン受像機 |
| US5287189A (en) * | 1992-08-21 | 1994-02-15 | Thomson Consumer Electronics, Inc. | Displaying an interlaced video signal with a noninterlaced video signal |
| US5442371A (en) * | 1993-09-27 | 1995-08-15 | Honeywell Inc. | Simplified image reconstruction interface |
| JP3319133B2 (ja) * | 1994-03-29 | 2002-08-26 | ソニー株式会社 | 画像プリンタ装置 |
| FR2731861B1 (fr) * | 1995-03-13 | 1997-05-16 | Thomson Broadcast Systems | Procede et dispositif de synchronisation d'un signal video numerique |
| MY118491A (en) * | 1995-06-02 | 2004-11-30 | Matsushita Electric Ind Co Ltd | A subpicture image signal vertical compression circuit |
| JP3617130B2 (ja) * | 1995-07-21 | 2005-02-02 | ソニー株式会社 | 映像信号処理回路及び画像表示装置 |
| DE19534781C1 (de) * | 1995-09-19 | 1997-01-23 | Siemens Ag | Verfahren und Schaltungsanordnung zur Bild-im-Bild-Einblendung |
| JPH1032810A (ja) * | 1996-07-15 | 1998-02-03 | Matsushita Electric Works Ltd | 画像処理検査装置 |
| US6111595A (en) * | 1997-08-22 | 2000-08-29 | Northern Information Technology | Rapid update video link |
| KR100548664B1 (ko) * | 1997-11-26 | 2006-02-03 | 소니 가부시끼 가이샤 | 화상처리장치, 화상처리방법 및 텔레비전 수상기 |
| EP1292133A1 (en) * | 2001-09-06 | 2003-03-12 | Koninklijke Philips Electronics N.V. | Multi-picture display |
| US7995141B2 (en) * | 2005-10-18 | 2011-08-09 | Broadcom Corporation | System, method, and apparatus for displaying pictures on an interlaced display |
| EP2109312B1 (en) * | 2008-04-11 | 2012-06-06 | Tektronix International Sales GmbH | A method of identifying inconsistent field dominance metadata in a sequence of video frames |
| DE602008004440D1 (de) | 2008-04-11 | 2011-02-24 | Tektronix Int Sales Gmbh | Verfahren zur Bestimmung der Felddominanz in einer Sequenz von Videorahmen |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54156420A (en) * | 1978-05-31 | 1979-12-10 | Nec Home Electronics Ltd | Interlace control circuit for television receivers |
| JPS5648766A (en) * | 1979-09-28 | 1981-05-02 | Hitachi Ltd | Two-screen television receiver |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3652790A (en) * | 1970-01-28 | 1972-03-28 | Itt | Search and tracking television system and method |
| DE2413839C3 (de) * | 1974-03-22 | 1979-10-31 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Fernsehempfänger mit einer Einrichtung zur gleichzeitigen Wiedergabe mehrerer Programme |
| DE2628737C3 (de) * | 1976-06-25 | 1980-06-26 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Fernsehempfänger mit einer Einrichtung zur gleichzeitigen Wiedergabe mehrerer Programme |
| GB1576461A (en) * | 1977-02-01 | 1980-10-08 | Quantel Ltd | Control arrangement for video synchronisers |
| US4249213A (en) * | 1978-09-14 | 1981-02-03 | Hitachi, Ltd. | Picture-in-picture television receiver |
| JPS55153484A (en) * | 1979-05-18 | 1980-11-29 | Hitachi Ltd | Interlace correction circuit for two screen television receiver |
| JPS5710586A (en) * | 1980-06-20 | 1982-01-20 | Sanyo Electric Co Ltd | Two picture planes television picture receiver |
| GB8410597D0 (en) * | 1984-04-25 | 1984-05-31 | Quantel Ltd | Video signal processing |
| GB2164518B (en) * | 1984-09-14 | 1987-12-02 | Philips Electronic Associated | Rotating television pictures |
| JP2575108B2 (ja) * | 1985-10-29 | 1997-01-22 | ソニー株式会社 | ２画面テレビ受像機 |
| US4665438A (en) * | 1986-01-03 | 1987-05-12 | North American Philips Corporation | Picture-in-picture color television receiver |
-
1985
- 1985-07-19 JP JP60160580A patent/JPS6221381A/ja active Granted
-
1986
- 1986-07-14 DE DE3690375A patent/DE3690375C3/de not_active Expired - Fee Related
- 1986-07-14 WO PCT/JP1986/000357 patent/WO1987000715A1/ja active Application Filing
- 1986-07-14 US US07/034,394 patent/US4816915A/en not_active Expired - Fee Related
- 1986-07-14 DE DE19863690375 patent/DE3690375T/de active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54156420A (en) * | 1978-05-31 | 1979-12-10 | Nec Home Electronics Ltd | Interlace control circuit for television receivers |
| JPS5648766A (en) * | 1979-09-28 | 1981-05-02 | Hitachi Ltd | Two-screen television receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| US4816915A (en) | 1989-03-28 |
| DE3690375C2 (ja) | 1989-08-17 |
| DE3690375T (ja) | 1987-07-16 |
| DE3690375C3 (de) | 1996-01-11 |
| JPS6221381A (ja) | 1987-01-29 |
| WO1987000715A1 (en) | 1987-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0564911B2 (ja) | ||
| EP0858709A1 (en) | Displaying video on high-resolution computer-type monitors substantially without motion discontinuities | |
| JPH05183833A (ja) | 表示装置 | |
| JP3398396B2 (ja) | 映像信号処理回路 | |
| JPH09501806A (ja) | テレビジョン装置に対するフリッカを低減する方法および回路装置 | |
| JPH09214847A (ja) | 映像信号処理装置 | |
| JPH0314272B2 (ja) | ||
| JP3350998B2 (ja) | 表示装置 | |
| JP2667599B2 (ja) | 多画面表示機能付テレビジョン受像機 | |
| JP2532688B2 (ja) | 二画面テレビ | |
| JP2579775B2 (ja) | クロック切替装置 | |
| JPS62150982A (ja) | ２画面テレビ受像機 | |
| JP2615706B2 (ja) | 倍速変換装置 | |
| JP2563606B2 (ja) | 倍密２画面テレビ | |
| JP2737149B2 (ja) | 画像記憶装置 | |
| JPH04351185A (ja) | テレビジョン信号変換装置 | |
| JP2792050B2 (ja) | ノンインターレース走査識別装置 | |
| JPH11308550A (ja) | テレビジョン受信機 | |
| JPH02248178A (ja) | 高品位テレビジョン表示装置 | |
| JP2860988B2 (ja) | 画像記憶装置 | |
| JP3091700B2 (ja) | テレビジョン受像機 | |
| KR0166758B1 (ko) | Vga영상신호를 액정패널에 표시하는 방법 및 장치 | |
| JPH03106274A (ja) | ２画面テレビおよびフィールド極性判定回路 | |
| JPH06311455A (ja) | テレビジョン受像機 | |
| JPH10105143A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |