JP2575108B2 - ２画面テレビ受像機 - Google Patents
２画面テレビ受像機Info
- Publication number
- JP2575108B2 JP2575108B2 JP60242058A JP24205885A JP2575108B2 JP 2575108 B2 JP2575108 B2 JP 2575108B2 JP 60242058 A JP60242058 A JP 60242058A JP 24205885 A JP24205885 A JP 24205885A JP 2575108 B2 JP2575108 B2 JP 2575108B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- screen
- sub
- circuit
- main screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/265—Mixing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２つの画面を同時に共通の表示面に映し出す
ようにした２画面テレビ受像機に関するものである。
ようにした２画面テレビ受像機に関するものである。
本発明は、副画面信号をA/D変換し、このA/D変換され
た副画面信号のｎ本の走査線分を平均化し、このA/D変
換されかつ平均化された副画面信号をこの副画面信号の
同期信号に同期したクロック信号でラッチした後に主画
面信号に同期したクロック信号で再ラッチして画像メモ
リに入力し、この画像メモリを上記主画面信号の同期信
号に同期させて読出して上記主画面中に上記副画面を挿
入することによって、簡単な回路構成により、主画面に
挿入される副画面の垂直方向の粗さを効果的に改善し得
ると共に、データの不定時間を吸収して副画面信号の標
本化周波数を主画面信号の標本化周波数に安定に変換し
得るようにしたものである。
た副画面信号のｎ本の走査線分を平均化し、このA/D変
換されかつ平均化された副画面信号をこの副画面信号の
同期信号に同期したクロック信号でラッチした後に主画
面信号に同期したクロック信号で再ラッチして画像メモ
リに入力し、この画像メモリを上記主画面信号の同期信
号に同期させて読出して上記主画面中に上記副画面を挿
入することによって、簡単な回路構成により、主画面に
挿入される副画面の垂直方向の粗さを効果的に改善し得
ると共に、データの不定時間を吸収して副画面信号の標
本化周波数を主画面信号の標本化周波数に安定に変換し
得るようにしたものである。
従来より第５図に示すようにＡチャンネルの画面（以
下主画面と言う）Ａの所定領域に、Ｂチャンネルの画面
（以下副画面と言う）Ｂを例えば1/3の大きさに縮小し
て主画面と同時に映し出すようにした２画面テレビ受像
機が知られている。このような２画面受像機において
は、上記副画面を1/3に縮小する場合は、副画面信号をA
/D変換した後、走査線を３本に１本の割合で抜き出して
画像メモリに書込むようにしている。この場合、上記メ
モリの書込みは副画面信号の同期信号に同期したクロッ
ク信号により行われ、読出しは主画面信号の同期信号に
同期したクロック信号により書込み時の３倍の速さで行
われる。そしてこの読出された信号を主画面信号の所定
領域に挿入するようにしている。
下主画面と言う）Ａの所定領域に、Ｂチャンネルの画面
（以下副画面と言う）Ｂを例えば1/3の大きさに縮小し
て主画面と同時に映し出すようにした２画面テレビ受像
機が知られている。このような２画面受像機において
は、上記副画面を1/3に縮小する場合は、副画面信号をA
/D変換した後、走査線を３本に１本の割合で抜き出して
画像メモリに書込むようにしている。この場合、上記メ
モリの書込みは副画面信号の同期信号に同期したクロッ
ク信号により行われ、読出しは主画面信号の同期信号に
同期したクロック信号により書込み時の３倍の速さで行
われる。そしてこの読出された信号を主画面信号の所定
領域に挿入するようにしている。
上述したように２画面テレビ受像機においては、副画
面側の標本化周波数と主画面側の標本化周波数とが異な
っているため、回路のどこかで標本化周波数の変換を必
ず行う必要がある。
面側の標本化周波数と主画面側の標本化周波数とが異な
っているため、回路のどこかで標本化周波数の変換を必
ず行う必要がある。
本発明は、副画面信号が加えられるA/D変換器と、主
画面に挿入される副画面の垂直方向の粗さを改善するた
めに、このA/D変換器の出力信号が加えられる画質改善
回路と、上記副画面信号の標本化周波数を主画面信号の
標本化周波数に変換するために、上記画質改善回路の出
力信号が加えられる書込み処理回路と、この書込み処理
回路の出力信号が書込まれる画像メモリとを備え、上記
画質改善回路は、上記副画面信号の近接するｎ本（たゞ
し、ｎは複数）の走査線分を加算する加算手段と、この
加算手段からの加算出力を1/nに除算する除算手段とを
有し、上記書込み処理回路は、上記除算手段からの上記
副画面信号のｎ本の走査線分が平均化された出力信号を
上記副画面信号の同期信号に同期したクロック信号でラ
ッチする第１のラッチ回路と、この第１のラッチ回路の
出力信号を、上記第１のラッチ回路の入力信号における
データ不定時間後の主画面信号の同期信号に同期したク
ロック信号でラッチする第２のラッチ回路とを有し、こ
の第２のラッチ回路の出力信号が書込まれる上記画像メ
モリを上記主画面信号の同期信号に同期して読み出すと
共に、この読出された信号を上記主画面信号の所定領域
に挿入するように構成した２画面テレビ受像機に係るも
のである。
画面に挿入される副画面の垂直方向の粗さを改善するた
めに、このA/D変換器の出力信号が加えられる画質改善
回路と、上記副画面信号の標本化周波数を主画面信号の
標本化周波数に変換するために、上記画質改善回路の出
力信号が加えられる書込み処理回路と、この書込み処理
回路の出力信号が書込まれる画像メモリとを備え、上記
画質改善回路は、上記副画面信号の近接するｎ本（たゞ
し、ｎは複数）の走査線分を加算する加算手段と、この
加算手段からの加算出力を1/nに除算する除算手段とを
有し、上記書込み処理回路は、上記除算手段からの上記
副画面信号のｎ本の走査線分が平均化された出力信号を
上記副画面信号の同期信号に同期したクロック信号でラ
ッチする第１のラッチ回路と、この第１のラッチ回路の
出力信号を、上記第１のラッチ回路の入力信号における
データ不定時間後の主画面信号の同期信号に同期したク
ロック信号でラッチする第２のラッチ回路とを有し、こ
の第２のラッチ回路の出力信号が書込まれる上記画像メ
モリを上記主画面信号の同期信号に同期して読み出すと
共に、この読出された信号を上記主画面信号の所定領域
に挿入するように構成した２画面テレビ受像機に係るも
のである。
本発明によれば、ｎ本の走査線分が平均化された副画
面信号を画像メモリから主画面信号の同期信号に同期さ
せて読み出すと共に、この読み出された副画面信号を主
画面信号の所定領域に挿入することができる。
面信号を画像メモリから主画面信号の同期信号に同期さ
せて読み出すと共に、この読み出された副画面信号を主
画面信号の所定領域に挿入することができる。
第１図において、１はアンテナ、２は同調回路、３は
中間周波増幅及び映像検波回路、４はコンポジット映像
信号入力端子で、例えばVTRの再生信号が供給される。
５は主画面と副画面とを切換えるための切換え回路であ
る。この切換え回路５から得られる主画面用の信号はY/
C処理及び同期処理回路６に加えられて、主画面用映像
信号SMと主画面用垂直同期信号VMと主画面用水平同期信
号HMとが得られる。これと共に切換え回路５から得られ
る副画面用の信号はY/C処理及び同期処理回路７に加え
られて、副画面用映像信号SSと副画面用垂直同期信号VS
と副画面用水平同期信号HSとが得られる。
中間周波増幅及び映像検波回路、４はコンポジット映像
信号入力端子で、例えばVTRの再生信号が供給される。
５は主画面と副画面とを切換えるための切換え回路であ
る。この切換え回路５から得られる主画面用の信号はY/
C処理及び同期処理回路６に加えられて、主画面用映像
信号SMと主画面用垂直同期信号VMと主画面用水平同期信
号HMとが得られる。これと共に切換え回路５から得られ
る副画面用の信号はY/C処理及び同期処理回路７に加え
られて、副画面用映像信号SSと副画面用垂直同期信号VS
と副画面用水平同期信号HSとが得られる。
上記信号SSはA/D変換器８に加えられてディジタル信
号に変換され、このディジタル信号は書込み処理回路９
に通じてメモリ10に書込まれる。この場合、副画面を主
画面の例えば1/3に縮小する場合は、従来は、上記書込
み処理回路９において、走査線の３本に１本の割合で抜
き出されてメモリ10に書込まれていてが、本実施例にお
いては、第４図について後述する本発明による画質改善
回路をこの書込み処理回路９の前段に設けることによ
り、画質の改善処理と走査線の減少処理とがこの画質改
善回路において同時に行われるようにしている。従っ
て、メモリ10には、１フィールドについて例えば64本の
走査線から成る有効画面の情報が書込まれる。そして、
書込み処理回路９においては、第２図について後述する
本発明による標本化周波数の変換処理が行われる。
号に変換され、このディジタル信号は書込み処理回路９
に通じてメモリ10に書込まれる。この場合、副画面を主
画面の例えば1/3に縮小する場合は、従来は、上記書込
み処理回路９において、走査線の３本に１本の割合で抜
き出されてメモリ10に書込まれていてが、本実施例にお
いては、第４図について後述する本発明による画質改善
回路をこの書込み処理回路９の前段に設けることによ
り、画質の改善処理と走査線の減少処理とがこの画質改
善回路において同時に行われるようにしている。従っ
て、メモリ10には、１フィールドについて例えば64本の
走査線から成る有効画面の情報が書込まれる。そして、
書込み処理回路９においては、第２図について後述する
本発明による標本化周波数の変換処理が行われる。
副画面用クロック発振器11は上記信号VS、HSで同期さ
れながら、周波数fwのクロックパルスを発生し、これに
基づいて書込みアドレス発生器12は「０」〜「2047」の
書込みアドレスWAを発生する。このアドレスWAはメモリ
制御回路13を通じてメモリ10に供給される。
れながら、周波数fwのクロックパルスを発生し、これに
基づいて書込みアドレス発生器12は「０」〜「2047」の
書込みアドレスWAを発生する。このアドレスWAはメモリ
制御回路13を通じてメモリ10に供給される。
メモリ10から読み出されたデータは読出し処理回路14
を通じてD/A変換器15に加えられて元のアナログ映像信
号SSに戻される。
を通じてD/A変換器15に加えられて元のアナログ映像信
号SSに戻される。
主画面用クロック発振器16は上記信号VM、HMで同期さ
れながら、周波数fRのクロックパルスを発生し、これに
基づいて読出しアドレス発生器17は「０」〜「2047」の
読出しアドレスRAを発生する。このアドレスRAはメモリ
制御回路13を通じてメモリ10に供給される。副画面を1/
3に縮小する場合、上記読出しは書込み時の３倍の速さ
で行われる。即ち、１走査線の情報は1/3Hの速さで読出
される。尚、上記書込み周波数fW及び読出し周波数f
Rは、サブキャリア周波数をfSCとすると、例えばfW＝4/
3fSC、fR＝2fSCに選ばれる。
れながら、周波数fRのクロックパルスを発生し、これに
基づいて読出しアドレス発生器17は「０」〜「2047」の
読出しアドレスRAを発生する。このアドレスRAはメモリ
制御回路13を通じてメモリ10に供給される。副画面を1/
3に縮小する場合、上記読出しは書込み時の３倍の速さ
で行われる。即ち、１走査線の情報は1/3Hの速さで読出
される。尚、上記書込み周波数fW及び読出し周波数f
Rは、サブキャリア周波数をfSCとすると、例えばfW＝4/
3fSC、fR＝2fSCに選ばれる。
上記D/A変換器15から得られた上記信号SSは合成回路1
8に上記処理回路６から得られる信号SMと共に加えられ
る。この合成回路18は制御回路19からの切換え信号SCに
より制御されている。これによりこの合成回路18より信
号SMの所定の領域に信号SSが挿入された合成信号SM＋SS
が得られ、この信号は受像管20に供給される。以上によ
り受像管20に第５図に示すように主画面Ａの所定領域に
副画面Ｂが1/3に縮小されて映し出される。
8に上記処理回路６から得られる信号SMと共に加えられ
る。この合成回路18は制御回路19からの切換え信号SCに
より制御されている。これによりこの合成回路18より信
号SMの所定の領域に信号SSが挿入された合成信号SM＋SS
が得られ、この信号は受像管20に供給される。以上によ
り受像管20に第５図に示すように主画面Ａの所定領域に
副画面Ｂが1/3に縮小されて映し出される。
尚、上記制御回路19には、スイッチ19aが設けられて
いて、このスイッチ19aを手動でONにしたとき、副画面
Ｂが消去されるようにしている。
いて、このスイッチ19aを手動でONにしたとき、副画面
Ｂが消去されるようにしている。
次に上記書込み処理回路９における本発明による標本
化周波数の変換処理について第２図及び第３図と共に説
明する。
化周波数の変換処理について第２図及び第３図と共に説
明する。
第２図において、直列並列変換器21には第１図のA/D
変換回路８より例えば５ビットの直列データが入力され
る。この変換回路21は５ビットのラッチ回路が例えば６
個直列に接続されたものが用いられている。この変換回
路21と次段の30ビットラッチ回路22とは周波数fWの副画
面クロックにより動作され、さらに次段のラッチ回路23
は周波数fRの主画面クロックにより動作されている。
変換回路８より例えば５ビットの直列データが入力され
る。この変換回路21は５ビットのラッチ回路が例えば６
個直列に接続されたものが用いられている。この変換回
路21と次段の30ビットラッチ回路22とは周波数fWの副画
面クロックにより動作され、さらに次段のラッチ回路23
は周波数fRの主画面クロックにより動作されている。
従って、ラッチ回路22には副画面クロックの６個に１
回の割合で30ビットのデータＹ、Ｘが入力される。この
場合、30ビットデータの各ビットにおいて、データの変
化が安定するまでの時間はまちまちであり、このため30
ビット全体が安定するまでのデータ不定時間が生じる。
回の割合で30ビットのデータＹ、Ｘが入力される。この
場合、30ビットデータの各ビットにおいて、データの変
化が安定するまでの時間はまちまちであり、このため30
ビット全体が安定するまでのデータ不定時間が生じる。
変換回路21は、６個のクロックに１回の割合でデータ
の直列並列変換を行うと、変換終了信号a1を出力し、こ
の信号a1の立下りがエッジ検出回路24で主画面クロック
と同期して検出される。
の直列並列変換を行うと、変換終了信号a1を出力し、こ
の信号a1の立下りがエッジ検出回路24で主画面クロック
と同期して検出される。
このエッジ検出信号a2の立上りから主画面クロックの
１周期を過ぎた時点で次段のラッチ回路23を動作させて
ラッチ回路22のデータを取り込む。上述したデータ不定
時間は、主画面クロックの１周期よりも短いので、ラッ
チ23がラッチ22のデータを上記不定時間内に取り込むこ
とはない。これによってデータの副画面の標本化周波数
から主画面の標本化周波数への変換を誤りなく安定に行
うことができる。
１周期を過ぎた時点で次段のラッチ回路23を動作させて
ラッチ回路22のデータを取り込む。上述したデータ不定
時間は、主画面クロックの１周期よりも短いので、ラッ
チ23がラッチ22のデータを上記不定時間内に取り込むこ
とはない。これによってデータの副画面の標本化周波数
から主画面の標本化周波数への変換を誤りなく安定に行
うことができる。
尚、ラッチ回路22からラッチ回路23へのデータの取り
込みは、主画面クロックの６周期以内であればよい。ま
た、ラッチ回路23の出力は、前述したように前記メモリ
10に書込まれる。
込みは、主画面クロックの６周期以内であればよい。ま
た、ラッチ回路23の出力は、前述したように前記メモリ
10に書込まれる。
次に第１図の回路におけるその他の問題とその解決方
法について述べる。
法について述べる。
前述したように副画面を1/3に縮小する場合は、従来
は、走査線の３本に１本しか使用しない。即ち、従来
は、副画面信号の１フィールドにおいて１〜ｎ番目の走
査線のうち、３番目、６番目、９番目……の走査線のみ
が用いられ、他の走査線は使用されない。このため主画
面に挿入された副画面の垂直方向の粗さが目立つ。
は、走査線の３本に１本しか使用しない。即ち、従来
は、副画面信号の１フィールドにおいて１〜ｎ番目の走
査線のうち、３番目、６番目、９番目……の走査線のみ
が用いられ、他の走査線は使用されない。このため主画
面に挿入された副画面の垂直方向の粗さが目立つ。
第４図は上記の問題を解決するための画質改善回路の
実施例を示す。尚、この画質改善回路は、第１図におい
てA/D変換器８と書込み処理回路９との間に設けられ
る。
実施例を示す。尚、この画質改善回路は、第１図におい
てA/D変換器８と書込み処理回路９との間に設けられ
る。
本実施例においては、従来から使用されていた走査線
とその1H前の走査線とを加算し、その加算出力を1/2に
平均化するようにしている。例えば副画面信号の１フィ
ールドにおいて、１番目の走査線を捨てて、２番目と３
本目の走査線の信号を加算した後、この加算出力を1/2
に除算する。
とその1H前の走査線とを加算し、その加算出力を1/2に
平均化するようにしている。例えば副画面信号の１フィ
ールドにおいて、１番目の走査線を捨てて、２番目と３
本目の走査線の信号を加算した後、この加算出力を1/2
に除算する。
第４図において、前段のA/D変換器８からの入力デー
タのうち、例えば先ず２番目の走査線の信号が入力され
るときにラインメモリ25を書込みモードにして書込みを
行う。次に３番目の走査線の信号が入力されるときに、
ラインメモリ25を読出し、この読出された信号と上記３
番目の走査線の信号とを加算器26で加算する。次にこの
加算器26の加算出力を1/2除算器27に加えて平均化す
る。次に４番目の走査線を捨てて、５番目の走査線から
同じ動作が繰り返される。
タのうち、例えば先ず２番目の走査線の信号が入力され
るときにラインメモリ25を書込みモードにして書込みを
行う。次に３番目の走査線の信号が入力されるときに、
ラインメモリ25を読出し、この読出された信号と上記３
番目の走査線の信号とを加算器26で加算する。次にこの
加算器26の加算出力を1/2除算器27に加えて平均化す
る。次に４番目の走査線を捨てて、５番目の走査線から
同じ動作が繰り返される。
以上によれば、ラインメモリ25は書込みのみあるいは
読出しのみを交互に行うだけであるので、ラインメモリ
25の動作速度は副画面用クロック周波数fwで充分であ
る。従って、ラインメモリ25としては、低速動作を行う
安価なものを使用することができる。
読出しのみを交互に行うだけであるので、ラインメモリ
25の動作速度は副画面用クロック周波数fwで充分であ
る。従って、ラインメモリ25としては、低速動作を行う
安価なものを使用することができる。
本発明によれば、ｎ本の走査線分が平均化された副画
面信号を画像メモリから主画面信号の同期信号に同期さ
せて読み出すと共に、この読み出された副画面信号を主
画面信号の所定領域に挿入することができる。従って、
簡単た回路構成により、主画面に挿入される副画面の垂
直方向の粗さを効果的に改善し得ると共に、データの不
定時間を吸収して副画面信号の標本化周波数を主画面信
号の標本化周波数に安定に変換することができる。
面信号を画像メモリから主画面信号の同期信号に同期さ
せて読み出すと共に、この読み出された副画面信号を主
画面信号の所定領域に挿入することができる。従って、
簡単た回路構成により、主画面に挿入される副画面の垂
直方向の粗さを効果的に改善し得ると共に、データの不
定時間を吸収して副画面信号の標本化周波数を主画面信
号の標本化周波数に安定に変換することができる。
第１図は本発明の実施例を示すブロック図、第２図は第
１図の書込み処理回路の実施例を示すブロック図、第３
図は第２図のタイミングチャート、第４図は画質改善回
路の実施例を示すブロック図、第５図は２画面テレビ受
像機の画面を示す図である。 なお図面に用いた符号において、 SM……主画面信号 SS……副画面信号 ８……A/D変換器 ９……書込み処理回路 10……画像メモリ 21……直列並列変換回路 22……ラッチ回路 23……ラッチ回路 24……エッジ検出回路 25……ラインメモリ 26……加算器 27……1/2除算器 である。
１図の書込み処理回路の実施例を示すブロック図、第３
図は第２図のタイミングチャート、第４図は画質改善回
路の実施例を示すブロック図、第５図は２画面テレビ受
像機の画面を示す図である。 なお図面に用いた符号において、 SM……主画面信号 SS……副画面信号 ８……A/D変換器 ９……書込み処理回路 10……画像メモリ 21……直列並列変換回路 22……ラッチ回路 23……ラッチ回路 24……エッジ検出回路 25……ラインメモリ 26……加算器 27……1/2除算器 である。
フロントページの続き (72)発明者 徳原 正春 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 本宮 正之 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭61−199385（ＪＰ，Ａ) 特開 昭55−8190（ＪＰ，Ａ)
Claims (1)
- 【請求項１】副画面信号が加えられるA/D変換器と、主
画面に挿入される副画面の垂直方向の粗さを改善するた
めに、このA/D変換器の出力信号が加えられる画質改善
回路と、上記副画面信号の標本化周波数を主画面信号の
標本化周波数に変換するために、上記画質改善回路の出
力信号が加えられる書込み処理回路と、この書込み処理
回路の出力信号が書込まれる画像メモリとを備え、 上記画質改善回路は、上記副画面信号の近接するｎ本
（たゞし、ｎは複数）の走査線分を加算する加算手段
と、この加算手段からの加算出力を1/nに除算する除算
手段とを有し、 上記書込み処理回路は、上記除算手段からの上記副画面
信号のｎ本の走査線分が平均化された出力信号を上記副
画面信号の同期信号に同期したクロック信号でラッチす
る第１のラッチ回路と、この第１のラッチ回路の出力信
号を、上記第１のラッチ回路の入力信号におけるデータ
不定時間後の主画面信号の同期信号に同期したクロック
信号でラッチする第２のラッチ回路とを有し、 この第２のラッチ回路の出力信号が書込まれる上記画像
メモリを上記主画面信号の同期信号に同期して読み出す
と共に、この読出された信号を上記主画面信号の所定領
域に挿入するように構成した２画面テレビ受像機。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60242058A JP2575108B2 (ja) | 1985-10-29 | 1985-10-29 | ２画面テレビ受像機 |
| KR1019860007636A KR940003046B1 (ko) | 1985-10-29 | 1986-09-11 | 2화면 텔레비젼 수상기 |
| US06/915,397 US4673983A (en) | 1985-10-29 | 1986-10-06 | Picture-in-picture television receivers |
| CA000520076A CA1256983A (en) | 1985-10-29 | 1986-10-08 | Picture-in-picture television receivers |
| AU63863/86A AU597595B2 (en) | 1985-10-29 | 1986-10-09 | Picture-in-picture television receivers |
| DE8686308268T DE3679036D1 (de) | 1985-10-29 | 1986-10-23 | Bild-in-bild-fernsehempfaenger. |
| EP86308268A EP0223436B1 (en) | 1985-10-29 | 1986-10-23 | Picture-in-picture television receivers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60242058A JP2575108B2 (ja) | 1985-10-29 | 1985-10-29 | ２画面テレビ受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62102671A JPS62102671A (ja) | 1987-05-13 |
| JP2575108B2 true JP2575108B2 (ja) | 1997-01-22 |
Family
ID=17083652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60242058A Expired - Lifetime JP2575108B2 (ja) | 1985-10-29 | 1985-10-29 | ２画面テレビ受像機 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4673983A (ja) |
| EP (1) | EP0223436B1 (ja) |
| JP (1) | JP2575108B2 (ja) |
| KR (1) | KR940003046B1 (ja) |
| AU (1) | AU597595B2 (ja) |
| CA (1) | CA1256983A (ja) |
| DE (1) | DE3679036D1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2650186B2 (ja) * | 1985-06-26 | 1997-09-03 | 三菱電機株式会社 | 静止画映像信号処理装置 |
| JPS6221381A (ja) * | 1985-07-19 | 1987-01-29 | Matsushita Electric Ind Co Ltd | 二画面テレビ受信機 |
| US4638360A (en) * | 1985-09-03 | 1987-01-20 | Rca Corporation | Timing correction for a picture-in-picture television system |
| JPH0638652B2 (ja) * | 1985-12-28 | 1994-05-18 | ソニー株式会社 | テレビジヨン受像機 |
| JPS62159582A (ja) * | 1986-01-06 | 1987-07-15 | Sony Corp | テレビジヨン受像機 |
| JP2642925B2 (ja) * | 1986-01-07 | 1997-08-20 | ソニー株式会社 | テレビジョン受像機 |
| JP2794661B2 (ja) * | 1986-09-20 | 1998-09-10 | ソニー株式会社 | テレビジヨン受像機 |
| JPS63114472A (ja) * | 1986-10-31 | 1988-05-19 | Victor Co Of Japan Ltd | 画像処理装置 |
| JP2698105B2 (ja) * | 1987-07-28 | 1998-01-19 | 三洋電機株式会社 | ディジタルテレビジョン受像機 |
| US4782391A (en) * | 1987-08-19 | 1988-11-01 | Rca Licensing Corporation | Multiple input digital video features processor for TV signals |
| US4821086A (en) * | 1987-10-28 | 1989-04-11 | Rca Licensing Corporation | TV receiver having in-memory switching signal |
| JP2661075B2 (ja) * | 1987-11-26 | 1997-10-08 | ソニー株式会社 | ビデオ編集装置 |
| JPH01303879A (ja) * | 1988-05-31 | 1989-12-07 | Toshiba Corp | 映像表示制御回路 |
| JP2758180B2 (ja) * | 1988-12-27 | 1998-05-28 | 株式会社東芝 | 縁取り信号処理回路 |
| US4961114A (en) * | 1989-03-27 | 1990-10-02 | The Grass Valley Group, Inc. | Digital memory delay line for a video border generator |
| GB2230399B (en) * | 1989-04-07 | 1993-09-08 | Sony Corp | Controlling the combining of video signals |
| US5258750A (en) * | 1989-09-21 | 1993-11-02 | New Media Graphics Corporation | Color synchronizer and windowing system for use in a video/graphics system |
| JPH03203475A (ja) * | 1989-12-29 | 1991-09-05 | Nec Home Electron Ltd | 多画面ディスプレイ装置 |
| JPH05324821A (ja) * | 1990-04-24 | 1993-12-10 | Sony Corp | 高解像度映像及び図形表示装置 |
| KR940002330B1 (ko) * | 1991-05-31 | 1994-03-23 | 삼성전자 주식회사 | 문자방송 화면 표시시간 자동 조정장치 |
| US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
| KR0176806B1 (ko) * | 1995-12-29 | 1999-05-01 | 구자홍 | 텔레비젼의 2화면 구성장치 |
| KR100186409B1 (ko) * | 1996-04-23 | 1999-05-01 | 구자홍 | 피씨와 티브이 적응형 피아이피 영상신호 처리회로 |
| BG62375B1 (bg) * | 1996-07-23 | 1999-09-30 | Институт за Маркетинг и Сондажи "MBMD" | Устройство за наблюдение на поведението на телевизионназрителска аудитория |
| KR100793736B1 (ko) * | 2006-02-23 | 2008-01-10 | 삼성전자주식회사 | 다채널의 영상을 동시에 출력하는 디지털 방송 수신 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936868A (en) * | 1974-03-08 | 1976-02-03 | Rca Corporation | Television studio control apparatus |
| DE2444069A1 (de) * | 1974-09-14 | 1976-03-25 | Deutsche Bundespost | Verfahren zur empfangsseitigen verbesserung der wiedergabequalitaet eines fernsehsignals geringer bandbreite |
| GB1576117A (en) * | 1976-05-21 | 1980-10-01 | Quantel Ltd | Video picture compression |
| DE2628737C3 (de) * | 1976-06-25 | 1980-06-26 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Fernsehempfänger mit einer Einrichtung zur gleichzeitigen Wiedergabe mehrerer Programme |
| US4249213A (en) * | 1978-09-14 | 1981-02-03 | Hitachi, Ltd. | Picture-in-picture television receiver |
| JPS5676691A (en) * | 1979-11-28 | 1981-06-24 | Hitachi Ltd | Television receiver with plurality of screen display |
| US4623915A (en) * | 1984-09-21 | 1986-11-18 | Rca Corporation | Apparatus for processing multiple time division multiplexed asynchronous composite video signals |
| JPS61199385A (ja) * | 1985-02-28 | 1986-09-03 | Sharp Corp | テレビジヨン受像機用小画面出力制御回路 |
-
1985
- 1985-10-29 JP JP60242058A patent/JP2575108B2/ja not_active Expired - Lifetime
-
1986
- 1986-09-11 KR KR1019860007636A patent/KR940003046B1/ko not_active Expired - Lifetime
- 1986-10-06 US US06/915,397 patent/US4673983A/en not_active Expired - Lifetime
- 1986-10-08 CA CA000520076A patent/CA1256983A/en not_active Expired
- 1986-10-09 AU AU63863/86A patent/AU597595B2/en not_active Expired
- 1986-10-23 EP EP86308268A patent/EP0223436B1/en not_active Expired - Lifetime
- 1986-10-23 DE DE8686308268T patent/DE3679036D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR870004624A (ko) | 1987-05-11 |
| CA1256983A (en) | 1989-07-04 |
| EP0223436B1 (en) | 1991-05-02 |
| JPS62102671A (ja) | 1987-05-13 |
| AU6386386A (en) | 1987-04-30 |
| EP0223436A1 (en) | 1987-05-27 |
| US4673983A (en) | 1987-06-16 |
| KR940003046B1 (ko) | 1994-04-11 |
| DE3679036D1 (de) | 1991-06-06 |
| AU597595B2 (en) | 1990-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2575108B2 (ja) | ２画面テレビ受像機 | |
| US4364090A (en) | Method for a compatible increase in resolution in television systems | |
| JPH0535959B2 (ja) | ||
| US5068717A (en) | Method and apparatus for synchronization in a digital composite video system | |
| JPH0817008B2 (ja) | 映像信号時間軸補正装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| KR950006453B1 (ko) | 영상신호 기록장치 | |
| JPS62181A (ja) | 映像処理装置 | |
| EP0865198B1 (en) | Method and device for arranging digitized image signals or data in orthogonal rows and columns | |
| JPH0546134A (ja) | 映像表示装置 | |
| JPS6242555B2 (ja) | ||
| JPS6222506B2 (ja) | ||
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JP2002185980A (ja) | マルチフォーマット記録再生装置 | |
| JP2548017B2 (ja) | 倍速変換装置 | |
| JP3440491B2 (ja) | スーパーインポーズ装置 | |
| JPS6243280A (ja) | 映像信号記録再生装置 | |
| JPH0628439B2 (ja) | 画像記憶装置の制御回路 | |
| JP2869999B2 (ja) | テレビジョン信号受信処理装置 | |
| JP2601870B2 (ja) | カラー映像信号の処理方法及び装置 | |
| JPS60180290A (ja) | テレビジヨン受像機 | |
| JP2869988B2 (ja) | テレビジョン信号送受信装置 | |
| JPH0681327B2 (ja) | 画像メモリ装置 | |
| JPS6174477A (ja) | テレビジヨン受像機 | |
| JPH01132284A (ja) | 画像メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |