KR0139125B1 - 동시화면표시장치의 라인보상방법 및 그 회로 - Google Patents

동시화면표시장치의 라인보상방법 및 그 회로

Info

Publication number
KR0139125B1
KR0139125B1 KR1019950012476A KR19950012476A KR0139125B1 KR 0139125 B1 KR0139125 B1 KR 0139125B1 KR 1019950012476 A KR1019950012476 A KR 1019950012476A KR 19950012476 A KR19950012476 A KR 19950012476A KR 0139125 B1 KR0139125 B1 KR 0139125B1
Authority
KR
South Korea
Prior art keywords
line
screen
field
field memory
sub
Prior art date
Application number
KR1019950012476A
Other languages
English (en)
Other versions
KR960043817A (ko
Inventor
조용훈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950012476A priority Critical patent/KR0139125B1/ko
Publication of KR960043817A publication Critical patent/KR960043817A/ko
Application granted granted Critical
Publication of KR0139125B1 publication Critical patent/KR0139125B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising

Abstract

본 발명은 하나의 디스플레이장치에 주화면과 부화면을 동시에 출력할 수 있는 픽쳐-인-픽쳐(Picture In Picture;PIP) 기능을 구비한 영상시스템에 관한 것이다. 본 발명에 의한 라인보상동작은 주화면과 부화면이 같은 필드일 때 주화면은 우수필드이고 부화면이 기수필드이면 1라인을 보상해 준다. 본 발명에 의한 동시화면표시장치는 부화면의 필드가 뒤집히는 것을 보상할 때 어떤 경우에도 그 차이가 1라인 이하가 된다. 따라서, 본 발명은 안정된 부화면을 출력할 수 있는 동시화면표시장치를 제공하는 효과ㄱ를 가져온다.

Description

동시화면표시장치의 라인보상방법 및 그 회로
제1도는 일반적인 PIP 기능을 구비한 영상시스템에서 주화면위에 부화면을 디스플에레한 일 예를 나타낸 화면구성도,
제2도는 일반적인 PIP기능을 구비한 영상시스템에서 부화면 디스플레이장치를 나타낸 블럭구성도,
제3도는 제2도의 필드메모리에서 독출라인이 기록라인을 앞지르는 예를 설명하기 위한 도면,
제4도는 제2도의 라인보상부의 보상동작을 설명하기 위한 라인보상표,
제5도는 제4도의 라인보상표에 따른 부화면의 라인배치도,
제6도는 본 발명에 의한 PIP기능을 구비한 영상시스템의 라인보상부를 나타낸 회로도,
제7도는 제6도의 본 발명에 의한 라인보상부의 동작을 설명하기 위한 라인보상표,
제8도는 제7도의 라인보상표에 따른 부화면의 라인배치도.
*도면의 주요부분에 대한 부호의 설명*
10: 추림부12: 필드메모리
14: 라인보상부20: 인버터
22: D-플립플롭24: 비교기
26: RS-플립플롭 28: 배타논리합소자
30: 논리곱소자32: 가산기
본 발명은 하나의 디스플레이장치에 주화면과 부화면을 동시에 출력할 수 있는 픽쳐-인-픽쳐(Picture In Picture: 이하 PIP라 함)기능을 구비한 영상시스템에 관한 것으로, 특히 부화면이 위·아래로 크게 흔들리는 현상을 방지할 수 있도록 한 동시화면표시장치의 라인보상방법 및 그 회로에 관한 것이다.
일반적으로 주화면(Master screen)위에 다른 제2화면을 동시에 디스플레이할 수 있는 PIP기능을 구비한 영상시스템이 널리 보급되 있다. 제2화면은 제1도에 도시한 바와 같이, 주화면의 하단일부에 표시되며 이를 주화면에 대해 ‘부화면(Slave screen)’이라 한다.
제2도는 이러한 PIP기능을 구비한 영상시스템에서 부화면의 디스플레이장치를 나타낸 블럭구성도이다. 디지탈변환된 부화면신호(S1)는 먼저, 추림부(Decimator)(10)에 입력되어 수평·수직방향으로 적절히 압축된다. 압축된 신호(S2)는 필드메모리(Field Memory)(12)에 기록되었다가 주화면의 동기신호에 맞춰 독출된다. 필드메모리(12)에서 독출된 신호(S3)는 라인보상부(Line Arrangement Compensator)(14)에 인가되어, 아래에 설명될 필드메모리(12)의 기록(Write)동작과 독출(Read)동작의 속도차에 의해 필드가 뒤집히는 현상을 막기 위한 라인보상이 행해진다. 이로부터 라인보상부(14)에서는 라인이 보상된 부화면신호(S4)가 출력된다.
제3도는 필드메모리(12)에서 독출라인이 기록라인을 앞지르는 예를 설명하기 위한 도면이다. 일반적으로 필드메모리(12)에서 신호가 독출되는 속도는 신호가 필드메모리(12)에 기록되는 속도보다(통상 3∼4배) 빠르다.
제3도는 독출속도가 기록속도의 2배가 되는 일 예를 나타낸 것이다. 제3도에서 숫자는 라인번호를 나타낸다. 독출과 기록동작의 속도차로 인하여 필드메모리(12)로부터 독출되는 라인(S3)이 필드메모리(12)에 기록되는 라인(S2)을 앞지르는 순간이 발생한다.(제3도의 일점쇄선으로 도시함) 이 순간 이후부터 필드메모리(12)에서는 필드메모리(12)에 남아 있는 이전필드의 신호가 출력된다. 이를 제5도의 (나)를 참조하여 설명하기로 한다. 제5도에서 1-3-5-7-9번으로 나타낸 실선은 한 프레임(Frame)의 부화면신호에서 기수필드(Odd Field)를 나타내고, 라인번호 2-4-6-8번으로 나타낸 점선은 우수필드(Even Field)를 나타낸다. 그리고, 일점쇄선은 제3도에서와 마찬가지로 필드메모리(12)의 독출라인이 기록라인을 앞지르는 위치를 나타낸다. 제5도의 (나)에서, 4번 라인 다음에는 기수필드의 3번째 주사선인 5번 라인이 출력되어야 한다. 그러나, 앞지르기가 발생하여 이전 필드(우수필드)의 3번째 주사선인 6번 라인이 출력된다. 그리고, 6번 라인 다음에는 기수필드의 3번째 주사선인 5번 라인이 출력된다. 즉, 앞지르기가 발생한 이후의 화면상의 라인배치는 '6-5-8-7’이 되어 순서가 맞지 않게 된다.
따라서, 필드메모리(12) 후단의 라인보상부(14)에서는 이러한 ‘필드뒤집힘현상’을 방지하기 위한 라인보상을 한다. 이때의 보상동작은 제4도의 표에 의하여 이루어진다. 제4도의 (가)는 주화면과 부화면이 동일한 필드일 때의 보상값을 나타내고, (나)는 주화면과 부화면의 필드가 서로 다를 때의 보상값을 나타낸다. 그리고, 제5도는 제4도의 표에 의하여 라인이 보상된 화면의 라인배치도를 나타낸 것이다. 비월주사(Interlaced Scanning)방식에서는 2개의 필드가 한 프레임을 이룬다. 제5도에서 실선으로 도시한 1-3-5-7-9번 라인은, 앞서 설명한 바와 같이, 기수필드를 나타내고 점선으로 도시한 2-4-6-8-10번 라인은 우수필드를 나타낸다.
제5도에서 미도시한 주화면의 필드는 (가)에 도시한 부화면의 필드와 동일하다. 먼저, 제5도의 (나)는 주화면이 기수필드일 때 부화면도 기수필드로 두개 화면의 필드가 동일한 경우를 나타낸다. 앞지르기가 발생하지 않았다면 4번 라인 다음에는 주화면과 부화면 모두 기수필드가 되어야 한다. 그러나, 앞지르기가 발생하는 것에 의해 4번 라인 다음에는 라인보상없이 이전필드(우수필드)의 3번째 주사선인 6번 라인이 그대로 출력된다(제4도의 (가)참조). 그러나, 6번 라인 다음에 주화면이 우수필드인 위치에서는 라인을 보상해 준다(제4도의 (가) 참조). 즉, 부화면의 기수필드가 출력되는 위치에 이전필드인 5,7번 라인이 출력되는 것이 아니라 각각 라인이 1씩 증가된 7,9번 라인(기수필드에서 5번 라인의 다음라인은 7번 라인이므로)이 출력된다.
제5도의 (다)는 주화면과 부화면의 필드가 서로 다른 경우를 나타내고 이때는 제4도의 (나)와 같이 보상을 한다. (부화면의 필드가 주화면의 필드와 다르게 되는 현상은 아래에서 설명하기로 한다.) 즉, 앞지르기가 발생하는 위치에서 부화면은 기수, 우수필드 모두 이전필드의 라인에 1라인씩 보상된다. 제5도의 (다)에서, 만약 보상을 하지 않게 되면 라인배치는 ‘7-6-9-8’이 되어 필드가 뒤집히게 되지만 상술한 바와 같이 보상을 해주면 ‘7-8-9-10’번 순으로 라인이 배치되므로 필드가 올바르게 된다.
그런데, 일반적으로 부화면은 주화면과 다른 화면이므로 두개 화면의 동기가 일치하지 않는 경우가 많다. 또한, 주화면은 HDTV이고, 부화면은 기존의 NTSC방식인 경우와 같이 두개 화면의 방송방식이 다른경우에 각각의 수직동기신호는 60Hz와 59.94Hz이므로 필연적으로 두개 화면의 동기가 일치하지 않게 된다. 여기서, 주화면의 동기가 빠르면 제5도에서 (가)-(나)-(다)-(가)의 순서로 화면이 진행된다. 반면, 부화면의 동기가 빠르면 (가)-(다)-(나)-(가)의 순서로 화면이 진핸된다. 이때 (가)-(나) 또는 (나)-(다)에서는 1라인의 차이가 발생하지만, 이는 시청자의 눈에 크게 감지되지 않는다. 그러나, (다)에서는 부화면의 화면상단이 이미 1라인 증가된 상태에서 앞지르기가 발생하는 위치 이후에 다시 1라인이 증가하게 된다. 결국, (가)와 화면의 하단을 비교해 볼 때 2라인이 증가한 결과가 되는데 이는 화면전체가 올라가 있는 것처럼 보인다. 또한, (다)에서 (가)로 화면이 진행할 때는 2라인이 순간적으로 떨어지게 되는데 이때는 화면이 갑자기 내려앉는 것처럼 보여 시청자의 눈에 크게 거슬리는 문제점이 되었다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 부화면에서 라인의 이동이 발생하더라도 순차적인 1라인이 이하의 이동만이 발생되어, 화면이 크게 흔들리지 않고 출력될 수 있도록 하는 동시화면표시장치의 라인보상방법을 제안함에 있다.
본 발명의 다른 목적은 상술한 방법을 구현한 장치를 제공함에 있다.
상술한 목적을, 달성하기 위한 본 발명에 의한 동시화면표시장치의 라인보상방법은 주화면과 동기가 다른 부화면신호를 필드메모리에 기록하였다가 주화면의 동기신호에 맞춰 독출하여 주화면위에 동시에 디스플레이하는 영상시스템에서 상기 필드메모리로부터 독출되는 라인이 상기 필드메모리에 기록되는 라인을 앞지르는 순간 이후에 상기 필드메모리로부터 독출되는 라인을 보상해주는 방법에 있어서, 상기 앞지르기가 발생하는 이후에 주화면이 우수필드(Even Field)이고 부화면은 기수필드(Odd Field)일 때만 상기 필드메모리의 독출라인값에 1라인을 보상해 주는 단계를 포함한다.
상술한 다음 목적을 달성하기 위한 본 발명에 의한 동시화면표시장치는 주화면과 동기가 다른 부화면신호를 필드메모리에 기록하였다가 주화면의 동기신호에 맞춰 독출하여 주화면위에 동시에 디스플레이하는 영상시스템에서 상기 필드메모리로부터 독출되는 라인이 상기 필드메모리에 기록되는 라인을 앞지르는 순간 이후에 상기 필드메모리로부터 독출되는 라인을 보상해주는 장치에 있어서, 상기 앞지르기가 발생하는 이후에 입력되는 주화면의 필드판별신호가 우수필드(Even Field)를 나타내고 부화면의 필드판별신호는 기수필드(Odd Field)를 나타낼 때만 상기 필드메모리의 독출라인값에 1라인을 보상해 주는 라인보상부를 포함한다.
이하, 첨부한 제6도 내지 제8도를 참조하여 본 발명을 상세히 설명하기로 한다.
제6도는 본 발명에 의한 라인보상부를 나타낸 회로도이다. 제6도에서 주화면과 부화면의 필드판별신호(MF,SF)는 각각의 화면이 현재 기수필드인지 우수필드인지의 정보를 나타낸다. 부화면의 필드판별신호(SF)는 인버터(20)에 인가된다. 인버터(20)의 출력신호는 D-플립플롭(22)의 D입력단자에 인가된다. 한편, 미도시된 전단의 필드메모리로부터 독출되는 라인을 카운트한 값(RLC)과 필드메모리에 기록되는 라인을 카운트한 값(WLC)은 필드메모리에서 앞지르기가 발생하는 위치를 검출하기 위한 비교기(24)에 입력된다. 비교기(24)의 출력신호는 RS-플립플롭(26)의 셋트(S)단자에 입력된다. 주화면의 수직동기신호(M-Vsync)는 D-플립플롭(22)의 클럭단자와 RS-플립플롭(26)의 리셋(R)단자에 입력된다. D-플립플롭(22)과 RS-플립플롭(26)의 출력신호는 배타논리합소자(Exclusive-OR gate)(28)에 입력된다. 부화면이 동화상인지 정지화상인지를 나타내는 화상제어신호(MOVE/ sync sync

Claims (12)

  1. 주화면과 동기가 다른 부화면신호를 필드메모리에 기록하였다가 주화면의 동기신호에 맞춰 독출하여 주화면위에 동시에 디스플레이하는 영상 시스템에서 상기 필드메모리로부터 독출되는 라인이 상기 필드메모리에 기록되는 라인을 앞지르는 순간 이후에 상기 필드메모리로부터 독출되는 라인을 보상해주는 방법에 있어서,
    상기 앞지르기가 발생하는 이후에 주화면이 우수필드(Even Field)이고 부화면은 기수필드(Odd Field)일 때만 상기 필드메모리의 독출라인값에 1라인을 보상해 주는 단계를 포함하는 동시화면표시장치의 라인보상방법.
  2. 제1항에 있어서, 상기 단계는
    상기 부화면이 동화상일 경우에만 라인을 보상하는 것을 특징으로 하는 동시화면표시장치의 라이보상방법.
  3. 제2항에 있어서, 상기 단계는
    상기 필드메모리의 기록되는 라인값과 독출되는 라인값을 비교하여 상기 필드메모리에서 앞지르기가 발생하는 위치를 검출하는 단계; 상기 앞지르기가 발생하면 상기 주화면과 부화면의 필드에 따라 보상신호를 발생하는 단계; 및 상기 보상신호를 상기 필드메모리의 독출라인값에 더하여 독출라인을 보상하는 단계로 구성되는 것을 특징으로 하는 동시화면표시장치의 라인보상방법.
  4. 제3항에 있어서, 상기 검출단계는
    상기 필드메모리에 기록되는 라인값과 필드메모리로부터 독출되는 라인값이 같을 때 상기 필드메모리에서 앞지르기가 발생하는 위치로 판단하는 것을 특징으로 하는 동시화면표시장치의 라인보상방법.
  5. 주화면과 동기가 다른 부화면신호를 필드메모리에 기록하였다가 주화면의 동기신호에 맞춰 독출하여 주화면위에 동시에 디스플레이하는 영상시스템에서 상기 필드메모리로부터 독출되는 라인이 상기 필드메모리에 기록되는 라인을 앞지르는 순간 이후에 상기 필드메모리로부터 독출되는 라인을 보상해주는 장치에 있어서,
    상기 앞지르기가 발생하는 이후에 입력되는 주화면의 필드판별신호가 우수필드(Even Field)를 나타내고 부화면의 필드판별신호는 기수필드(Odd Field)를 나타낼 때만 상기 필드메모리의 독출라인값에 1라인을 보상해 주는 라인보상부를 포함하는 동시화면표시장치.
  6. 제5항에 있어서, 상기 라인보상부는
    상기 부화면이 동화상일 경우에만 라인을 보상하는 것을 특징으로 하는 동시화면표시장치.
  7. 제6항에 있어서, 상기 라인보상부는
    상기 앞지르기가 발생하는 위치를 검출하기 위한 수단; 상기 앞지르기가 발생하는 위치에서 상기 주화면과 부화면의 필드에 따라 보상신호를 발생하기 위한 수단; 및 상기 보상신호를 상기 필드메모리의 독출라인값에 보상하기 위한 수단으로 구성되는 것을 특징으로 하는 동시화면표시장치.
  8. 제7항에 있어서, 상기 검출수단은
    상기 필드메모리에 기록되는 라인값과 필드메모리로부터 독출되는 라인값이 같을 때 상기 필드메모리에서 앞지르기 발생하는 위치로 판단하는 것을 특징으로 하는 동시화면표시장치.
  9. 제8항에 있어서, 상기 검출수단은
    상기 필드메모리에 기록되는 라인값과 독출되는 라인값을 비교하기 위한 비교기; 및 상기 비교결과를 셋트(S)단자로 입력받고 주화면의 수직동기 신호를 리셋(R)단자로 입력받아 출력신호를 발생하는 RS-플립플롭으로 구성되는 것을 특징으로 하는 동시화면표시장치.
  10. 제9항에 있어서, 상기 보상신호발생수단은
    상기 부화면이 동화상인지 정지화상인지를 나타내는 신호와 상기 주화면과 부화면의 필드판별신호를 논리곱하기 위한 논리곱소자로 구성되는 것을 특징으로 하는 동시화면표시장치.
  11. 제10항에 있어서, 상기 부화면의 필드판별신호는
    상기 부화면의 필드판별신호를 입력받아 반전하기 위한 인버터; 상기 반전된 신호를 D입력단자로 입력받고 상기 주화면의 수직동기신호를 클럭단자로 입력받아 출력신호를 발생하기 위한 D-플립플롭; 상기 D-플립플롭의 출력값과 상기 RS-플립플롭의 출력값을 배타논리합하기 위한 배타논리합소자로 구성되는 부화면 필드판별신호입력부를 통해 상기 논리곱소자에 입력되는 것을 특징으로 하는 동시화면표시장치.
  12. 제7항에 있어서, 상기 보상수단은
    상기 필드메모리의 독출라인값에 상기 보상신호를 더하기 위한 가산기로 구성되는 것을 특징으로 하는 동시화면표시장치.
KR1019950012476A 1995-05-18 1995-05-18 동시화면표시장치의 라인보상방법 및 그 회로 KR0139125B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950012476A KR0139125B1 (ko) 1995-05-18 1995-05-18 동시화면표시장치의 라인보상방법 및 그 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012476A KR0139125B1 (ko) 1995-05-18 1995-05-18 동시화면표시장치의 라인보상방법 및 그 회로

Publications (2)

Publication Number Publication Date
KR960043817A KR960043817A (ko) 1996-12-23
KR0139125B1 true KR0139125B1 (ko) 1998-05-15

Family

ID=19414866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012476A KR0139125B1 (ko) 1995-05-18 1995-05-18 동시화면표시장치의 라인보상방법 및 그 회로

Country Status (1)

Country Link
KR (1) KR0139125B1 (ko)

Also Published As

Publication number Publication date
KR960043817A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
JP2004350281A (ja) 映像信号のデインターレース方法およびデインターレース装置
CN1758743B (zh) 使用抖动映射的图像处理设备及其方法
US8134643B2 (en) Synthesized image detection unit
JP3378710B2 (ja) 縮小画像の書き込み／読み出し方法及び縮小画像処理回路
US6417887B1 (en) Image display processing apparatus and method for converting an image signal from an interlaced system to a progressive system
US5831684A (en) Subpicture image signal vertical compression circuit
KR0139125B1 (ko) 동시화면표시장치의 라인보상방법 및 그 회로
JP3259627B2 (ja) 走査線変換装置
US5552834A (en) Apparatus for displaying an image in a reduced scale by sampling out an interlace video signal uniformly in a vertical direction without sampling out successive lines
KR100324752B1 (ko) 엘씨디 티브이의 화상종류에 따른 포맷 변환 회로
JPH01264376A (ja) 複数画面を表示可能とする信号処理回路
JP3350998B2 (ja) 表示装置
JPH1127599A (ja) ２画面表示テレビジョン及び２画面表示の為の追い越し制御回路
JPS62150982A (ja) ２画面テレビ受像機
JPH10173995A (ja) ビデオ信号切り替え回路
KR0164255B1 (ko) 비디오 촬영용 영상신호 변환장치
JPH0797844B2 (ja) 親子画像表示装置
KR100224860B1 (ko) 영상신호의 수직보간방법 및 장치와 그를 이용한 정지 영상형성방법 및 장치
KR100464392B1 (ko) 영상수직축소방법및장치
KR100207787B1 (ko) 레벨 검출기를 이용한 영상 확대 장치
JP2792050B2 (ja) ノンインターレース走査識別装置
JP2692501B2 (ja) 映像信号の文字位置移動回路
KR910010092B1 (ko) 다중화면의 정지화상 구성방법
JP3460497B2 (ja) ビデオカメラのシェーディング補正用アドレス発生回路
JPH09212119A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050128

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee