JPH02193468A - ピクチヤインピクチヤ処理回路 - Google Patents

ピクチヤインピクチヤ処理回路

Info

Publication number
JPH02193468A
JPH02193468A JP1284189A JP1284189A JPH02193468A JP H02193468 A JPH02193468 A JP H02193468A JP 1284189 A JP1284189 A JP 1284189A JP 1284189 A JP1284189 A JP 1284189A JP H02193468 A JPH02193468 A JP H02193468A
Authority
JP
Japan
Prior art keywords
signal
video signal
screen
child
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1284189A
Other languages
English (en)
Inventor
Mitsuo Endo
遠藤 三雄
Masahiko Nishikawa
西川 昌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1284189A priority Critical patent/JPH02193468A/ja
Publication of JPH02193468A publication Critical patent/JPH02193468A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、VTR等のピクチャインピクチャ(以下PI
Fという)処理回路に関する。
〔従来の技術〕
従来1例えばPAL、SECAM方式のVTRのPIF
処理回路は、コンポーネント方式のデジタル処理で子画
面の信号の時間8E縮等を行うため、第5図又は第6図
に示すように構成されている。
第5図の場合、入力端子(la)、(Ib)の2系統の
映像信号は、切換信号SW1にもとづく親子選択スイッ
チ回路(2)のスイッチ(2a)、(2b)の切換えに
より、一方が子画面用としてスイッチ(2a)から出力
され、他方が親画面用としてスイッチ(2b)から出力
される。
そして、子画面用の一方の映像信号(以下子信号という
)はフィールドメモリ等の画像メモリ(以下RAMとい
う)を有するデジタル処理部(3)により、 Y/C分
離1色復調が施された後デジタル変換され、同期分離部
(4)の水平、垂直同期信号H8゜Vsにもとづくメモ
リ制御部(5)の書込み制御でRAMに書込まれる。
また、同期分離部(6)により、親画面用の他方の映像
信号(以下親信号という)の水平6垂直同期信号Hm 
、 Vmが分離抽出され、この両信号1m 、 Vmに
もとづく制御部(5)の読出し制御でRAMの子信号が
垂直走査線を間引くとともに水平方向を圧縮して読出さ
れ1時間圧縮のデジタル処理が施される。
さらに、RAMの読出し信号はアナログ変換された後色
変調等が施され1時間圧縮された子丙号(以下圧縮子信
号という)として処理部(3)から出力される。
そして、同期信号1m 、 Vmをゲート処理して形成
された画面合成の切換信号SW2にもとづき、親信号に
同期して合成スイッチ回路(7)が親信号と圧縮子信号
とを切換合成し、親信号の子画面位置に圧縮子信号を置
換挿入した親子画面の合成映像信号(以下PIF信号と
いう)が形成される。
さらに、画面モードの切換信号SW3にもとづく出力選
択スイッチ回路(8)の切換えにより、PIFモード時
は、入力端子(1a)の映像信号の代わりにPIF信号
がCRT等に供給され、親子画面の再生表示等が行われ
る。
また、第6図の場合、チューナ(9)の受信映像信号、
外部入力端子01の外部映像信号及びビデオヘッドaη
、録再回路部αのを介したビデオテープα葎の再生映像
は号の8系統の映像信号のうち、入力選択スイッチ回路
α◆、α0の切換えで選択された2系統の信号がスイッ
チ回路(2)に入力される。
そして、スイッチ(2a)、(2b)の親信号、子信号
は第5図の場合と同様に処理され、PIFモード時。
出力端子αeからPIP信号が出力される。
なお、第6図において、デジタル処理部(3)は。
Y/C分離回路αη1色復調回路(財)、マルチプレク
サα1 、 A/DK換器■、RAMを構成するフィー
ルドメモリ01)及び3個のD/A ff換器(22a
) 、 (22b) 、 (22c) 。
色変調回路■、加算回路(財)からなる。
また、同期分離部(4) 、 (6)は、それぞれ同期
分離回路(7)、翰、垂直出力回路@、弼及びAP’C
機能付きのPLL回路構成の水平出力回路−,01から
なり。
メモリ制御部(5)は、書込み制御回路6υ、読出し制
御回路報からなる。
そして、フィールドメモリQυは実際はインタレース走
査の2フィールドが交互に書込まれて読出され、子画面
を正規の画面寸法の1/N2に圧縮する場合、制御回路
clυによる書込み時、メモリeυに毎フィールドの8
本毎の水平ラインの変換器(ホ)の出力データが書込ま
れて1!直方向が17Nに圧縮され、制御回路(3zに
よる読出し時、書込み速度のN倍の速度でメモリe2υ
が読出されて水子方向が17Nに圧縮される。
この書込み、読出しの基準となる水平同期信号Hs 、
 Vmは、例えば再生映像信号を用いた場合の水平ジッ
タ等による変動を防止するため、水平出力回路−,cl
Q内のAFC回路で安定化されて形成され。
垂直同期信号Vs 、 Vmは、AFCで安定化すると
例えばチューナ(9)のチャンネル切換え時等にロック
インタイムが垂直周期の長時間となυ、とくに子画面が
垂直方向に流れて乱れるため、垂直出力回路(2)、(
ハ)により、同期01i11回路(至)、(7)の複合
同期信号を積分し、AFCの安定化を施すことなく形成
される。
また、スイッチ回路(7)で切換え合成される親信号の
クロマレベルは、ACC回路からなるペデスタル制御回
路關によシ、圧縮子信号のクロマレベルに一致するよう
に制御される。
〔発明が解決しようとする課題〕
前記従来のPIF処理回路の場合、PIFモードにおい
て放送、再生の終了等によって親信号、子信号が無信号
状態になると、以下に説明する不都合が生じる。
まず、親信号が無信号状態になると、水平、垂直同期信
号Mm 、 Vmがなくなり、田稲子簡号の読出し及び
切換え合成も正常に行えなくなり、PIF信号が正常に
形成されなくなる。
なお、特開昭61−194984号公報()104N 
5/45)には、親信号が無信号状態になると、PIF
モードから1画面表示の画面モードに切換え、子信号を
そのままPIF信号の代わシに出力し、112画面の代
わりに子画面の内容の親画面の表示等を行うことが記載
されている。
しかし、前記公報に記載のように設定された画面モード
から自動的に切換わると、例えば表示画面から突然子画
面が消え、しかも、子画面が親画面と入れ換わって正規
の寸法で1画面表示されるため、使用者が故障と感違い
したりする問題点がある。
つぎに、子信号が無信号状態になると1例えば第7図(
a)の親信号にもとづく同図(b)の正規の周期1゛v
の垂直同期信号Vmにより、デジタル処理部(3)の読
出しは正常に行われるが、子囚号が同IN (C)のノ
イズ信号になシ、垂直同期信号Vsとして誤形成された
同図(C)のランダム周期Tv+ 、 TV2 、−=
 (”tc Tv)の信号により、書込みが正常に行わ
れなくなる。
すなわち、同期分離部(4) 、 (6)は、同期分離
回路(イ)、翰ニよす、シンクチップレベルをクランプ
して子信号、親信号から複合同期信号を分離抽出し、か
つ、垂直出力回路−,@により、AFCによる安定化を
施すことなく垂直同期信号Vm 、 Vsを形成する。
そのため、子能号が無信号状態になると、同期分離回路
(7)はノイズ信号の先端をクランプし、あたかも垂直
同期成分のようなランダム周期の擬似信号を出力し、こ
の信号にもとづき、出力回路(財)は周期性のない信号
を出力する。
そして、出力回路(財)の出力信号にもとづく書込みに
よシ、メモリ■υのインタレース走査の第1第2フィー
ルドFl、F2のデータが部分的にノイズ信号に書換え
られ、第7図(e)に示すように以前の画面のデータが
一部残る。
そのため、親子画面中の子画面は第7図(f)に示すよ
うに完全なノイズ画面に変わらず、以前の画面の混じっ
た乱れた画面となり、受信映像信号を子は号とした場合
、放送のないチャンネルに切換えても、子画面として前
のチャンネルの画面の一部が乱れた状態で表示され、使
用者が故障と感違いしたりする問題点がある。
本発明は、親信号が無簡号状態になっても子画面位置に
子画面を挿入したPIF信号を形成するPIP処理回路
を提供することを目的とする。
また、子信号が無信号状態になったときにデジタル処理
部のメモリの書込みを正常に行って無信号状態の乱れの
ない子画面を挿入したPIF信号を形成するPIF処理
回路を提供することを目的とする。
〔課題を解決するための手段〕
前記目的を達成するために1本発明のPIF処理回路は
親信号としての他方の映像信号の有無を検出する親画面
信号有無検出回路と、前記検出回路の無検出時に親画面
用の入力を前記他方の映像信号から子信号としての一方
の映像信号に切換える親画面入力切換え手段とを備え。
前記他方の映像信号の無入力時に前記一方の映像信号に
もとづく親子画面の映・像簡号をPIF信号として形成
するという技術的手段を講じる。
また、子信号としての一方の映像信号の有無を検出する
子画面信号有無検出回路と、前記検出回路の無検出時に
デジタル処理のメモリの書込み制御の、少なくとも垂直
同期信号を前記一方の映像信号の垂直同期信号から親信
号としての他方の映像信号の垂直同期信号に切換える同
期切換え手段とを備え。
前記一方の映像信号の無入力時に、前記メモリの書込み
同期を前記他方の映像面号を用いて確立するという技術
的手段を講じる。
〔作 用〕
前記のように構成された本発明のPIF処理回路は、親
画面信号有無検出回路、親画面用の入力のflif免7
t+手段を備えた場合、親信号が無信号状態になると、
子信号が親信号としても用いられるため、デジタル処理
のメモリの読出し等も子信号の同期信号にもとづいて正
常に行われ、正規の寸法の子画面に圧縮された子画面を
挿入したPIF信号が形成され、PIFモードで表示等
が行える。
また、子画面信号有無検出回路、同期切換え手段を備え
た場合、子信号が無信号状態になると、デジタル処理の
メモリの書込み同期が親信号の同期信号を用いて確立さ
れるため、メモリの書換えが正常に行われ、無信号状態
の子画面を挿入したPIF信号が形成される。
〔実施例〕
実施例について、第1図ないし第4図を参照して以下に
説明する。
(1実施例) l実施例について、第1図を参照して説明する。
第1図において、第5図と異なる点は、親画面信号有無
検出回路(財)と親画面信号切換え回路1351とを付
加した点である。
そして、検出回路□□□は例えば前記公報の信号検出回
路と同様に形成され、同期信号の状態から親信号の有無
を検出し、親信号が無信号状態になる無検出時、出力信
号をハイレベルからローレベルに反転し、切換え回路間
をスイッチ(2a)側の接点の)からス゛イッチ(2b
)側の接点Ce>に切換える。。
このとき、同期分離部(6)、スイッチ回路(7)の入
力信号が子信号に切換わシ、デジタp処理部(3)のR
AMの書込み、読出しが子信号の水平、垂直同期信号H
s、Vsを用いて行われ、圧縮子信号の読出しが正常に
行われ、しかも、子信号に同期して形成される制御信号
SW2により、子画面位置で子信号と圧縮子信号とが切
換え合成され、子信号のみを用いたPIF信号が形成さ
れる。
したがって、親信号が無信号状態になっても。
PIF信号にもとづき、子画面位置に子画面を挿入した
PIFそ−ドで表示等が行える。
(他の実施例) 他の実施例について、第2図ないし第4図を参照して説
明する。
第2肉において、第6図と異なる点け、子画面信号有無
検出回路としての同期有無検出回路(至)と。
同期信号切換え手段としての垂直同期スイッチ回路’3
71とを付加した点である。
そして、検出回路(至)は第3図に示すように構成され
、抵抗(R)、コンデンサ(C)で正規の水平走査周期
Thより短い時定数]゛eに設定された再トリガ可能な
モノマルチ(36a)が、同期分離回路(ハ)の出力信
号の立上り毎にトリガされ、モノマルチ(36a)の出
力信号をローパスフィルタ(36b)で平滑した直流電
圧Veの信号が、比較器(86c)、(36d)により
基準端子(86e)、(36f)の基準電% Vr+ 
、 Vr2と比較される。
このとき、基準電8EVr+ 、 Vr2は周期Tvで
トリガされるときの直流電圧Veより小、大の検出しき
い値′l!c8Eに設定され、直流tFE VeがVe
<Vrt又けVe)Vr2になると、ナントゲート(8
6g)の出力信号がハイレベルの無検出信号になる。
そして、無=M=検出信号によりスイッチ回路137)
が垂直出力回路(財)側の接点<aから垂直出力回路翰
側の接点(切に切換わシ、書込み制御回路Gηに入力さ
れる垂直同期信号が親信号の垂直同期信号Vmに切換わ
る。
したがって、子信号が無信号状態になシ、ノイズ信号の
フラングにもとづき、同期分離回路−の出力信号の立上
シが正規の周期Thから第4図(a)の長、短の周期T
hs 、 Th2に変動すると、同図(b) 、 (C
)のモノマルチ(86a)の出力信号、フィルタ(36
b)の電圧Veにもとづく同図(d)の無検出信号の切
換えにより、制御回路C1,)の垂直周期が垂直同期信
号■の周期Tvで確立される。
なお、子信号が無信号状態になっても、AFCによって
水平同期信号Hsが安定に出力され続けるため、制御回
路0υの水平周期は水平同期信号Isで確立され続ける
そして、メモ!J al)の書込み、読出しが正常に行
われるため、無信号状態になると、メモリ(財)の全デ
ータがノイズ信号に書換えられ、無信号状態の子画面を
挿入したPIF信号が形成され、子画面の乱れなく’ 
PIF画面の表示等が行われる。
なお、水平出力回路−,(7)がAFC機能を備えてい
ない場合は、無検出信号で制御回路C3υの水平同期信
号を切換えるスイッチ回路も付加し、子信号の無信号状
態時、水平、垂直同期信号Hm 、 Vmで両込み同期
を確立すればよい。
さらに、前記両実施例の構成を組合わせ、親。
千両信号の無信号状態に対処できるようにしてもよい。
また、1実施例の検出回路1341け第3図と同様。
モノマルチ等を用いた簡単な構成で同期信号の有無を検
出するように形成してもよく、逆に、他の実施例の検出
回路(至)を検出回路G41と同様に形成してもよい。
さらに、コンポーネント方式と異なる方式で子信号にデ
ジタル処理を施す場合に適用することもできる。
〔発明の効果〕
本発明は1以上説明したように構成されているため、以
下に記載する効果を奏する。
親画面信号有無検出回路、親画面入力切換手段を備えた
場合は、親画面の信号としての他方の映像信号が無信号
状態になると、子画面の信号としての一方の映像信号が
親画面の信号としても用いられ、デジタル処理のメモリ
の読出し等が正常に行われ、合成映像信号が正常に形成
されるため、放送、再生の終了等で突然画面モードが切
換ったシせず、子画面位置に子画面を挿入した状態で画
面表示等が続けられ、信頼性等を著しく向上することが
できる。
また、子画面信号有無検出回路、同期信号切換手段を備
えた場合は、子画面の信号としての一方の映像信号が無
信号状態になると、親画面の信号としての他方の映像信
号の少なくとも垂直同期信号を用いてデジタル処理のメ
モリの書込み同期が確立され、メモリのデータが無信号
状態のノイズ信号の画面のデータに確実に書換えられる
ため、チューナのチャンネル切換え等で子信号が無信号
状態になったときに、乱れなくノイズ信号の子画面の表
示等が行え、信頼性等を著しく向上することができる。
【図面の簡単な説明】
第1図ないし第4図は本発明のピクチャインピクチャ処
理回路の実施例を示し、第1図け1実施例のブロック図
、第2図は他の実施例のブロック図、第3図は第2図の
一部の詳細なブロック図。 第4図(a)〜(d)は第3図の動作説明用のタイミン
グチャート、第5図、第6図はそれぞれ従来例のブロッ
ク図、第7図(a)〜(f)は従来例の無信号状態時の
動作説明図である。 (3)・・・デジタル処理部、(4) 、 (6)・・
・同期分離部、(5)・・・メモリ制御部、(7)・・
・合成スイッチ回路、Qυ・・・フィールドメモU 、
 1341・・・親画面信号“有無検出回路、叩・・・
親画面信号切換え回路、■中間期有無検出回路、(37
)・・・垂直同期スイッチ回路。

Claims (2)

    【特許請求の範囲】
  1. (1)子画面用として入力された一方の映像信号を画像
    メモリを用いたデジタル処理で時間圧縮するとともに、
    親画面用として入力された他方の映像信号に同期した映
    像合成処理により、前記他方の映像信号の子画面位置に
    時間圧縮した前記一方の映像信号を置換挿入し、親子画
    面の合成映像信号を形成するピクチャインピクチャ処理
    回路において、 前記他方の映像信号の有無を検出する親画面信号有無検
    出回路と、前記検出回路の無検出時に親画面用の入力を
    前記他方の映像信号から前記一方の映像信号に切換える
    親画面入力切換手段とを備え、 前記他方の映像信号の無入力時に前記一方の映像信号に
    もとづく親子画面の映像信号を前記合成映像信号として
    形成するようにしたことを特徴とするピクチャインピク
    チャ処理回路。
  2. (2)子画面用として入力された一方の映像信号を画像
    メモリを用いたデジタル処理で時間圧縮するとともに、
    親画面用として入力された他方の映像信号に同期した映
    像合成処理により、前記他方の映像信号の子画面位置に
    時間圧縮した前記一方の映像信号を置換挿入し、親子画
    面の合成映像信号を形成するピクチャインピクチャ処理
    回路において、 前記一方の映像信号の有無を検出する子画面信号有無検
    出回路と、前記検出回路の無検出時に前記メモリの書込
    み制御の少なくとも垂直同期信号を前記一方の映像信号
    の垂直同期信号から前記他方の映像信号の垂直同期信号
    に切換える同期切換え手段とを備え、 前記一方の映像信号の無入力時に、前記メモリの書込み
    同期を前記他方の映像信号を用いて確立するようにした
    ことを特徴とするピクチャインピクチャ処理回路。
JP1284189A 1989-01-20 1989-01-20 ピクチヤインピクチヤ処理回路 Pending JPH02193468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1284189A JPH02193468A (ja) 1989-01-20 1989-01-20 ピクチヤインピクチヤ処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1284189A JPH02193468A (ja) 1989-01-20 1989-01-20 ピクチヤインピクチヤ処理回路

Publications (1)

Publication Number Publication Date
JPH02193468A true JPH02193468A (ja) 1990-07-31

Family

ID=11816612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1284189A Pending JPH02193468A (ja) 1989-01-20 1989-01-20 ピクチヤインピクチヤ処理回路

Country Status (1)

Country Link
JP (1) JPH02193468A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282979A (ja) * 1991-03-12 1992-10-08 Matsushita Electric Ind Co Ltd 映像信号処理装置
US5155595A (en) * 1991-01-31 1992-10-13 Lsi Logic Corp. Genlock frequency generator
US5382982A (en) * 1991-12-06 1995-01-17 Sony Corporation Television receiver with multiple inputs and outputs for automatically switching between inputs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6157762B2 (ja) * 1982-06-16 1986-12-08 Yosakichi Kawakami

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6157762B2 (ja) * 1982-06-16 1986-12-08 Yosakichi Kawakami

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155595A (en) * 1991-01-31 1992-10-13 Lsi Logic Corp. Genlock frequency generator
JPH04282979A (ja) * 1991-03-12 1992-10-08 Matsushita Electric Ind Co Ltd 映像信号処理装置
US5382982A (en) * 1991-12-06 1995-01-17 Sony Corporation Television receiver with multiple inputs and outputs for automatically switching between inputs

Similar Documents

Publication Publication Date Title
EP0809399B1 (en) Apparatus for reproducing downwards compatible video signals with increased vertical resolution
US5353065A (en) Apparatus for receiving wide/standard picture plane television signal
JPS6231287A (ja) 順次走査表示装置
JP2002501345A (ja) ビデオ信号を処理する方法および装置
JPH02228183A (ja) 記録再生装置
US5896177A (en) Device for controlling an aspect ratio in tv-monitor integrated wide screen receiver
JPH05244562A (ja) 映像信号記録・再生装置
JP3011224B2 (ja) ディスプレイ装置
JPH02193468A (ja) ピクチヤインピクチヤ処理回路
KR920004813Y1 (ko) 화면중첩장치
JPH0646350A (ja) ディスプレイ装置
KR100285893B1 (ko) 주사선 변환기능을 이용한 화면분할 표시장치
JPH0525432B2 (ja)
JPH07307904A (ja) 2画面テレビジョン受像機
KR0152803B1 (ko) 텔레비젼수상기의 다화면용 영상신호 처리회로
Murata et al. A consumer use flicker free color monitor using digital signal processing
JP2502694B2 (ja) 映像信号合成装置
JP2545631B2 (ja) テレビジョン受信機
JPH0732486B2 (ja) ピクチヤ.イン.ピクチヤ処理装置
JP2521160B2 (ja) 映像信号処理装置
JP2911129B2 (ja) ビデオテープレコーダ
KR0148187B1 (ko) 더블스크린 및 픽쳐인픽쳐기능 겸용회로
JP2681996B2 (ja) 画像処理装置
JPH06303614A (ja) 画像監視装置
JPS63242074A (ja) 画像処理装置