JP2911129B2 - ビデオテープレコーダ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、２画面の映像信号を同じテープに同時に記
録するヘリカルスキャン方式のビデオテープレコーダに
関する。

〔従来の技術〕

従来、ヘリカルスキャン方式のビデオテープレコーダ
（以下VTRという）において、２画面の映像信号を同じ
テープに同時に記録することが考えられている。

そして、特開昭61−179686号公報（以下第１の公報と
いう）（H04N 5/92）には、２画面の映像信号をフィー
ルド毎に交互にテープに記録するVTRが記載されてい
る。

また、特開昭64−18738号公報（以下第２の公報とい
う）（H04N 5/92）には、２画面の映像信号の水平時間
軸を共に圧縮して合成し、両画面を1/2に圧縮して合成
した画面の映像信号をテープに記録するVTRが記載され
ている。

〔発明が解決しようとする課題〕

前記第１の公報に記載のVTRの場合、２画面の映像信
号が共に２フィールドに１回しか記録されないため、記
録したテープの再生時、両画面のいずれも、再生画面が
粗くなつて画質が低下する問題点がある。

また、前記第２の公報に記載のVTRの場合、２画面の
映像信号が共に圧縮されて記録されるため、再生時、特
殊な処理を施さない限り、両画面のいずれについても元
の大きさの性状な再生画面が得られない問題点がある。

しかも、時間圧縮によって両画面の水平方向の情報量
が共に減少するため、前記の特殊な処理によつて画面分
離，拡大等を施し、両画面の元の大きさの再生画面得て
も、その画質が共に低下する問題点がある。

さらに、前記両公報のVTRで記録されたテープを１画
面の映像信号を記録，再生する通常のVTRで再生して
も、その記録，再生の互換性が全くなく、記録された２
画面のいずれについても正常に再生できない問題点があ
る。

本発明は、２画面のいずれか一方については画質の劣
化が少なく通常のVTRでも再生できるようにし、両画面
の映像信号を同じテープに同時に記録するVTRを捉供す
ることを目的とする。

〔課題を解決するための手段〕

前記目的を達成するため、本発明のVTRは、２画面の
一方の映像信号を時間圧縮し他方の映像信号の画面表示
されない期間に前記一方の映像信号の圧縮信号を出力す
る圧縮処理回路と、 前記他方の映像信号と前記圧縮信号とを切換えて合成
し前記画面表示されない期間に前記圧縮信号を挿入した
記録用の映像信号を出力するマルチプレクサとを備え
る。

また、再生時の画面分離を行うため、圧縮信号に画面
の境界識別用の識別信号を付加する識別信号付加回路を
備えることが望ましい。

〔作用〕

前記のように構成された本発明のVTRの場合、圧縮処
理回路から出力され一方の映像信号の圧縮信号が、マル
チプレクサの切換えにより、他方の映像信号の画面表示
されない期間に挿入されて記録用の映像信号が形成さ
れ、この映像信号がテープに記録される。

この場合、他方の映像信号については、画面表示され
る期間部分が、通常のVTRで記録する場合と同様にテー
プに記録されるため、記録されたテープの再生時、前記
他方の映像信号の再生画面は画質劣化の少ない元の大き
さの正常な画面になる。

しかも、記録されたテープを通常のVTRで再生する
と、前記他方の映像信号の再生画面が正常に得られる。

また、識別信号付加回路を備えた場合は、圧縮信号に
画面の境界識別用の識別信号を付加してテープの記録が
行われるため、記録されたテープの再生時、前記識別信
号を基準にして再生信号の画面分離が容易に行える。

〔実施例〕

１実施例について、第１図ないし第３図を参照して以
下に説明する。

第１図は記録時の構成を示し、（１），（２）は２画
面の映像信号A,Bの入力端子、（３），（４）は同期分
離回路、（５）はA/D変換器、（６）は例えば２フィー
ルドの容量のビデオメモリ、（７）はメモリ制御回路で
あり、例えばゲートアレイ回路からなり、書込み，読出
しアドレス発生部（7a），（7b）及びタイミング制御部
（7c）を有する。

（８）はサブ同期発生器（９），サブ同期付加器（1
0）からなる識別信号付加回路、（11）はD/A変換器、
（12）は一点鎖線の構成の圧縮処理回路、（13）はレベ
ルクランプ回路、（14）はマルチプレクサ、（15）は記
録用の映像信号Ｃの出力端子である。

そして、テレビチューナ等の信号源からの一方，他方
の映像信号（ビデオ信号）A,Bが入力端子（１），
（２）に記録入力される。

このとき、入力端子（２）の他方の映像信号Ｂは、同
期分離回路（３）で垂直，水平の同期信号が分離抽出さ
れ、レベルクランプ回路（13）でクランプ処理されてマ
ルチプレクサ（14）に伝送される。

また、入力端子（１）の一方の映像信号Ａは、同期分
離回路（４）で垂直，水平の同期信号が分離抽出され、
A/D変換器（５）により周波数3fsc又は4fsc（fscはカラ
ーバースト周波数）でＮビットのデジタル信号に変換さ
れ、このデジタル信号がビデオメモリ（６）に供給され
る。

さらに、同期分離回路（３），（４）の出力信号がメ
モリ制御回路（７）に供給され、この制御回路（７）に
より、同期分離回路（４）の水平同期信号又はカラーバ
ースト信号に同期してA/D変換器（５）の動作及びビデ
オメモリ（６）の書込みが制御され、同期分離回路
（３）の水平同期信号又はカラーバースト信号に同期し
てビデオメモリ（６）の読出しが制御され、映像信号Ａ
がデジタル液に水平，垂直方向に1/2に時間圧縮され
る。

つぎに、ビデオメモリ（６）の書込み，読出しについ
て説明する。

まず、映像信号の画面表示されない期間につき、14イ
ンチのCRTを例にして説明する。

この場合、第２図に示す１フィールド（262.5H）（Ｈ
は水平走査期間）において、垂直，水平方向の条件がほ
ぼつぎのようになる。

（垂直方向） （ａ）最大有効画面領域ａ …240H （ｂ）垂直同期信号領域 …9 H （ｃ）表示される有効画面領域ｂ…240H×0.91 （ｄ）１フィールド内の表示されない期間…34.5H〔＝2
62.5−240−９−240×0.09〕 （水平方向） （ａ）最大有効画面領域ａ …0.82H （ｂ）垂直同期信号領域 …0.18H （ｃ）表示される有効画面領域ｂ…0.82H×0.91 （ｄ）1Hの表示されない期間 …0.074H〔＝0.82×0.0
9〕 （ｅ）１フィールド内の表示されない期間…16.2H〔＝
（262.5−34.5）×0.074〕 したがつて、１フィールド内の第２図の斜線の画面表
示されない部分の期間は、垂直，水平帰線期間及び映像
信号の画面外の期間，すなわち垂直方向の（ｄ）の期間
34.5Hと水平方向の（ｅ）の期間16.2Hとを加算したほぼ
つぎの期間Ｔαになる。

Ｔα＝34.5H＋16.2H＝50.7H つぎに、表示される有効画面領域を垂直，水平方向に
1/2に圧縮した画面の記録に必要な期間を求める。

この場合、垂直，水平方向の長さがつぎのようにな
る。

（垂直方向） 240H×0.91÷２＝109.2H （水平方向） 0.82H×0.91÷２＝0.373H したがつて、圧縮した画面の１フィールドの記録に要
する領域の期間は、ほぼつぎの期間Ｔβになる。

Ｔβ＝109.2H×0.373H＝41.14H そして、Ｔα＞Ｔβになるため、映像信号Ｂの画面表
示されない期間に、映像信号Ａの少なくとも表示される
有効画面領域ｂを水平，垂直方向に1/2に圧縮して挿入
することができる。

なお、圧縮率を大きくすることにより、同期信号を含
む映像信号Ｂ全体を挿入することもできる。

そして、A/D変換器（５）から出力されたデジタル信
号は、映像信号Ａに同期した書込みアドレス発生部（7
a）の書込みアドレスにより、表示される有効画面領域
ｂの部分のみがビデオメモリ（６）に順次に書込まれ
る。

さらに、ビデオメモリ（６）に書込まれたデジタル信
号は、一定時間後、映像信号Ｂに同期した読出しアドレ
ス発生部（7b）の読出しアドレスにより、映像信号Ｂの
前記画面表示されない期間に、１フィールド分が読出さ
れる。

この書込みと読出しの速度差に基き、映像信号Ａの垂
直，水平方向が1/2に時間圧縮される。

そして、ビデオメモリ（６）から読出されたデジタル
信号が識別信号付加回路（８）に伝送され、この回路
（８）により、画面の境界識別用の識別信号及び水平同
期位置の識別信号として、デジタル信号のパターンと異
なる例えばオール“0"及びオール“1"のＮビットのサブ
同期信号が付加される。

すなわち、サブ同期発生器（９）はメモリ制御回路
（７）のタイミング制御信号，読出しアドレス信号等に
基き、再生時の画面分離が容易に行えるように、映像信
号Ｂの各1Hの画面表示されない期間と画面表示される期
間の切換わりにオール“0"のサブ同期信号を発生する。

また、再生時の映像信号Ａの再構成が容易に行えるよ
うに、映像信号Ａの各1Hの水平同期位置でオール“1"の
サブ同期信号を発生する。

そして、サブ同期信号付加器（10）により、ビデオメ
モリ（６）から読出されたデジタル信号にサブ同期発生
器（９）のサブ同期信号が付加される。

なお、ビデオメモリ（６）から読出されるデジタル信
号がオール“0"及びオール“1"にならないように、A/D
変換器（５）の変換処理，ビット数等が設定されてい
る。

さらに、サブ同期付加器（10）の出力信号がD/A変換
器（11）でアナログ変換され、この変換で形成されたア
ナログの圧縮信号がマルチプレクサ（14）に伝送され
る。

そして、マルチプレクサ（14）はサブ同期発生器
（９）から出力された切換因業により、映像信号Ｂと圧
縮信号とを切換えて合成し、映像信号Ｂの画面表示され
ない期間に圧縮信号を挿入した記録用の映像信号Ｃを出
力端子（15）に出力する。

さらに、出力端子（15）の記録用の映像信号Ｃが記録
アンプ等を介してビデオヘッドに供給され、このビデオ
ヘッドのヘリカルスキャンにより、テープに記録用の映
像信号Ｃが記録される。

このとき、映像信号Ｂについては、画面表示される部
分が圧縮信号の挿入の影響を受けることなく、通常のVT
Rで記録した場合と同じ状態で記録される。

つぎに、再生時の構成を示した第３図について説明す
る。

同図において、（16）はテープの再生映像信号Ｄの入
力端子、（17）は同期分離回路、（18）はレベルクラン
プ回路、（19）はA/D変換器、（20）は例えば２フィー
ルド容量のビデオメモリ、（21）はメモリ制御回路であ
り、例えばゲートアレイ回路からなり、書込み，読出し
アドレス発生部（21a），（21b）及びタイミング制御部
（21c）を有する。

（22）はサブ同期分離回路、（23）は1/2分周回路、
（24）は信号セレクタであり、モード端子（25）のピク
チャ・イン・ピクチャ（以下pinpという）のモード信号
の有，無により、同期分離回路（71），分周回路（23）
の出力信号を切換え出力する。

（26）はD/A変換器、（27）は一点鎖線の構成の再生
伸長処理回路、（28）はマルチプレクサ、（29）はマル
チプレクサ（28）に接続された出力端子である。

そして、入力端子（16）の再生映像信号Ｄは、同期分
離回路（17）で映像信号Ｂの垂直，水平同期信号が分離
抽出され、レベルクランプ回路（18）を介してマルチプ
レクサ（28）に伝送される。

また、再生映像信号ＤがA/D変換器（19）でＮビット
のデジタル信号に変換され、このデジタル信号がビデオ
メモリ（20），サブ同期分離回路（22）に供給される。

そして、サブ同期分離回路（22）により、デジタル信
号に含まれたオール“0"及びオール“1"のサブ同期信号
が分離抽出され、このサブ同期信号がメモリ制御回路
（21）に供給される。

さらに、同期分離回路（17）の出力信号が分周回路
（23）で1/2分周されるとともに信号セレクタ（24）に
供給され、このセレクタ（24）は、モード端子（25）に
pinpのモード信号が入力されるpinpモード時、同期分離
回路（17）の出力信号をメモリ制御回路（21）に供給
し、pinpモード信号が入力されない通常コード時、分周
回路（23）の出力信号をメモリ制御回路（21）に供給す
る。

そして、メモリ制御回路（21）は、サブ同期信号に基
く書込みアドレス発生部（21a）の書込みアドレスによ
り、A/D変換器（19）の毎フィールドのデジタル信号か
ら画面表示されない期間の信号のみを抽出してビデオメ
モリに書込む。

このとき、オール“0"のサブ同期信号を基準にして再
生映像信号Ｄの画面分離が正確に行われ、映像信号Ａの
圧縮信号に基くデジタル信号のみ正確に抽出されてビデ
オメモリ（６）に書込まれる。

また、オール“1"のサブ同期信号により、映像信号Ａ
の各1Hの同期位置が正確に判別され、この判別に基き書
込み位置等が制御され、例えば映像信号Ａの各1Hずつに
区切つて書込みが行われ、映像信号Ａの再構成が極めて
容易に行える。

そして、ビデオメモリ（６）に書込まれたデジタル信
号は、一定時間後、信号セレクタ（24）の出力信号に基
く読出しアドレス発生部（21b）の読出しアドレスによ
り、pinpモード時は書込み時と同じ速度で毎フィールド
の1/4の子画面表示期間に読出され、通常モード時は書
込み時の1/2の速度で読出される。

この読出しにより、pinpモード時は映像信号Ａの垂
直，水平方向を1/2に圧縮した面積1/4の子画面が再構成
され、通常モード時は映像信号Ａの元の画面が再構成さ
れる。

そして、ビデオメモリ（26）から読出されたデジタル
信号がD/A変換器（26）により周波数3fsc又は4fscで映
像信号に変換され、この映像信号がマルチプレクサ（2
8）に伝送される。

さらに、マルチプレクサ（28）がメモリ制御回路（2
1）の切換制御で動作し、pinpモード時は、モード端子
（25）のモード信号に基く制御により、レベルクランプ
回路（18）の出力信号とD/A変換器（26）の出力信号と
が切換えて合成され、再生された映像信号Ｂの親画面に
映像信号Ａの子画面を挿入したpinp画面の映像信号が、
再生映像信号Ｅとして出力端子（29）に出力される。

また、通常モード時は、図示省略された画面選択手段
の選択信号に基く制御により、マルチプレクサ（28）が
レベルクランプ回路（18）の出力信号又はD/A変換器（2
6）の出力信号を再生映像信号Ｅとして出力する。

このとき、D/A変換器（26）の出力信号が元の画面の
大きさの映像信号になるため、再生映像信号Ｅは元の大
きさの映像信号Ｂ又はＡになる。

そして、出力端子（29）の再生映像信号Ｅをテレビジ
ョン受信機等で画面再生した場合、表示される映像信号
Ｂの画面は、通常のVTRで記録，再生した場合と同様の
高い画質になる。

また、記録されたテープを通常のVTRで再生した場
合、映像信号Ｂについては、画面表示される部分が不都
合なく正常に再生される。

さらに、再生時のpinpモード，通常モードの切換え及
び画面選択により、pinp画面及び元の大きさの２画面の
再生映像信号Ｅが選択的に出力されるため、従来のVTR
との互換性を保つて新規な機能を付加することができ
る。

なお、第１図及び第３図の同一機能の回路図，例えば
ビデオメモリ，メモリ制御回路，同期分離回路等につい
ては、同一の回路を接続切換えして共用するようにして
もよい。

さらに、ビデオメモリ等を例えばデジタル処理機能付
きの従来のVTRに適用する場合は、ビデオメモリ等を共
用することにより極めて安価に機能を向上することがで
きる。

〔発明の効果〕

本発明は、以上説明したように構成されているため、
以下に記載する効果を奏する。

圧縮処理回路及びマルチプレクサを備えることによ
り、一方の映像信号の圧縮信号が他方の映像信号の画面
表示されない期間に挿入されてテープに記録されるた
め、他方の映像信号の画面表示される部分については、
通常のVTRで記録する場合と同じ状態で記録される。

そのため、記録されたテープの再生時、他方の映像信
号が前記挿入の影響を受けることなく正常に再生され、
他方の映像信号の再生画面の画質の劣化を防止して２画
面の映像信号を同じテープに同時に記録することができ
る。

しかも、記録されたテープの他方の映像信号を通常の
VTRでも再生できるため、通常のVTRとの互換性を損ねる
こともない。

また、識別信号付加回路を備えた場合は、圧縮信号に
画面の境界識別用の識別信号が付加されるため、再生時
の画面分離が容易に行え、とくに、一方の映像信号の再
生処理が確実に行える。

【図面の簡単な説明】

図面はこの発明のビデオテープレコーダの１実施例を示
し、第１図は記録時のブロック図、第２図は１フィール
ドの挿入領域の説明図、第３図は再生時のブロック図で
ある。 （８）……識別信号付加回路、（12）……圧縮処理回
路、（14）……マルチプレクサ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】第１の映像信号と第２の映像信号を同じテ
   ープに同時に記録するヘリカルスキャン方式のビデオテ
   ープレコーダにおいて、 第１の映像信号を時間圧縮し、圧縮しない第２の映像信
   号の画面に表示されない部分に対応する期間に前記時間
   圧縮された第１の映像信号を出力する圧縮処理回路と、 前記第１の映像信号と前記第２の映像信号とを切り換え
   るマルチプレクサと、 を備えたことを特徴とするビデオテープレコーダ。
2. 【請求項２】上記第１の映像信号に画面の境界識別用の
   識別信号を付加する識別信号付加回路を備えたことを特
   徴とする請求項１記載のビデオテープレコーダ。