KR100222788B1 - 정지화상 기록장치 - Google Patents

정지화상 기록장치 Download PDF

Info

Publication number
KR100222788B1
KR100222788B1 KR1019960040185A KR19960040185A KR100222788B1 KR 100222788 B1 KR100222788 B1 KR 100222788B1 KR 1019960040185 A KR1019960040185 A KR 1019960040185A KR 19960040185 A KR19960040185 A KR 19960040185A KR 100222788 B1 KR100222788 B1 KR 100222788B1
Authority
KR
South Korea
Prior art keywords
signal
video signal
memory
block selection
input
Prior art date
Application number
KR1019960040185A
Other languages
English (en)
Other versions
KR19980021367A (ko
Inventor
김용모
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960040185A priority Critical patent/KR100222788B1/ko
Publication of KR19980021367A publication Critical patent/KR19980021367A/ko
Application granted granted Critical
Publication of KR100222788B1 publication Critical patent/KR100222788B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

가. 청구범위 기재된 발명이 속한 기술분야 :
카메라로부터 촬상된 정지화상인 영상신호를 기록하는 기술이다.
나. 발명이 해결하고자 하는 기술적 과제 :
별도의 동기신호발생부가 없이 영상신호로부터 동기신호를 추출하여 입력되는 영상신호를 미리 할당된 메모리영역에 기록한다.
다. 발명의 해결방법의 요지 :
카메라로부터 출력되는 영상신호의 동기신호를 이용하여 메모리 영역을 선택하는 블록 선택신호를 발생하며, 입력되는 영상신호의 화상 수에 따라 메모리를 분할하여 입력되는 영상신호를 기록하는 장치.
라. 발명의 중요한 용도 :
영상신호 기록장치.

Description

정지화상 기록장치{APPARATUS FOR RECORDING STEEL VIDEO}
본 발명은 정지화상의 영상신호를 기록 및 재생하는 장치에 관한 것으로, 특히 카메라로부터 촬상되어 입력되는 화면 수에 따라 메모리 영역을 효율적으로 분할하여 입력되는 영상신호를 기록하고 상기 기록된 영상신호를 재생하는 장치에 관한 것이다.
통상적으로 화상을 기록 및 재생하는 방식은 카메라를 통해 촬상된 아날로그신호 형태의 영상신호를 디지털신호로 변환하여 기록하고, 상기 기록된 영상신호를 재생하여 재생된 화상을 모니터에 표시하는 방식으로 수행된다.
상기 통상적인 화상을 기록하는 방식에서 화상을 기록하는 메모리는 최대 정지화상 기록이 가능한 화면 수만큼 영역을 분할하여 상기 분할된 메모리의 한 영역에 대응하여 한 장의 화면에 해당하는 정지화상 영상신호를 기록하였다.
예컨대, 종래에는 한정된 메모리에 재생할 수 있는 최소 해상도로 최대 화면 수에 해당하는 정지화상을 기록하기 위해 한 장의 화면을 구성하는 영상신호의 우수필드와 기수필드 중 우수필드를 구성하는 우수라인의 화상신호만을 기록하는 방식을 사용하였다.
또한, 상기 방식으로 기록된 화상을 재생하는 경우에는 메모리의 분할된 영역에 기록된 화상신호를 순차적으로 재생하였다.
상술한 방식을 이용하여 다수의 정지 화면을 기록할 수 있는 메모리를 가지는 정지화상 기록 및 재생장치에서 기록된 영상신호가 1장인 경우에는 나머지의 메모리 영역은 사용되지 않아 메모리 사용 효율이 떨어지는 문제점이 있었다.
따라서 본 발명의 목적은 입력되는 정지화상의 화면 수에 따라 메모리 영역을 분할하여 영상신호를 기록하는 장치를 제공함에 있다.
도 1은 본 발명의 일 실시 예에 따른 정지 화상 기록 및 재생장치의 블록 구성도.
도 2는 도 1에 도시한 어드레스발생부의 상세 회로도.
도 3은 본 발명의 일 실시 예에 따른 비원주사방식의 영상신호 주사도.
도 4는 본 발명의 일 실시 예에 따른 메모리 분할도.
이하 본 발명의 바람직한 실시 예를 첨부된 도면은 참조하여 설명한다.
우선, 본 발명의 일 실시 예에 따른 정지화상 기록 및 재생장치의 구성은 도1에 도시한 바와 같으며, 상기 도 1을 참조하여 그 구성을 살펴보면 다음과 같다.
제어부(10)는 정지화상 기록 및 재생을 위한 어드레스신호, 칩셀렉트신호, A/D인에이블 및 D/A인에이블신호 등을 각각 발생하며, 복합동기신호(C-Sync), 수평동기신호(V-Sync), 수직동기신호(H-Sync), 필드(FIELD)신호(An)를 받아 영상신호의 기록 및 재생을 제어한다. 메모리(12)는 용량에 따라 정지화상을 기록할 수 있는 영역을 분할하여 상기 제어부(10)의 제어신호에 의해 입력되는 정지화상 영상신호를 기록한다. 절환회로(14)는 상기 제어부(10)로부터 제공되는 기록/재생신호(REC/PLAY SIGNAL)에 의해 절환되어 촬상 또는 재생되는 화상의 영상신호를 전송한다. 동기신호분리부(20)는 카메라로부터 입력되는 영상신호에서 복합동기신호(C-Sync), 수평동기신호(V-Sync), 수직동기신호(H-Sync) 및 필드(FIELD)신호(An) 등을 분리한다. 샘플링 클럭발생부(22)는 상기 동기신호분리부(20)로부터 분리된 복합동기신호(C-Sync)나 수평동기신호(V-Sync)에 동기를 맞추어 샘플링클럭(2fs)을 발생한다. 어드레스발생부(24)는 상기 샘플링 클럭발생부(22)로부터 제공되는 샘플링클럭신호(2fs)와 상기 동기신호분리부(20)로부터 제공되는 수직동기신호(H-Sync) 및 필드(FIELD)신호(An)를 받아 영상신호를 기록하고자 하는 메모리(12)의 어드레스를 상기 제어부(10)로 출력한다. 또한, 상기 어드레스발생부(24)는 어드레스 시작신호를 유효 영상데이터 감지부(26)로 인가한다. 상기 유효 영상데이터 감지부(26)는 상기 어드레스 시작신호를 받아 유효영상신호의 시작과 끝을 감지하여 상기 제어부(10)로 인가한다. A/D변환부(16)는 상기 제어부(10)의 A/D 인에이블(Enable)신호에 의해 입력되는 아날로그 영상신호를 디지털 영상신호로 변환한다. 또한, 상기 A/D변환부(16)는 아날로그 영상신호를 상기 샘플링 클럭(2fs)에 맞추어 디지털 영상신호로 변환한다. D/A변환부(18)는 상기 제어부(10)의 D/A 인에이블(Enable)신호에 의해 상기 메모리(12)로부터 독출되는 디지털 영상신호를 아날로그 영상신호로 변환한다. 또한, 상기 D/A변환부(18)는 디지털 영상신호를 상기 샘플링 클럭(2fs)에 맞추어 아날로그 영상신호로 변환한다.
이하 본 발명의 일 실시 예에 따른 어드레스 발생부(24)의 상세 회로를 도 2를 참조하여 설명한다.
제1D플립플럽(240)은 수직동기신호(H-Sync)를 클럭신호로 사용하여 라인선택신호(An-1)를 토글 출력한다. 제2D플립플럽(242)은 샘플링 클럭(2fs)을 클럭신호로 사용하여 우/기수클럭(An-2)을 토글 출력한다. 제1게이트(244)는 필드신호(An)와 제어부(10)로부터 제공되는 제어신호(C0)를 논리 곱하여 제1블럭 선택신호(An')를 출력한다. 제2게이트(246)는 라인신호(An-1)와 상기 제어부(10)로부터 제공되는 제어신호(C1)를 논리 곱하여 제2블럭 선택신호(An-1')를 출력한다. 제3게이트(248)는 우/기수클럭(An-2)과 상기 제어부(10)로부터 제공되는 제어신호(C2)를 논리 곱하여 제3블럭 선택신호(An-2')를 출력한다.
본 발명의 일 실시 예에 따른 비원주사방식의 영상신호 주사도는 도 3에 나타낸 바와 같다.
본 발명의 일 실시 예에 따른 메모리(12) 분할은 도 4에 도시된 바와 같이 8 블록으로 나누어 블록 선택신호(C0,C1,C2)에 의해 특정 블록이 선택되도록 구성된다.
이하 상기한 구성을 참조하여 본 발명의 바람직한 일 실시 예에 따른 동작을 상세히 설명하면 다음과 같다.
영상신호 입력단으로부터 입력되는 영상신호는 절환회로(14)와 동기신호분리부(20)로 입력된다. 상기 입력되는 영상신호는 상기 동기신호분리부(20)에 의해 복합동기신호(C-Sync), 수평동기신호(V-Sync), 수직동기신호(H-Sync) 및 필드신호(An)로 분리되어 출력된다. 상기 복합동기신호(C-Sync), 수평동기신호(V-Sync), 수직동기신호(H-Sync) 및 필드신호(An)는 제어부(10)에 제공되며, 샘플링 클럭검출부(22)로는 복합동기신호(C-Sync)가 제공된다. 또한, 상기 수직동기신호(H-Sync)와 필드신호(An)는 어드레스 발생부(24)에 제공된다. 한편, 상기 샘플링 클럭발생부(22)는 제공되는 복합동기신호(C-Sync)로부터 샘플링 클럭(2fs)을 발생하여 A/D변환부(16), D/A변환부(18) 및 상기 어드레스 발생부(24)로 출력한다. 상기 샘플링 클럭(2fs)은 A/D변환부(16)로 제공되어 아날로그 영상신호를 디지털 영상신호로 변환할 시 동기신호로 사용된다.
상기 샘플링 클럭(2fs), 수직동기신호(H-Sync) 및 필드신호(An)를 제공받은 상기 어드레스 발생부(24)는 상기 입력되는 영상신호를 분할하여 메모리(12)에 기록하기 위한 메모리 어드레스를 출력한다.
최상의 해상도를 갖는 첫 번째 화면에서부터 최소의 해상도를 갖는 마지막 화면까지의 영상신호를 기록하기 위한 상기 메모리(12) 어드레스를 결정하는 동작을 도 2를 참조하여 설명하면 다음과 같다.
제어부(10)로부터 고정된 값의 제어신호(C0,C1,C2)가 제공되면 종래와 같이 최소의 해상도로 한 화면의 영상신호가 분할된 하나의 블록에 대응하여 기록되며, 영상신호의 필드와 라인에 따라 변화되는 제어신호(C0,C1,C2)가 제공되면 입력되는 영상신호는 상기 분할된 블록에 분할하여 기록된다.
첫 번째 화면에 해당하는 영상신호가 입력되면 상기 제어부(10)는 "C0,C1, C2= 1"의 제어신호를 출력한다. 만약, 두 번째 화면에 해당하는 영상신호가 입력되면 "C0= 0,C1, C2= 1"의 제어신호를 출력하며, 세 번째 화면에 해당하는 영상신호가 입력되면 "C0= 0,C1 =0, C2= 1"의 제어신호를 출력한다. 한편, 동기신호분리부(20)로부터 제공되는 필드신호(An)는 입력되는 영상신호가 기수필드이면 "0"이 제공되며, 우수필드이면 "1"이 제공된다. 상기 제어신호 중 C0와 필드신호 An은 제1게이트(244)에서 논리 곱되어 제1블록 선택신호(An')를 출력한다. 예컨대, 상기 제어신호 C0이 "1"인 상태에서 입력 영상신호가 기수필드이면 "0"의 값을 가지는 제1블럭 선택신호(An')가 출력되며, 우수필드에서는 "1"의 값을 가지는 제1블록 선택신호(An')가 출력된다. 상기 제1블록 선택신호(An')가 "0"인 경우에는 도 4에 나타낸 제1, 2, 3, 4영역이 선택되며, 상기 제1블록 선택신호(An')가 "1"인 경우에는 도 4에 나타낸 제5, 6, 7, 8영역이 선택된다.
또한, 제1플립플럽(240)은 동기신호분리부(20)로부터 제공되는 수직동기신호(H-Sync)를 클럭신호로 사용하여 라인신호(An-1)를 출력한다. 상기 라인신호(An-1)는 기수필드 또는 우수필드의 기수라인이면 "0"이 출력되며, 우수라인이면 "1"이 출력된다. 상기 제어신호 중 C1과 라인신호 An은 제2게이트(246)에서 논리 곱되어 제2블록 선택신호(An-1')를 출력한다. 예컨대, 상기 제어신호 C1이 "1"인 상태에서 입력 영상신호가 기수라인이면 "0"의 값을 가지는 제2블럭 선택신호(An-1')가 출력되며, 우수라인에서는 "1"의 값을 가지는 제2블록 선택신호(An-1')가 출력된다. 상기 제1블럭 선택신호(An')가 "0"이고 상기 제2블록 선택신호(An-1')가 "0"인 경우에는 도 4에 나타낸 제1, 2영역이 선택되며, 상기 제1블럭 선택신호(An')가 "0"이고 상기 제2블록 선택신호(An-1')가 "1"인 경우에는 도 4에 나타낸 제3, 4영역이 선택된다. 또한, 상기 제1블럭 선택신호(An')가 "1"이고 상기 제2블록 선택신호(An-1')가 "0"인 경우에는 도 4에 나타낸 제5, 6영역이 선택되며, 상기 제1블럭 선택신호(An')가 "1"이고 상기 제2블록 선택신호(An-1')가 "1"인 경우에는 도 4에 나타낸 제7, 8영역이 선택된다.
한편, 제2플립플럽(242)은 샘플링 클럭발생부(22)로부터 제공되는 샘플링 클럭(2fs)를 클럭신호로 사용하여 우/기수클럭(An-2)을 출력한다. 상기 우/기수클럭(An-2)은 상기 샘플링 클럭(2fs)에 의해 "0" 또는 "1"을 반복 출력된다. 상기 제어신호 중 C2와 우/기수클럭 An-2는 제3게이트(248)에서 논리 곱되어 제3블록 선택신호(An-2')를 출력한다. 예컨대, 상기 제3블록 선택신호(An-2')는 상기 제어신호 C2가 "1"인 상태에서 상기 우/기수클럭 An-2에 의해 "0" 또는 "1" 의 값을 가지는 제3블록 선택신호(An-2')가 출력된다. 상기 제3블록 선택신호(An-2')는 상기 샘플링 클럭(2fs)에 동기되어 발생된다. 상기 제1블럭 선택신호(An'), 상기 제2블록 선택신호(An-1') 및 상기 제3블록 선택신호(An-2') 모두가 "0"인 경우에는 도 4에 나타낸 제1영역이 선택되며, 상기 제1블럭 선택신호(An')와 상기 제2블록 선택신호(An-1')가 "0"이고 상기 제3블록 선택신호(An-2')가 "1"인 경우에는 도 4에 나타낸 제2영역이 선택된다. 상기 제1블럭 선택신호(An')가 "0", 상기 제2블록 선택신호(An-1')가 "1"이고 상기 제3블록 선택신호(An-2')가 "0"인 경우에는 도 4에 나타낸 제3영역이 선택되며, 상기 제1블럭 선택신호(An')가 "0", 상기 제2블록 선택신호(An-1')가 "1"이고 상기 제3블록 선택신호(An-2')가 "1"인 경우에는 도 4에 나타낸 제4영역이 선택된다. 상기 제1블럭 선택신호(An')가 "1"인 경우에 메모리(12) 영역이 선택되는 과정도 상기한 과정과 동일하게 수행됨으로 상세한 설명은 생략한다.
첫 번째 화면에 해당하는 영상신호가 입력되어 상기 제어부(10)로부터 제어신호 "C0,C1, C2= 1" 가 제공되는 상태에서 상기 블록 선택신호(An', An-1', An-2')에 의해 선택되는 메모리(12) 영역은 다음에 나타낸 표 1과 같다.
An' An-1' An-2' 메모리 영역
0 0 0 제1영역
0 0 1 제2영역
0 1 0 제3영역
0 1 1 제4영역
1 0 0 제5영역
1 0 1 제6영역
1 1 0 제7영역
1 1 1 제8영역
또한, 두 번째 화면에 해당하는 영상신호가 입력되면 상기 제어부(10)는 제어신호 "C0= 0,C1,C2= 1"를 출력하며, 상기 제어신호에 의해 상기 제1블럭 선택신호(An')는 필드신호(An)에 관계없이 항상 "0"을 출력한다. 따라서, 상기 제2게이트(246)와 제3게이트(248)로부터 출력되는 제2블럭 선택신호(An-1')와 제3블럭 선택신호(An-2')에 의해 메모리영역은 상기 도 4에 도시된 제1, 제2, 제3, 제4영역이 순차적으로 선택된다. 상기 입력되는 두 번째 화면 영상신호는 상기 어드레스 발생부(24)에 의해 선택되는 메모리영역에 순차적으로 기록된다.
한편, 세 번째 화면에 해당하는 영상신호가 입력되는 경우에는 상기 제어부(10)는 제어신호 "C0, C1=0, C2= 1"을 출력하며, 상기 입력되는 세 번째 화면 영상신호는 상기 어드레스 발생부(24)에 의해 선택되는 메모리영역인 제1, 제2영역에 순차적으로 기록된다.
예컨대, 상술한 동작에 의해 블록 선택신호가 발생되므로 만약 세 개의 화면이 입력되면 첫 번째 영상신호는 제5∼제8영역에 우수필드의 영상신호가 기록되며, 두 번째 영상신호는 제3∼제4영역에 기수필드의 우수라인 영상신호가 기록된다. 그리고 세 번째 영상신호는 제1∼제2영역에 기수필드의 기수라인 영상신호가 기록된다.
다음으로 상기 입력되는 영상신호를 상술한 동작에 의해 선택된 메모리영역에 기록하는 동작을 설명한다.
상기 제어부(10)는 영상신호의 입력이 있으면 A/D변환부(16)로 A/D 인에이블신호를 제공하며, 절환회로(14)로는 기록(Record)신호를 제공한다. 상기절환회로(14)는 상기 제어부(10)로부터 기록/재생신호(REC/PLAY SIGNAL)의 선택에 따라 카메라로부터 출력되는 영상신호나 D/A변환부(18)로부터 아날로그로 변환된 재생영상신호를 선택 절환한다. 이때 상기 제어부(10)로부터 기록(REC)신호가 상기 절환회로(14)로 인가되면 상기 절환회로(14)는 카메라로부터 출력되는 영상신호를 선택하여 상기 A/D변환부(16)로 인가한다. 상기 A/D변환부(16)는 상기 영상신호를 입력받아 상기 샘플링클럭 발생부(22)로부터 발생된 샘플링 클럭신호(2fs)에 의해 동기되어 디지털 영상신호로 변환하여 상기 메모리(12)로 인가한다. 상기 인가되는 디지털 영상신호는 상기 제어부(10)로부터 제공되는 어드레스신호에 의해 선택된 메모리영역에 기록된다.
상술한 동작에 의해 입력되는 영상신호를 기록한 후 메모리(12)에 기록된 영상신호를 재생하는 동작을 보면, 샘플링 클럭발생부(22)는 샘플링 클럭신호(2fs)를 발생하여 D/A 변환부(18)로 제공하며, 제어부(10)는 재생(Play)신호를 상기 D/A 변환부(18)로 제공한다. 또한 제어부(10)는 어드레스 발생부(24)로부터 발생되는 어드레스를 받아 메모리(12)로 어드레스를 인가하여 기록되어 있는 디지털 영상신호를 독출하여 D/A변환부(18)로 인가한다. 이로 인해 상기 D/A변환부(18)는 상기 독출한 디지털 영상신호를 상기 샘플링클럭신호(2fs)에 의해 아날로그 영상신호 변환하여 절환회로(14)로 출력한다. 이때 절환회로(14)는 D/A변환부(18)로부터 변환된 아날로그 영상신호를 모니터에 디스플레이 할 수 있도록 비디오 출력단(VIEDO OUT)으로 출력한다.
상술한 바와 같이 본 발명은 제한된 메모리 내에서 메모리 관리를 통한 고해상도 화질을 구현할 수 있으며, 기록되는 화상 수에 따라 메모리의 사용 효율을 향상시키는 효과가 있다.

Claims (2)

  1. 정지화상을 기록하는 장치에 있어서,
    영상신호의 기록 및 재생을 위한 제어를 수행하는 제어부와,
    영상신호를 기록할 수 있는 영역을 분할하여 상기 제어부로부터 제공되는 어드레스와 명령에 의해 영상신호를 저장하거나 독출하는 메모리와,
    영상신호의 입력 및 출력을 전환하는 절환회로와,
    입력되는 영상신호에서 복합, 수평 및 수직동기신호와 필드신호(An)를 분리하는 동기신호분리부와,
    상기 복합동기신호나 상기 수평동기신호에 동기를 맞추어 샘플링클럭을 발생하는 샘플링클럭 발생부와,
    상기 제어부의 인에이블 요구가 있을 시 상기 샘플링클럭에 의해 상기 절환회로로부터 제공되는 아날로그 영상신호를 디지털 영상신호로 변환하여 상기 메모리로 제공하는 아날로그/디지털 변환부와,
    상기 제어부의 인에이블 요구가 있을 시 상기 샘플링클럭에 의해 상기 메모리로부터 제공되는 디지털 영상신호를 아날로그 영상신호로 변환하여 상기 절환회로로 제공하는 디지털/아날로그 변환부와,
    상기 필드신호, 수직동기신호 및 샘플링클럭과 상기 제어부로부터 제공되는 제1 내지 제3제어신호에 의해 상기 메모리 어드레스를 생성하여 상기 제어부로 제공하는 어드레스발생부로 구성됨을 특징으로 하는 정지화상 기록장치.
  2. 제1항에 있어서, 상기 어드레스발생부가,
    상기 필드신호와 상기 제1제어신호를 논리 곱하여 제1블록 선택신호를 출력하는 제1신호발생부와,
    반전 출력을 입력으로 피드백 받아 상기 수직동기신호를 클럭신호로 하여 라인신호를 출력하는 플립플럽과, 상기 라인신호와 상기 제2제어신호를 논리 곱하여 제2블록 선택신호를 출력하는 논리 게이트로 구성된 제2신호발생부와,
    반전 출력을 입력으로 피드백 받아 상기 샘플링클럭을 클럭신호로 하여 우/기수클럭을 출력하는 플립플럽과, 상기 우/기수클럭과 상기 제3제어신호를 논리 곱하여 제3블록 선택신호를 출력하는 논리 게이트로 구성된 제3신호발생부로 구성됨을 특징으로 하는 정지화상 기록장치.
KR1019960040185A 1996-09-16 1996-09-16 정지화상 기록장치 KR100222788B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960040185A KR100222788B1 (ko) 1996-09-16 1996-09-16 정지화상 기록장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960040185A KR100222788B1 (ko) 1996-09-16 1996-09-16 정지화상 기록장치

Publications (2)

Publication Number Publication Date
KR19980021367A KR19980021367A (ko) 1998-06-25
KR100222788B1 true KR100222788B1 (ko) 1999-10-01

Family

ID=19473927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960040185A KR100222788B1 (ko) 1996-09-16 1996-09-16 정지화상 기록장치

Country Status (1)

Country Link
KR (1) KR100222788B1 (ko)

Also Published As

Publication number Publication date
KR19980021367A (ko) 1998-06-25

Similar Documents

Publication Publication Date Title
KR100194922B1 (ko) 화면비 변환장치
US5452022A (en) Image signal storage device for a still video apparatus
JPH0620292B2 (ja) 時間軸修正機能を有する映像信号回路
US6490407B2 (en) Recording and reproduction of mixed moving and still images
KR100222788B1 (ko) 정지화상 기록장치
US5155600A (en) Video disk playback apparatus
JPH11289551A (ja) 表示装置およびその制御方法
JPH0743755Y2 (ja) テレテキスト受信システムのマルチページディスプレイ装置
KR930010485B1 (ko) 자막정보 처리장치
KR950007302B1 (ko) 디지탈 테이프 레코더를 이용한 디지탈 화상 및 텍스트 데이타 기록 재생회로
JP2718409B2 (ja) ビデオ記録装置
KR200283945Y1 (ko) 화질 열화 방지가 가능한 다중 화면 분할기
KR900008244Y1 (ko) 자기기록 재생장치의 화상기록 재생회로
KR100191207B1 (ko) 영상신호 기록 및 재생장치
JP2522063Y2 (ja) 画像再生装置
JP3112078B2 (ja) 画像記憶装置
KR0165245B1 (ko) 텔레비젼방송방식 변환장치
JP2985241B2 (ja) 記録装置及び再生装置
JPH08111846A (ja) 汎用アナログｖｔｒ用画像信号多重化処理装置
JP2911129B2 (ja) ビデオテープレコーダ
JPS5949756B2 (ja) ビデオ信号同期方式
KR920000400B1 (ko) 화상 기억 장치
JP2860988B2 (ja) 画像記憶装置
JPH0832872A (ja) 表示装置及びメモリ装置
JP2943546B2 (ja) 画像記憶回路及びこれを用いた映像処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120628

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee