JPH0748823B2 - 映像信号処理装置 - Google Patents

映像信号処理装置

Info

Publication number
JPH0748823B2
JPH0748823B2 JP25685587A JP25685587A JPH0748823B2 JP H0748823 B2 JPH0748823 B2 JP H0748823B2 JP 25685587 A JP25685587 A JP 25685587A JP 25685587 A JP25685587 A JP 25685587A JP H0748823 B2 JPH0748823 B2 JP H0748823B2
Authority
JP
Japan
Prior art keywords
signal
clock
video signal
screen
synchronized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25685587A
Other languages
English (en)
Other versions
JPH0199380A (ja
Inventor
信一 末永
真 熊野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25685587A priority Critical patent/JPH0748823B2/ja
Publication of JPH0199380A publication Critical patent/JPH0199380A/ja
Publication of JPH0748823B2 publication Critical patent/JPH0748823B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Studio Circuits (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は異なる2種類の映像信号を同一モニタに親子
画面として映出する映像信号に合成する映像信号処理装
置(以下、「PIP装置」という)に関する。
[従来の技術] 従来のPIP装置として第2図に示すものが知られてい
る。
図において、(1)は子画面となる映像信号aをサンプ
リングしてデジタル信号に変換するA−D変換器、
(2)はこのデジタル信号が書き込まれるメモリ、
(3)はこのメモリ(2)から読み出されたデジタル信
号をアナログ信号に変換するD−A変換器、(4)はメ
モリ(2)へのデジタル信号の書き込み、および書き込
まれているデジタル信号の読み出しを制御し、さらに切
換スイツチ(5)の切換制御信号を出力するメモリコン
トローラ、(6)は子画面となる映像信号aの色副搬送
波信号に同期し、その3倍の周波数のクロツク信号cを
発生するクロツク信号発生回路、(7)は親画面となる
映像信号bの色副搬送波信号に同期し、その3倍の周波
数のクロツク信号dを発生するクロツク信号発生回路、
(8)は映像信号aの水平同期信号eと垂直同期信号f
とを分離する水平・垂直同期信号分離回路、(9)は映
像信号bの水平同期信号gと垂直同期信号hとを分離す
る水平・垂直同期信号分離回路で、切換スイツチ(5)
は、子画面表示時にはX−Yが接続され、親画面表示時
にはX−Zが接続されるように切換られる。
次にこの従来例の動作について説明する。
A−D変換器(1)は、クロツク発生装置(6)から発
生されたクロツク信号cをサンプリングクロツクとして
映像信号aをA−D変換する。メモリ(2)はメモリコ
ントローラ(4)から入力される書込制御信号iを受け
て、デジタル信号を記憶する。この書込制御信号iは、
デジタル信号を時系列に順次間引きしてメモリ(2)に
書き込む信号で、例えばモニタ画面の1/9の大きさの子
画面を作る場合には、モニタ画面の水平方向および垂直
方向に3ビツトにつき1ビツトずつ間引くタイミングの
信号である。この場合、水平方向の映像の内容が垂直方
向の映像の内容と合わなければ映像の劣化を起こすの
で、これを防止するため、クロツク信号cおよび書込制
御信号iは映像信号aの水平同期周波数FaHに同期した
信号に形成されている。
ところで、映像信号aは水平同期信号の他に色副搬送波
信号を持つており、この2つの信号の周波数FaH,Fasc
定数倍の関係にある。従来の装置では、そこで色副搬送
波信号の周波数Fascの3倍の周波数のサンプリングクロ
ツク信号cが用いられている。
他方、同期信号分離回路(8)は映像信号aから水平同
期信号eおよび垂直同期信号fを分離出力し、メモリコ
ントローラ(4)は両信号e,fに同期した書込アドレス
制御信号jを出力し、メモリ(2)への書込アドレスを
制御している。
つぎに、メモリコントローラ(4)は、クロツク発生回
路(7)から出力されたクロツク信号dに同期した読出
制御信号kを子画面を親画面にはめこむタイミングでメ
モリ(2)に送出し、メモリ(2)に記憶されているデ
ジタル信号を読み出す。D−A変換器(3)は読み出さ
れたデジタル信号をクロツク信号dをタイミング信号と
してD−A変換し、切換スイツチ(5)はクロツク信号
dに同期した切換スイツチ制御信号mにより子画面を親
画面にはめこむタイミングで親画面映像信号bとD−A
変換された子画面映像信号を切り換えられ、親子画面映
像信号をモニタに出力する。ここで、親画面の中にはめ
こむ子画面は親画面に連続して映出されなければならな
いので、親画面映像信号bの持つ水平同期信号に同期し
て子画面を映出する必要がある。そのため親画面の水平
同期信号の周波数FbHの定数倍の関係にある色副搬送波
信号の周波数Fbscを3逓倍した周波数のクロツク信号d
を用いて読出制御信号kと切換制御信号mをメモリコン
トローラ(4)で発生するとともに、クロツク信号dを
D−A変換器(3)のタイミングクロツクとし、さらに
同期信号分離回路(9)で映像信号bから水平同期信号
gおよび垂直同期信号hを分離出力し、メモリコントロ
ーラ(4)は両信号g,hを入力として読出アドレス制御
信号lを出力し、メモリ(2)の読出アドレスを制御す
るように構成している。
しかるに、ビデオテープレコーダ(以下、「VTR」とい
う)の再生出力には、テープ走行速度や、ヘツド回転速
度に変動に伴なう映像信号の時間軸変動(以下、「ジツ
タ」という)がある。このため、映像信号aをサンプリ
ングしてデジタル信号に変換する場合、色副搬送波信号
の周波数Fascと水平同期信号の周波数FaHとは必ずしも
同期しておらず、また、VTRの再生出力を親画面とする
場合も、その色副搬送波信号の周波数Fascと水平同期信
号の周波数FbHとは必ずしも同期していない。
例えばNTSC方式の映像信号においては、色副搬送波信号
の周波数Fbscは水平同期信号の周波数FbHの227.5倍の関
係にあるので、色副搬送波信号の周波数Fbscの3逓倍の
クロツク信号dは、水平同期信号の周波数FbHの682.5倍
の周波数となる。即ち、1水平走査期間(以下、「1H期
間」という)に682.5サンプルをとることになり、垂直
方向の画像情報に注目すると、奇数番目の1H期間と偶数
番目の1H期間のサンプルは0.5クロツク違うことにな
る。
他方、前記のようにVTRの再生出力をサンプルする場合
は、水平・垂直同期信号e,fに同期した書込アドレス制
御信号jによりメモリ(2)への書込アドレスが制御さ
れているため、水平同期信号eと書込アドレスとは、ジ
ツタによつて最大1クロツクの誤差があり、奇数番目の
1H期間と、偶数番目の1H期間のサンプル誤差0.5クロツ
クと合わせて最大1.5クロツクの誤差(約140ns)が生じ
ることになる。
[発明が解決しようとする問題点] 以上のように従来の映像信号処理装置は子画面となる映
像信号と、親画面となる映像信号に同期した2種類のク
ロツク信号を用いて子画面映像信号を発生するように構
成されているので、この2種類のクロツク信号の周波数
の差がビートを発生して、他の信号処理回路に悪影響を
及ぼし、再生画面の品質が低下する等の問題点があつ
た。
この発明は上記のような問題点を解消するためになされ
たもので、ビート妨害の発生しない映像信号処理装置を
得ることを目的とする。
[問題点を解決するための手段] この発明に係る映像信号処理装置は、親画面映像信号の
色副搬送波信号の周波数Fbscの偶数倍周波数のクロツク
信号を発生する手段と、このクロツク信号で子画面とな
る映像信号のサンプリングを行つてデジタル信号に変換
し、このクロツク信号に同期した制御信号でメモリへの
書き込みと読み出しを行い、読み出したデジタル信号を
上記クロツク信号でD−A変換して子画面映像信号を作
成する手段と、上記クロツク信号に同期した切換信号で
子画面映像信号と親画面映像信号とを切換えて親子画面
映像信号を作成する切換スイツチとを備えたものであ
る。
[作用] この発明におけるクロツク信号発生手段は、親画面映像
信号の色副搬送波信号に同期し、かつその周波数の偶数
倍の周波数のクロツク信号を発生する。子画面映像信号
作成手段は、上記クロツク信号をサンプリングクロツク
にして映像信号をA−D変換してメモリに所定ビツト間
隔で書き込み、上記クロツク信号に同期したタイミング
で読み出してD−A変換して子画面映像信号を作成す
る。切換スイツチは、作成した子画面映像信号を親画面
の所定の位置にはめ込むタイミングで切換えて親子画面
映像信号を出力する。
[発明の実施例] 以下、この発明の一実施例を第1図のブロツク回路図に
より説明する。図において、(10)は親画面映像信号b
の色副搬送波信号に同期し、かつその周波数Fbscの偶数
倍、この例では4倍の周波数のクロツク信号d0を発生す
るクロツク信号発生回路で、このクロツク信号d0をA−
D変換器(1)のサンプリングクロツクおよびD−A変
換器(3)のクロツク信号として用いるとともに、メモ
リコントローラ(4)から、このクロツク信号d0に同期
した書込制御信号i0,読出し制御信号k0,および切換スイ
ツチ制御信号m0を出力するように構成したところが第2
図の従来例と異なる点である。
次に上記のように構成されたPIP装置の動作について説
明する。クロツク発生回路(10)で親画面映像信号bか
ら色副搬送波信号を分離し、4逓倍した周波数のクロツ
ク信号d0を発生する。A−D変換器(1)は映像信号a
をクロツク信号d0をサンプリグクロツクとしてA−D変
換する。メモリ(2)はメモリコントローラ(4)の書
込制御信号i0を受けてデジタル信号を記憶する。この
時、メモリコントローラ(4)がデジタル信号を時系列
に順次間引きするように書込制御信号i0を出力するのは
従来装置と同様である。また、メモリコントローラ
(4)からメモリ(2)へ出力する読出制御信号k0,お
よび切換スイツチ制御信号m0もクロツクd0に同期してい
る点以外は、従来装置と同様であり、同期信号分離回路
(8)および同期信号分離回路(9)の動作も従来装置
と同じであるので説明は省略する。
このように構成したこの実施例では、以下説明するよう
な作用効果が得られる。
すなわち、NTSC方式の映像信号においては、色副搬送波
信号の周波数Fscは、水平同期信号の周波数FHの227.5倍
の関係がある。したがつて、Fscの4倍の周波数に設定
したクロツク信号d0を用いてA−D変換すると、水平同
期信号の周波数FbHの910倍となり、A−D変換器(1)
で、奇数水平走査期間と偶数走査期間とも1H期間に910
サンプルをとることになつて、従来装置のような0.5ク
ロツクのサンプル誤差を生じない。
他方、VTRの再生出力をサンプルする場合、水平同期信
号eによりメモリ(2)への書込アドレスが制御されて
いるため、水平同期信号eと書込アドレスとの関係はジ
ツタによつて最大1クロツク誤差(約70nsec)が生じ
る。
ここで、子画面映像信号を作成する映像信号aを、親画
面映像信号bの色副搬送波信号の周波数Fbscを4逓倍し
たクロツク信号d0を用いてサンプルすると、映像信号a
に同期したクロツク信号cと映像信号bに同期したクロ
ツク信号d0の位相差は最大1クロツクとなるので、上記
のジツタによるサンプル誤差1クロツクを加えて最大2
クロツク(約140nsec)のサンプル誤差が生じる。
即ち4逓倍した同一のクロツク信号d0を書込時および読
出時に用いた場合のサンプル誤差と、従来装置のよう
に、書込時と読出時にそれぞれの映像信号に同期したク
ロツク信号を用いた場合と同等のサンプル誤差となるの
で、同程度の性能を持つた親子画面映像を得ることがで
きる。
[発明の効果] このように、この発明に係るPIP装置は、親画面映像信
号の色副搬送波信号に同期した偶数倍の周波数のクロツ
ク信号を発生するクロツク信号発生回路を1つ設けるだ
けでよいので、従来装置に比較して構成が簡単で安価に
できるとともに、ビートが発生することがなく、他の信
号処理回路に悪影響を及ぼすことがない映像信号処理装
置が得られる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例のブロツク回路図、第2図
は従来のPIP装置のブロツク回路図である。 (1)……A−D変換器、(2)……メモリ、(3)…
…D−A変換器、(4)……メモリコントローラ、
(5)……切換スイツチ、(8),(9)……同期信号
分離回路、(10)……クロツク信号発生回路。 なお、各図中、同一符号は同一、または相当部分を示
す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】親画面となる第1の映像信号の色副搬送波
    信号に同期してその偶数倍の周波数のクロツク信号を発
    生するクロツク信号発生回路と、上記クロツク信号で子
    画面となる第2の映像信号をサンプリングしてデジタル
    信号に変換するA−D変換器と、上記第2の映像信号の
    水平・垂直同期信号に同期した書込アドレス制御信号で
    書込アドレスが制御されるとともに上記クロツク信号に
    同期しかつ上記A−D変換器の出力信号を所定のビツト
    間隔で抽出してメモリに書き込む手段と、上記第1の映
    像信号の水平・垂直同期信号に同期した読出しアドレス
    制御信号で読出アドレスが制御されかつ上記クロツク信
    号に同期した読出制御信号によつて上記メモリから書き
    込まれたデジタル信号を読み出す手段と、この読み出さ
    れたデジタル信号を上記クロツク信号をタイミング信号
    としてアナログ信号に変換するD−A変換器と、上記ク
    ロツク信号に同期した切換スイツチ制御信号により上記
    第1の映像信号とD−A変換器の出力信号とを切換えて
    親画面と子画円とが合成された映像信号を出力する切換
    スイツチとを備えてなる映像信号処理装置。
JP25685587A 1987-10-12 1987-10-12 映像信号処理装置 Expired - Fee Related JPH0748823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25685587A JPH0748823B2 (ja) 1987-10-12 1987-10-12 映像信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25685587A JPH0748823B2 (ja) 1987-10-12 1987-10-12 映像信号処理装置

Publications (2)

Publication Number Publication Date
JPH0199380A JPH0199380A (ja) 1989-04-18
JPH0748823B2 true JPH0748823B2 (ja) 1995-05-24

Family

ID=17298351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25685587A Expired - Fee Related JPH0748823B2 (ja) 1987-10-12 1987-10-12 映像信号処理装置

Country Status (1)

Country Link
JP (1) JPH0748823B2 (ja)

Also Published As

Publication number Publication date
JPH0199380A (ja) 1989-04-18

Similar Documents

Publication Publication Date Title
JPH0526196B2 (ja)
JP2575108B2 (ja) 2画面テレビ受像機
JPH0252911B2 (ja)
JPH0267883A (ja) ビデオプリンタ信号処理回路
JP2523601B2 (ja) ビデオフオ−マツト信号処理方式
JPH0817008B2 (ja) 映像信号時間軸補正装置
JP2593721Y2 (ja) 画面重畳回路
JP2000023033A (ja) 分割マルチ画面表示装置
JPH05292476A (ja) 汎用走査周期変換装置
JPH0748823B2 (ja) 映像信号処理装置
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
JPH0346619Y2 (ja)
JPH09247574A (ja) 走査線変換装置
JPH06189342A (ja) 映像合成装置
JP2967727B2 (ja) 画像表示制御回路
JPH0548668B2 (ja)
JP3301196B2 (ja) 走査変換装置
JP2522063Y2 (ja) 画像再生装置
JP2692128B2 (ja) 画像処理回路
JP2664493B2 (ja) Muse信号の外部同期回路
JP3191317B2 (ja) テレビジョン信号の走査速度変換装置
JPH04324780A (ja) ダブルアジマス4ヘッドvtrにおける変速再生時のエラー補正回路
JPS622292A (ja) 画像表示装置
JP3112078B2 (ja) 画像記憶装置
JP2711142B2 (ja) 時間伸長回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees