JPH0199380A - 映像信号処理装置 - Google Patents

映像信号処理装置

Info

Publication number
JPH0199380A
JPH0199380A JP25685587A JP25685587A JPH0199380A JP H0199380 A JPH0199380 A JP H0199380A JP 25685587 A JP25685587 A JP 25685587A JP 25685587 A JP25685587 A JP 25685587A JP H0199380 A JPH0199380 A JP H0199380A
Authority
JP
Japan
Prior art keywords
signal
video signal
clock
clock signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25685587A
Other languages
English (en)
Other versions
JPH0748823B2 (ja
Inventor
Shinichi Suenaga
末永 信一
Makoto Kumano
真 熊野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25685587A priority Critical patent/JPH0748823B2/ja
Publication of JPH0199380A publication Critical patent/JPH0199380A/ja
Publication of JPH0748823B2 publication Critical patent/JPH0748823B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Studio Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は異なる2種類の映像信号を同一モニタに親子
画面として映出する映像信号に合成する映像信号処理装
置(以下、rPIP装置」という)に関する。
[従来の技術] 従来のPIF装置として第2図に示すものが知られてい
る。
図において、(1)は子画面となる映像信号aをサンプ
リングしてデジタル信号に変換するA−り変換器、(2
)はこのデジタル信号が書き込まれるメモリ、(3)は
このメモリ(2)から読み出されたデジタル信号をアナ
ログ信号に変換するD−A変換器、(4)はメモリ(2
)へのデジタル信号の書き込み、および書き込まれてい
るデジタル信号の読み出しを制御し、さらに切換スイッ
チ(5)の切換制御信号を出力するメモリコントローラ
、(6)は子画面となる映像信号aの色副搬送波信号に
同期し、その3倍の周波数のクロック信号Cを発生する
クロック信号発生回路、(7)は親画面となる映像信号
すの色副搬送波信号に同期し、その3倍の周波数のクロ
ック信号dを発生するクロック信号発生回路、(8)は
映像信号aの水平同期信号eと垂直同期信号fとを分離
する水平・垂直同期信号分離回路、(8)は映像信号す
の水平同期信号gと垂直同期信号りとを分離する水平・
垂直同期信号分離回路で、切換スイッチ(5)は、子画
面表示時にはX−Yが接続され、親画面表示時にはx−
Zが接続されるように切換られる。
次にこの従来例の動作について説明する。
A−D変換!!(1)は、クロック発生装置(B)から
発生されたクロック信号Cをサンプリングクロックとし
て映像信号aをA−D変換する。メモリ(2)はメモリ
コントローラ(4)から入力される書込制御信号iを受
けて、デジタル信号を記憶する。この書込制御信号iは
、デジタル信号を時系列に順次間引きしてメモリ(2)
に書き込む信号で、例えばモニタ画面の1/9の大きさ
の子画面を作る場合には、モニタ画面の水平方向および
垂直方向に3ビツトにつき1ビツトずつ間引くタイミン
グの信号である。この場合、水平方向の映像の □内容
が垂直方向の映像の内容と合わなければ映像の劣化を起
こすので、これを防止するため、クロック信号Cおよび
書込制御信号iは映像信号aの水平同期周波数FaHに
同期した信号に形成されている。
とこ°ろで、映像信号aは水平同期信号の他に色副搬送
波信号を持っており、この2つの信号の周波数’aH+
Fascは定数倍の関係にある。従来の装置では、そこ
で色副搬送波信号の周波数FaSCの3倍の周波数のサ
ンプリングクロック信号Cが用いられている。
他方、同期信号分離回路(8)は映像信号aから水平同
期信号eおよび垂直同期信号fを分離出力し、メモリコ
ントローラ(4)は両信号e、fに同期した書込アドレ
ス制御信号jを出力し、メモリ(2)への書込アドレス
を制御している。
つぎに、メモリコントローラ(4)は、クロック発生回
路(7)から出力されたクロック信号dに同期した読出
制御信号kを子画面を親画面にはめこむタイミングでメ
モリ(2)に送出し、メモリ(2)に記憶されているデ
ジタル信号を読み出す。
D−A変換器(3)は読み出されたデジタル信号をクロ
ック信号dをタイミング信号としてD−A変換し、切換
スイッチ(5)はクロック信号dに同期した切換スイッ
チ制御信号mにより子画面を親画面にはめこむタイミン
グで親画面映像信号すとD−A変換された子画面映像信
号を切り換えられ、親子画面映像信号をモニタに出力す
る。ここで、親画面の中にはめこむ子画面は親画面に連
続して映出されなければならないので、親画面映像信号
すの持つ水平同期信号に同期して子画面を映出する必要
がある。そのため親画面の水平同期信号の周波数FbH
の定数倍の関係にある色副搬送波信号の周波数Fbsc
を3逓倍した周波数のクロック信号dを用いて読出制御
信号にと切換制御信号mをメモリコントローラ(4)で
発生するとともに、クロック信号dをD−A変換器(3
)のタイミングクロックとし、さらに同期信号分離回路
(9)で映像信号すから水平同期信号gおよび垂直同期
信号りを分離出力し、メモリコントローラ(0は両信号
g、hを入力として読出アドレス制御信号見を出力し、
メモリ(2)の読出アドレスを制御するように構成して
いる。
しかるに、ビデオテープレコーダ(以下、rVTRJと
いう)の再生出力には、テープ走行速度や、ヘッド回転
速度に変動に伴なう映像信号の時間軸変動(以下、「ジ
ッタ」という)がある、このため、映像信号aをサンプ
リングしてデジタル信号に変換する場合1色副搬送波信
号の周波数Fascと水平同期信号の周波数FaHとは
必ずしも同期しておらず、また、VTRの再生出力を親
画面とする場合も、その色副搬送波信号の周波数Fas
cと水平同期信号の周波数FbHとは必ずしも同期して
いない。
例えばNTSC方式の映像信号においては、色副搬送波
信号の周波数Fbscは水平同期信号の周波数FbHの
227.5倍の関係にあるので、色副搬送波信号の周波
数Fbscの3逓倍のクロック信号dは、水平同期信号
の周波数FbHの11182.5倍の周波数となる。即
ち、1水平走査期間(以下、rlH期間」という)に8
82.5サンプルをとることになり、垂直方向の画像情
報に注目すると、奇数番目のIH期間と偶数番目のIH
期間のサンプルは0.5クロック違うことになる。
他方、前記のようにVTRの再生出力をサンプルする場
合は、水平・垂直同期信号e、fに同期した書込アドレ
ス制御信号jによりメモリ(2)への書込アドレスが制
御されているため、水平同期信号eと書込アドレスとは
、ジッタによって最大lクロックの誤差があり、奇数番
目のIH期間と、偶数番目のLH期間のサンプル誤差0
.5クロツクと合わせて最大1.5クロツクの誤差(約
105ns )が生じることになる。
[発明が解決しようとする問題点1 以上のように従来の映像信号処理装置は子画面となる映
像信号と、親画面となる映像信号に同期した2種類のク
ロック信号を用いて子画面映像信号を発生するように構
成されているので、この2種類のクロック信号の周波数
の差がビートを発生して、他の信号処理回路に悪影響を
及ぼし、再生画面の品質が低下する等の問題点があった
この発明は上記のような問題点を解消するためになされ
たもので、ビート妨害の発生しない映像信号処理装置を
得ることを目的とする。
[問題点を解決するための手段1 この発明に係る映像信号処理装置は、親画面映像信号の
色副搬送波信号の周波数Fbscの偶数倍周波数のクロ
ック信号を発生する手段と、このクロック信号で子画面
となる映像信号のサンプリングを行ってデジタル信号に
変換し、このクロック信号に同期した制御信号でメモリ
への書き込みと読み出しを行い、読み出したデジタル信
号を上記クロック信号でD−A変換して子画面映像信号
を作成する手段と、上記クロック信号に同期した切換信
号で子画面映像信号と親画面映像信号とを切換えて親子
画面映像信号を作成する切換スイッチとを備えたもので
ある。
[作用] この発明におけるクロック信号発生手段は、親画面映像
信号の色副搬送波信号に同期し、かつその周波数の偶数
倍の周波数のクロック信号を発生する。子画面映像信号
作成手段は、上記クロック信号をサンプリングクロック
にして映像信号をA−D変換してメモリに所定ビット間
隔で書き込み、上記クロック信号に同期したタイミング
で読み出してD−A変換して子画面映像信号を作成する
。切換スイッチは、作成した子画面映像信号を親画面の
所定の位置にはめ込むタイミングで切換えて親子画面映
像信号を出力する。
[発明の実施例1 以下、この発明の一実施例を第1図のブロック回路図に
より説明する0図において、(lO)は親画面映像信号
すの色副搬送波信号に同期し、かつその周波数Fbsc
の偶数倍、この例では4倍の周波数のクロック信号dO
を発生するクロック信号発生回路で、このクロック信号
ctoをA−D変換器(1)のサンプリングクロックお
よびD−A変換器(3)のクロック信号として用いると
ともに、リモートコントローラ(0から、このクロック
信号doに同期した書込制御信号io 、読出し制御信
号ko  、および切換スイッチ制御信号moを出力す
るように構成したところが第2図の従来例と異なる点で
ある。
次に上記のように構成されたPIF装置の動作について
説明する。クロック発生回路(10)で親画面映像信号
すから色副搬送信号を分離し、4逓倍した周波数のクロ
ック信号doを発生する。 A −D変換器(1)は映
像信号aをクロック信号cioをサンプリングクロック
としてA−D変換する。メモリ(2)はメモリコントロ
ーラ(0の書込制御信号io を受けてデジタル信号を
記憶する。この時、メモリコントローラ(0がデジタル
信号を時系列に順次間引きするように書込制御信号i6
を出力するのは従来装置と同様である。また、メモリコ
ントローラ(4)からメモリ(2)へ出力する読出制御
信号ko  、および切換スイッチ制御信号no もク
ロックdoに同期している点景外は、従来装置と同様で
あり、同期信号分離回路(8)および同期信号分離回路
(9)の動作も従来装置と同じであるので説明は省略す
る。
このように構成したこの実施例では、以下説明するよう
な作用効果が得られる。
すなわち、NTSC方式の映像信号においては、色副搬
送波信号の周波数Fscは、水平同期信号の周波数FH
の227.5倍の関係がある。したがって、FSCの4
倍の周波数に設定したクロック信号doを用いてA−D
変換すると、水平同期信号の周波数FbHの910倍と
なり、A−D変換器(1)で、奇数水平走査期間と偶数
走査期間ともIH期間に910サンプルをとることにな
って、従来装置のような0.5クロツクのサンプル誤差
を生じない。
他方、VTRの再生出力をサンプルする場合、水平同期
信号eによりメモリ(2)への書込アドレスが制御され
ているため、水平同期信号eと書込アドレスとの関係は
ジッタによって最大1クロツク誤差(約70 n5ec
)が生じる・ここで、子画面映像信号を作成する映像信
号aを、親画面映像信号すの色副搬送波信号の周波数F
bscを4逓倍したクロック信号da を用いてサンプ
ルすると、映像信号aに同期したクロック信号Cと映像
信号すに同期したクロック信号doの位相差は最大エフ
ロツクとなるので、上記のジッタによるサンプル誤差l
クロックを加えて最大2クロツク(約140 n5ec
)のサンプル誤差が生じる。
即ち4逓倍した同一のクロック信号dO書込時および読
出時に用いた場合のサンプル誤差と、従来装置のように
、書込時と読出時にそれぞれの映像信号に同期したクロ
ック信号を用いた場合と同等のサンプル誤差となるので
、同程度の性能を持った親子画面映像を得ることができ
る。
[発明の効果] このように、この発明に係゛るPIF装置は、親画面映
像信号の色副搬送波信号呼同期した偶数倍の周波数のク
ロック信号を発生するクロック信号発生回路を1つ設け
るだけでよいので、従来装置に比較(て構成が簡単で安
価にできるとともに、ビートが発生することがなく、他
の信号処理回路に悪#響を及ぼすことがない映像信号処
理装置が得られる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例のブロック回路図、第2図
は従来のPNP装置のブロック回路図である。 (1)・・・A−D変換器、(2)・・・メモリ、(3
)・・・D−A変換器、゛(0・・・メモリコントロー
ラ。 (5)・・・切換スイッチ、(8)  、 (9)・・
・同期信号分離回路、(lO)・・・クロック信号発生
回路。 なお、各図中、同一符号は同一、または相当部分を示す

Claims (1)

    【特許請求の範囲】
  1. (1)親画面となる第1の映像信号の色副搬送波信号に
    同期してその偶数の周波数のクロック信号を発生するク
    ロック信号発生回路と、上記クロック信号で子画面とな
    る第2の映像信号をサンプリングしてデジタル信号に変
    換するA−D変換器と、上記第2の映像信号の水平・垂
    直同期信号に同期した書込アドレス制御信号で書込アド
    レスが制御されるとともに上記クロック信号に同期しか
    つ上記A−D変換器の出力信号を所定のビット間隔で抽
    出してメモリに書き込む手段と、上記第1の映像信号の
    水平・垂直同期信号に同期した読出しアドレス制御信号
    で読出してアドレスが制御されかつ上記クロック信号に
    同期した読出制御信号によつて上記メモリから書き込ま
    れたデジタル信号を読み出す手段と、この読み出された
    デジタル信号を上記クロック信号をタイミング信号とし
    てアナログ信号に変換するD−A変換器と、上記クロッ
    ク信号に同期した切換スイッチ制御信号により上記第1
    の映像信号とD−A変換器の出力信号とを切換えて親画
    面と子画面とが合成された映像信号を出力する切換スイ
    ッチとを備えてなる映像信号処理装置。
JP25685587A 1987-10-12 1987-10-12 映像信号処理装置 Expired - Fee Related JPH0748823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25685587A JPH0748823B2 (ja) 1987-10-12 1987-10-12 映像信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25685587A JPH0748823B2 (ja) 1987-10-12 1987-10-12 映像信号処理装置

Publications (2)

Publication Number Publication Date
JPH0199380A true JPH0199380A (ja) 1989-04-18
JPH0748823B2 JPH0748823B2 (ja) 1995-05-24

Family

ID=17298351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25685587A Expired - Fee Related JPH0748823B2 (ja) 1987-10-12 1987-10-12 映像信号処理装置

Country Status (1)

Country Link
JP (1) JPH0748823B2 (ja)

Also Published As

Publication number Publication date
JPH0748823B2 (ja) 1995-05-24

Similar Documents

Publication Publication Date Title
JPH0526196B2 (ja)
JPS62142476A (ja) テレビジョン受像機
JPH05292476A (ja) 汎用走査周期変換装置
JP2000023033A (ja) 分割マルチ画面表示装置
JPH0199380A (ja) 映像信号処理装置
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
JPS6150474A (ja) 走査変換装置
JPS62203488A (ja) モザイク状画像表示回路
JPS61114682A (ja) 画像処理回路
JPH0515349B2 (ja)
JP3138148B2 (ja) 映像信号変換装置
JP2000125284A (ja) 監視カメラシステム
JP2572420B2 (ja) 映像信号処理回路
JPS61131975A (ja) 画像処理装置
KR100280848B1 (ko) 비디오 주사방식 변환회로
JPH0833716B2 (ja) 映像信号変換装置
JP2698190B2 (ja) 分割動画モニタ装置
JPS622292A (ja) 画像表示装置
KR100348444B1 (ko) 텔레비젼의 표준신호 변환장치
JP2967727B2 (ja) 画像表示制御回路
JPS61136383A (ja) 映像信号変換回路
JPS60152191A (ja) 画像表示装置
JPH05173530A (ja) 多入力映像信号表示装置
JPH099164A (ja) 多画面信号処理装置
JPS62269482A (ja) 画像処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees