JPH04324780A - ダブルアジマス４ヘッドｖｔｒにおける変速再生時のエラー補正回路 - Google Patents
ダブルアジマス４ヘッドｖｔｒにおける変速再生時のエラー補正回路Info
- Publication number
- JPH04324780A JPH04324780A JP3340975A JP34097591A JPH04324780A JP H04324780 A JPH04324780 A JP H04324780A JP 3340975 A JP3340975 A JP 3340975A JP 34097591 A JP34097591 A JP 34097591A JP H04324780 A JPH04324780 A JP H04324780A
- Authority
- JP
- Japan
- Prior art keywords
- head
- signal
- output
- switching
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003111 delayed effect Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims 1
- 230000017105 transposition Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 102100037831 DNL-type zinc finger protein Human genes 0.000 description 5
- SMVNDPAZIJEDPF-UHFFFAOYSA-N 3,5-dioxa-4lambda4-thia-2,6-diazatricyclo[5.3.1.04,11]undeca-1,4(11),6-triene Chemical compound C1CCC2=NOS3=C2C1=NO3 SMVNDPAZIJEDPF-UHFFFAOYSA-N 0.000 description 3
- 101710106778 DNL-type zinc finger protein Proteins 0.000 description 3
- 101000839068 Boana punctata Hylaseptin-P1 Proteins 0.000 description 2
- -1 HSP2 Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101100178679 Caenorhabditis elegans hsp-1 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/56—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head support for the purpose of adjusting the position of the head relative to the record carrier, e.g. manual adjustment for azimuth correction or track centering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/937—Regeneration of the television signal or of selected parts thereof by assembling picture element blocks in an intermediate store
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
- H04N5/783—Adaptations for reproducing at a rate different from the recording rate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はダブルアジマス（Ｄｏｕ
ｂｌｅ Ａｚｉｍｕｔｈ）４ヘッドＶＴＲにおける変速
再生時のエラー補正回路に関するもので、特に垂直スキ
ューエラー（Ｓｋｅｗ Ｅｒｒｏｒ）と水平スキューエ
ラーを補正して変速時にも一層優秀・鮮明な画質を得る
ことができるようにしたものである。
ｂｌｅ Ａｚｉｍｕｔｈ）４ヘッドＶＴＲにおける変速
再生時のエラー補正回路に関するもので、特に垂直スキ
ューエラー（Ｓｋｅｗ Ｅｒｒｏｒ）と水平スキューエ
ラーを補正して変速時にも一層優秀・鮮明な画質を得る
ことができるようにしたものである。
【０００２】
【従来の技術】従来には図１のように、ダブルアジマス
４ヘッド（ＨＳＰ１，ＨＳＰ２ ，ＨＥＰ１ ，ＨＥＰ
２ ）の信号が各々増幅器（ＳＡ１ ，ＳＡ２ ，ＥＡ
１ ，ＥＡ２ ）を経てスイッチングパルス信号（ＨＳ
Ｗ）によってスイッチングされるスイッチ（Ｓ１ ，Ｓ
２ ）に連結され、前記スイッチ（Ｓ１ ，Ｓ２ ）の
共通端子に選択された信号（ａ，ｂ）は比較器（ＯＰ１
）を経てヘッド比較スイッチング信号を出力する。ま
た、前記スイッチ（Ｓ１ ，Ｓ２ ）の共通端子に選択
された信号（ａ，ｂ）は前記ヘッド比較スイッチング信
号とヘッド転換パルス（ＳＰ／ＥＰ）の入力を受けてデ
ータを伝送するマルチプレクサー（２０）によって制御
されるスイッチ（Ｓ３ ）を経てプリアンプ高周波出力
信号を得るように構成する。
４ヘッド（ＨＳＰ１，ＨＳＰ２ ，ＨＥＰ１ ，ＨＥＰ
２ ）の信号が各々増幅器（ＳＡ１ ，ＳＡ２ ，ＥＡ
１ ，ＥＡ２ ）を経てスイッチングパルス信号（ＨＳ
Ｗ）によってスイッチングされるスイッチ（Ｓ１ ，Ｓ
２ ）に連結され、前記スイッチ（Ｓ１ ，Ｓ２ ）の
共通端子に選択された信号（ａ，ｂ）は比較器（ＯＰ１
）を経てヘッド比較スイッチング信号を出力する。ま
た、前記スイッチ（Ｓ１ ，Ｓ２ ）の共通端子に選択
された信号（ａ，ｂ）は前記ヘッド比較スイッチング信
号とヘッド転換パルス（ＳＰ／ＥＰ）の入力を受けてデ
ータを伝送するマルチプレクサー（２０）によって制御
されるスイッチ（Ｓ３ ）を経てプリアンプ高周波出力
信号を得るように構成する。
【０００３】前記のように構成された従来の回路はダブ
ルアジマス４ヘッド（ＨＳＰ１ ，ＨＳＰ２ ，ＨＥＰ
１ ，ＨＥＰ２ ）は標準速度（ＳＰ）ヘッド（ＨＳＰ
１ ，ＨＳＰ２ ）と特定の長時間速度（ＥＰ）ヘッド
（ＨＥＰ１ ，ＨＥＰ２ ）で二つのヘッド間の空間的
な間隔がドラム回転速度上から見るときＥＰヘッドが先
立つが、これは大略２Ｈ（ＨはＴＶ走査線である）時間
の間隔をもつダブルアジマスヘッドをもっている。
ルアジマス４ヘッド（ＨＳＰ１ ，ＨＳＰ２ ，ＨＥＰ
１ ，ＨＥＰ２ ）は標準速度（ＳＰ）ヘッド（ＨＳＰ
１ ，ＨＳＰ２ ）と特定の長時間速度（ＥＰ）ヘッド
（ＨＥＰ１ ，ＨＥＰ２ ）で二つのヘッド間の空間的
な間隔がドラム回転速度上から見るときＥＰヘッドが先
立つが、これは大略２Ｈ（ＨはＴＶ走査線である）時間
の間隔をもつダブルアジマスヘッドをもっている。
【０００４】前記一対のダブルアジマスヘッド間の空間
的な間隔を図２においてのようにドラム回転速度上から
見ると２Ｈ±αの距離を保持する。
的な間隔を図２においてのようにドラム回転速度上から
見ると２Ｈ±αの距離を保持する。
【０００５】したがって、変速時には図４のようにヘッ
ド出力波形（ａ），（ｂ）とプリアンプ高周波出力波形
（ｃ）が示すようになって図３のようにＳＰヘッドでＥ
Ｐヘッド転換時に三角形の垂直方向の２Ｈ分程がずれて
上・下の方向に移動した画面が示すようになる。そして
、前記とは反対にＥＰヘッドからＳＰヘッドに転換時に
は２Ｈ分が画面上で内側に縮小されて移動された画面が
示す。これと同時に水平方向にもダブルアジマス４ヘッ
ドの２Ｈ間の空間的な寸法の正確性に限界があるので、
ＳＰヘッドからＥＰヘッドに、またはＥＰヘッドからＳ
Ｐヘッドに転換される付近でヘッド間の水平方向のスキ
ュー現象が発生される。即ち、ヘッドスイッチング信号
（図４の（ｅ）波形）によってＥＰ／ＳＰヘッド変換時
（図４の（ｄ）波形）に図４（ｆ）波形のように２Ｈ程
ずれるようになってスキュー現象が発生されてしまう。
ド出力波形（ａ），（ｂ）とプリアンプ高周波出力波形
（ｃ）が示すようになって図３のようにＳＰヘッドでＥ
Ｐヘッド転換時に三角形の垂直方向の２Ｈ分程がずれて
上・下の方向に移動した画面が示すようになる。そして
、前記とは反対にＥＰヘッドからＳＰヘッドに転換時に
は２Ｈ分が画面上で内側に縮小されて移動された画面が
示す。これと同時に水平方向にもダブルアジマス４ヘッ
ドの２Ｈ間の空間的な寸法の正確性に限界があるので、
ＳＰヘッドからＥＰヘッドに、またはＥＰヘッドからＳ
Ｐヘッドに転換される付近でヘッド間の水平方向のスキ
ュー現象が発生される。即ち、ヘッドスイッチング信号
（図４の（ｅ）波形）によってＥＰ／ＳＰヘッド変換時
（図４の（ｄ）波形）に図４（ｆ）波形のように２Ｈ程
ずれるようになってスキュー現象が発生されてしまう。
【０００６】
【発明が解決しようとする課題および手段】このように
従来の装置はダブルアジマス４ヘッドの空間的な間隔が
２Ｈであるので、垂直方向にヘッド切換部位で上・下の
方向に画像が移動される垂直方向のスキューが発生され
てしまっており、またダブルアジマスの空間的な間隔が
２Ｈ±αであるので、α程の水平方向のスキュー現象が
発生されてしまうことによって変速時に正確な安定され
た画像を得ることができず問題点があったのである。本
発明は前記のような従来の各種の問題点を解決して変速
時においてもより良質の優秀・鮮明な画面を得ることが
できるようにしたもので、４ヘッドスイッチング信号を
比較する比較器の出力信号とヘッドスイッチングパルス
を受けてスキューエラーの補正のための交番的な遅延回
路を具備しており、またプリアンプ高周波の出力端には
映像入力信号を受けて交番的な遅延回路の信号を利用し
たＴＢＣ（Ｔｉｍｅ Ｂａｓｅ Ｃｏｒｒｅｃｔｉｏｎ
）回路を具備してダブルアジマス４ヘッドＶＴＲにおけ
る変速時より優秀・鮮明な良質の画面を提供することが
できるようにしたのにその目的を置いているものである
。
従来の装置はダブルアジマス４ヘッドの空間的な間隔が
２Ｈであるので、垂直方向にヘッド切換部位で上・下の
方向に画像が移動される垂直方向のスキューが発生され
てしまっており、またダブルアジマスの空間的な間隔が
２Ｈ±αであるので、α程の水平方向のスキュー現象が
発生されてしまうことによって変速時に正確な安定され
た画像を得ることができず問題点があったのである。本
発明は前記のような従来の各種の問題点を解決して変速
時においてもより良質の優秀・鮮明な画面を得ることが
できるようにしたもので、４ヘッドスイッチング信号を
比較する比較器の出力信号とヘッドスイッチングパルス
を受けてスキューエラーの補正のための交番的な遅延回
路を具備しており、またプリアンプ高周波の出力端には
映像入力信号を受けて交番的な遅延回路の信号を利用し
たＴＢＣ（Ｔｉｍｅ Ｂａｓｅ Ｃｏｒｒｅｃｔｉｏｎ
）回路を具備してダブルアジマス４ヘッドＶＴＲにおけ
る変速時より優秀・鮮明な良質の画面を提供することが
できるようにしたのにその目的を置いているものである
。
【０００７】前記のような目的をもっている本発明は４
ヘッドスイッチング信号を比較した出力信号とヘッドス
イッチング信号の印加を受けて交番的にフィールド間に
ヘッドスイッチングタイムを２Ｈ分程増減させて垂直方
向の転換点で発生された垂直スキューが発生されないよ
うにするための交番的な遅延回路と、前記プリアンプの
高周波出力の映像再生信号を入力として以前の１Ｈ分を
フィールドメモリーから読み出して置換させながら記録
系と解読系のクロックを独立的に動作させて水平方向の
ヘッド転換点からの水平スキューを除去させる交番的な
遅延回路の信号を利用したＴＢＣ回路をもつようにして
成されたものである。
ヘッドスイッチング信号を比較した出力信号とヘッドス
イッチング信号の印加を受けて交番的にフィールド間に
ヘッドスイッチングタイムを２Ｈ分程増減させて垂直方
向の転換点で発生された垂直スキューが発生されないよ
うにするための交番的な遅延回路と、前記プリアンプの
高周波出力の映像再生信号を入力として以前の１Ｈ分を
フィールドメモリーから読み出して置換させながら記録
系と解読系のクロックを独立的に動作させて水平方向の
ヘッド転換点からの水平スキューを除去させる交番的な
遅延回路の信号を利用したＴＢＣ回路をもつようにして
成されたものである。
【０００８】
【実施例】以下、本発明に対して添付の図面に基づいて
詳細に説明すると次のようである。
詳細に説明すると次のようである。
【０００９】図５に図示のように本発明は４ヘッド（Ｈ
ＳＰ１ ，ＨＳＰ２ ，ＨＥＰ１ ，ＨＥＰ２ ）に各
々増幅器（ＳＡ１ ，ＳＡ２ ，ＥＡ１ ，ＥＡ２ ）
を通じてヘッドスイッチングパルス（ＨＳＷ）によって
制御されるスイッチ（Ｓ１ ，Ｓ２ ）を連結しており
、前記スイッチ（Ｓ１ ，Ｓ２ ）の共通端子には前記
スイッチ（Ｓ１ ，Ｓ２ ）の出力信号（ａ），（ｂ）
を比較する比較器（ＯＰ１ ）を連結している。
ＳＰ１ ，ＨＳＰ２ ，ＨＥＰ１ ，ＨＥＰ２ ）に各
々増幅器（ＳＡ１ ，ＳＡ２ ，ＥＡ１ ，ＥＡ２ ）
を通じてヘッドスイッチングパルス（ＨＳＷ）によって
制御されるスイッチ（Ｓ１ ，Ｓ２ ）を連結しており
、前記スイッチ（Ｓ１ ，Ｓ２ ）の共通端子には前記
スイッチ（Ｓ１ ，Ｓ２ ）の出力信号（ａ），（ｂ）
を比較する比較器（ＯＰ１ ）を連結している。
【００１０】そして、前記比較器（ＯＰ１ ）から出力
されるヘッド比較スイッチング信号（ｄ）とヘッドスイ
ッチング信号（ＨＳＷ）の印加を受けて前記ヘッドスイ
ッチング信号（ＨＳＷ）によって交番的なフィールド間
にヘッドアンプスイッチングのタイムが２Ｈ分程増減さ
れるようにしてヘッドスイッチング時に発生されるスキ
ュー信号を遅延しており、正常的な信号が入力されると
きには遅延されず、直接出力されるエラー補正のための
遅延回路（１０）と、これは前記プリアンプ高周波出力
部（３０）から出力される映像再生信号の入力を受けて
ＴＢＣ回路（４０）で水平・垂直のエラーが補正される
。
されるヘッド比較スイッチング信号（ｄ）とヘッドスイ
ッチング信号（ＨＳＷ）の印加を受けて前記ヘッドスイ
ッチング信号（ＨＳＷ）によって交番的なフィールド間
にヘッドアンプスイッチングのタイムが２Ｈ分程増減さ
れるようにしてヘッドスイッチング時に発生されるスキ
ュー信号を遅延しており、正常的な信号が入力されると
きには遅延されず、直接出力されるエラー補正のための
遅延回路（１０）と、これは前記プリアンプ高周波出力
部（３０）から出力される映像再生信号の入力を受けて
ＴＢＣ回路（４０）で水平・垂直のエラーが補正される
。
【００１１】前記ＴＢＣ回路（４０）はＶＣＲにおける
水平・垂直同期の時間軸の補正のために多く使用されて
いる公知のシステムとしてはその詳細な内容は米国の特
許ＵＳ３８６０９５２に明確に明示されており、本発明
においては交番的な遅延回路から出力された信号、即ち
ヘッドスイッチング時に発生されるスキューを遅延させ
てＴＢＣ回路（４０）に正常的な信号のみが入力される
ようにして時間のエラーを処理するための装置である。
水平・垂直同期の時間軸の補正のために多く使用されて
いる公知のシステムとしてはその詳細な内容は米国の特
許ＵＳ３８６０９５２に明確に明示されており、本発明
においては交番的な遅延回路から出力された信号、即ち
ヘッドスイッチング時に発生されるスキューを遅延させ
てＴＢＣ回路（４０）に正常的な信号のみが入力される
ようにして時間のエラーを処理するための装置である。
【００１２】また、前記遅延回路部（１０）の出力信号
（＋）とヘッド転換パルス（ＳＰ／ＥＰ）の印加を受け
たマルチプレクサー（２０）の出力信号によって前記出
力信号（ａ），（ｂ）を選択して前記プリアンプ高周波
出力端（３０）に入力されるようにしたものである。
（＋）とヘッド転換パルス（ＳＰ／ＥＰ）の印加を受け
たマルチプレクサー（２０）の出力信号によって前記出
力信号（ａ），（ｂ）を選択して前記プリアンプ高周波
出力端（３０）に入力されるようにしたものである。
【００１３】前記エラー補正のための交番的な遅延回路
（１０）は図６においてのようにヘッド比較スイッチン
グ信号を適切に積分する積分回路（Ｒ１０，Ｃ１０，Ｄ
１０）と、前記積分回路の出力を所定の値に増幅させる
バッファー（Ｂ１０）とから成されたものである。
（１０）は図６においてのようにヘッド比較スイッチン
グ信号を適切に積分する積分回路（Ｒ１０，Ｃ１０，Ｄ
１０）と、前記積分回路の出力を所定の値に増幅させる
バッファー（Ｂ１０）とから成されたものである。
【００１４】また、前記交番的な遅延回路（１０）は他
の実施例によって図７においてのように多数個のＤ−フ
リップフロップ（１０１〜１０４）で構成されて水平同
期信号を固定させた後に２Ｈ程遅延させてヘッドスイッ
チング信号（ＨＳＷ）により一つのフィールドの間には
上昇および下降がすべて２Ｈ遅延されたヘッドアンプス
イッチング信号が出力されており、また残余の一つのフ
ィールドの間には２Ｈ遅延されない水平同期信号に固定
された信号が出力されるようにするものである。
の実施例によって図７においてのように多数個のＤ−フ
リップフロップ（１０１〜１０４）で構成されて水平同
期信号を固定させた後に２Ｈ程遅延させてヘッドスイッ
チング信号（ＨＳＷ）により一つのフィールドの間には
上昇および下降がすべて２Ｈ遅延されたヘッドアンプス
イッチング信号が出力されており、また残余の一つのフ
ィールドの間には２Ｈ遅延されない水平同期信号に固定
された信号が出力されるようにするものである。
【００１５】そして、前記ＴＢＣ回路（４０）は図８に
おいてのように映像信号の入力信号の印加を受けて同期
信号を分離する同期信号分離回路部（４０１）と、擬似
水平同期信号を出力する基準クロック発生器（４０２）
と、前記同期信号分離回路（４０１）から分離された同
期信号と基準クロック発生器（４０２）から発生される
擬似水平同期信号の位相を比較する位相比較器（４０３
）と、前記位相比較器（４０３）の出力信号中の記録信
号クロックパルスを発生させる記録信号クロック発生器
（４０４）と、前記記録信号クロック発生器（４０４）
から発生される記録制御信号によって映像信号をディジ
タル信号に変換させるＡ／Ｄ変換器（４０５）と、前記
記録信号クロック発生器（４０４）からの記録制御信号
と基準信号クロック発生器（４０２）からのメモリー制
御信号を受けて毎フィールド間の情報信号を貯蔵するフ
ィールドメモリー（４０６）と、前記フィールドメモリ
ー（４０６）の出力信号をアナログ信号に変換するＤ／
Ａ変換器（４０７）と、前記基準クロック発生器（４０
２）から出力される擬似水平同期信号を受けて同期信号
を発生させる同期信号発生器（４０８）と、前記Ｄ／Ａ
変換器（４０７）のアナログ信号と同期信号発生器（４
０８）の出力同期信号を混合する同期信号混合器（４０
９）を具備する。
おいてのように映像信号の入力信号の印加を受けて同期
信号を分離する同期信号分離回路部（４０１）と、擬似
水平同期信号を出力する基準クロック発生器（４０２）
と、前記同期信号分離回路（４０１）から分離された同
期信号と基準クロック発生器（４０２）から発生される
擬似水平同期信号の位相を比較する位相比較器（４０３
）と、前記位相比較器（４０３）の出力信号中の記録信
号クロックパルスを発生させる記録信号クロック発生器
（４０４）と、前記記録信号クロック発生器（４０４）
から発生される記録制御信号によって映像信号をディジ
タル信号に変換させるＡ／Ｄ変換器（４０５）と、前記
記録信号クロック発生器（４０４）からの記録制御信号
と基準信号クロック発生器（４０２）からのメモリー制
御信号を受けて毎フィールド間の情報信号を貯蔵するフ
ィールドメモリー（４０６）と、前記フィールドメモリ
ー（４０６）の出力信号をアナログ信号に変換するＤ／
Ａ変換器（４０７）と、前記基準クロック発生器（４０
２）から出力される擬似水平同期信号を受けて同期信号
を発生させる同期信号発生器（４０８）と、前記Ｄ／Ａ
変換器（４０７）のアナログ信号と同期信号発生器（４
０８）の出力同期信号を混合する同期信号混合器（４０
９）を具備する。
【００１６】前記基準クロック発生器（４０２）は図１
１のように記録映像信号の印加を受けて周波数（ｆｓｃ
）を分離する周波数分離器（４０２Ａ）と、前記周波数
分離器（４０２Ｃ）と、前記位相比較器（４０２Ｃ）の
比較された位相によりその電圧を制御して発振を発生さ
せる電圧制御発振器（４０２Ｄ）と、前記電圧制御発振
器（４０２）Ｄの出力パルスをｎ分周させて前記位相比
較器（４０２Ｃ）にフィードバックさせるｎ分離器（４
０２Ｂ）を具備して累積されるエラーを除去することが
できるようにしたのを包含するようにする。
１のように記録映像信号の印加を受けて周波数（ｆｓｃ
）を分離する周波数分離器（４０２Ａ）と、前記周波数
分離器（４０２Ｃ）と、前記位相比較器（４０２Ｃ）の
比較された位相によりその電圧を制御して発振を発生さ
せる電圧制御発振器（４０２Ｄ）と、前記電圧制御発振
器（４０２）Ｄの出力パルスをｎ分周させて前記位相比
較器（４０２Ｃ）にフィードバックさせるｎ分離器（４
０２Ｂ）を具備して累積されるエラーを除去することが
できるようにしたのを包含するようにする。
【００１７】このように構成されている本発明に対する
その作用と効果に対して説明すると次のようである。
その作用と効果に対して説明すると次のようである。
【００１８】まず、本発明はアナログ方式とディジタル
方式に大分類して観察して見たら、第１に、アナログの
方式は図６においてのように増幅器（ＳＡ１，ＳＡ２
，ＥＡ１ ，ＥＡ２ ）からヘッド比較スイッチング信
号を抵抗（Ｒ１０）およびコンデンサー（Ｃ１０）を通
じて積分される時間を２Ｈ以上の下降エッジに遅延され
た信号と元来のヘッド比較スイッチング出力がヘッドス
イッチングパルス（ＨＳＷ）によって交番的に出力され
るアナログの方式等がある。
方式に大分類して観察して見たら、第１に、アナログの
方式は図６においてのように増幅器（ＳＡ１，ＳＡ２
，ＥＡ１ ，ＥＡ２ ）からヘッド比較スイッチング信
号を抵抗（Ｒ１０）およびコンデンサー（Ｃ１０）を通
じて積分される時間を２Ｈ以上の下降エッジに遅延され
た信号と元来のヘッド比較スイッチング出力がヘッドス
イッチングパルス（ＨＳＷ）によって交番的に出力され
るアナログの方式等がある。
【００１９】第２に、図７においてのようにヘッド比較
スイッチング信号を２Ｈ遅延させるためにＤ−フリップ
フロップ（１０１）、（１０２）によって水平同期信号
により固定された転換が行なわれるようにした後にＤ−
フリップフロップ（１０３）、（１０４）によって２Ｈ
程遅延させており、またこれをヘッドスイッチングパル
ス（ＨＳＷ）によって信号が選択されるデータマルチプ
レクサー（２０）によって或る一つのフィールドの間に
は上昇および下降のエッジモードが２Ｈ遅延されたヘッ
ドアンプスイッチング信号を出力しており、そして残余
の一つのフィールドの間には２Ｈ遅延はないが、水平同
期信号に固定された信号を出力するディジタル方式等が
ある。ダブルアジマス４ヘッドにおいては変速時に垂直
および水平スキュー現象が図３においてのように発生さ
れる。その中で垂直方向の画像の不連続性は先立つヘッ
ド（ＥＰ）から後を追うヘッド（ＳＰ）の転換が行なわ
れる場合には２Ｈ分の記録列アドレスを減少させてメモ
リーに貯蔵される画像の上からは２Ｈ分の不連続の要因
を補正する。
スイッチング信号を２Ｈ遅延させるためにＤ−フリップ
フロップ（１０１）、（１０２）によって水平同期信号
により固定された転換が行なわれるようにした後にＤ−
フリップフロップ（１０３）、（１０４）によって２Ｈ
程遅延させており、またこれをヘッドスイッチングパル
ス（ＨＳＷ）によって信号が選択されるデータマルチプ
レクサー（２０）によって或る一つのフィールドの間に
は上昇および下降のエッジモードが２Ｈ遅延されたヘッ
ドアンプスイッチング信号を出力しており、そして残余
の一つのフィールドの間には２Ｈ遅延はないが、水平同
期信号に固定された信号を出力するディジタル方式等が
ある。ダブルアジマス４ヘッドにおいては変速時に垂直
および水平スキュー現象が図３においてのように発生さ
れる。その中で垂直方向の画像の不連続性は先立つヘッ
ド（ＥＰ）から後を追うヘッド（ＳＰ）の転換が行なわ
れる場合には２Ｈ分の記録列アドレスを減少させてメモ
リーに貯蔵される画像の上からは２Ｈ分の不連続の要因
を補正する。
【００２０】これとは反対に、後を追うヘッド（ＳＰ）
から先立つヘッド（ＥＰ）に転換する場合には再び元来
のとおりに復帰させるために記録列のアドレスを増加さ
せて記録を行なった後にやはり画像の垂直方向の不連続
の要因を補正する。
から先立つヘッド（ＥＰ）に転換する場合には再び元来
のとおりに復帰させるために記録列のアドレスを増加さ
せて記録を行なった後にやはり画像の垂直方向の不連続
の要因を補正する。
【００２１】一方、ダブルアジマス４ヘッドの一対間の
空間が録画・再生時の相対速度の変動およびヘッドアセ
ンブリ組立時の空間の限界性に因って２Ｈ±αのヘッド
間の時間差が発生されてしまってα分の水平スキューが
発生される。
空間が録画・再生時の相対速度の変動およびヘッドアセ
ンブリ組立時の空間の限界性に因って２Ｈ±αのヘッド
間の時間差が発生されてしまってα分の水平スキューが
発生される。
【００２２】即ち、記録時には入力される映像信号の同
期信号を基準として記録しており、また解読時には図１
１に図示のような基準信号クロック発生器（４０２）で
標準同期および解読信号のクロックを生成する。
期信号を基準として記録しており、また解読時には図１
１に図示のような基準信号クロック発生器（４０２）で
標準同期および解読信号のクロックを生成する。
【００２３】図９の（Ａ）はダブルアジマスの一対のヘ
ッドのエンベロープ比較による転換点を示しており、（
Ｂ）はこのときの再生信号の１Ｈ画面の中間における不
連続点を示しており、（Ｃ）はこのときに分離された同
期信号を示す。
ッドのエンベロープ比較による転換点を示しており、（
Ｂ）はこのときの再生信号の１Ｈ画面の中間における不
連続点を示しており、（Ｃ）はこのときに分離された同
期信号を示す。
【００２４】また、（Ｄ）は図１０においてのように記
録信号のクロックを毎Ｈ毎に発振を中断させた後に再び
発振させるので、ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ
Ｌｏｏｐ）を利用したクロックに記録する場合に発生さ
れる１クロック分のエラーまでも補正することができる
。（Ｅ）は解読処理のための水平同期基準信号を示す。
録信号のクロックを毎Ｈ毎に発振を中断させた後に再び
発振させるので、ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ
Ｌｏｏｐ）を利用したクロックに記録する場合に発生さ
れる１クロック分のエラーまでも補正することができる
。（Ｅ）は解読処理のための水平同期基準信号を示す。
【００２５】また、図８においてのように記録系と解読
系の相関関係を記録した信号が即時読み出されながら記
録されるときのエラーの発生を認識して処理することが
できる時間の間隔に解読系／記録系を処理する。
系の相関関係を記録した信号が即時読み出されながら記
録されるときのエラーの発生を認識して処理することが
できる時間の間隔に解読系／記録系を処理する。
【００２６】即ち、入力映像信号の垂直ブランク領域が
終了された一番目の水平同期信号で記録系のアドレスを
リセットしており、これより１Ｈ遅く解読系のアドレス
をリセットする。その結果、解読される信号に垂直ブラ
ンクの終了点で１フィールド時間内に記録される非標準
映像信号と解読系の標準映像信号との間の差異程水平方
向スキューが存在する。これは垂直ブランク以後のＴＶ
画面のオーバーサン（Ｏｖｅｒｓａｎ）の領域である１
０Ｈ〜１９Ｈの期間内におけるモニターから見えないよ
うに図１０においてのように補正される。
終了された一番目の水平同期信号で記録系のアドレスを
リセットしており、これより１Ｈ遅く解読系のアドレス
をリセットする。その結果、解読される信号に垂直ブラ
ンクの終了点で１フィールド時間内に記録される非標準
映像信号と解読系の標準映像信号との間の差異程水平方
向スキューが存在する。これは垂直ブランク以後のＴＶ
画面のオーバーサン（Ｏｖｅｒｓａｎ）の領域である１
０Ｈ〜１９Ｈの期間内におけるモニターから見えないよ
うに図１０においてのように補正される。
【００２７】このように垂直ブランクが終了された後に
アドレスリセットの処理を行なうとヘッド転換点のスキ
ューが解除（垂直同期信号より６．５Ｈ±１．５Ｈ先で
ヘッドスイッチングされる）されており、ダブルアジマ
スの一対のヘッドの転換信号（ヘッドアンプスイッチン
グ信号）によって図９の（Ｆ）および（Ｉ）に図示のよ
うにスキューのある１Ｈは解読せずに以前のＨ分をメモ
リーで反復して読み出すものとして置換するメモリー解
読によって図９の（Ｇ）および（Ｉ）のように置換制御
が可能である。
アドレスリセットの処理を行なうとヘッド転換点のスキ
ューが解除（垂直同期信号より６．５Ｈ±１．５Ｈ先で
ヘッドスイッチングされる）されており、ダブルアジマ
スの一対のヘッドの転換信号（ヘッドアンプスイッチン
グ信号）によって図９の（Ｆ）および（Ｉ）に図示のよ
うにスキューのある１Ｈは解読せずに以前のＨ分をメモ
リーで反復して読み出すものとして置換するメモリー解
読によって図９の（Ｇ）および（Ｉ）のように置換制御
が可能である。
【００２８】もし、図１０のように入力される非標準映
像信号とメモリーから解読される標準映像信号との間の
累積されたエラーによる垂直ブランク後のスキューを勘
案しないと解読処理される基準クロックおよび標準同期
信号と入力される非標準映像信号との累積されたエラー
量によってスキュー情報のある１Ｈ置換エラーを発生さ
せてしまう。
像信号とメモリーから解読される標準映像信号との間の
累積されたエラーによる垂直ブランク後のスキューを勘
案しないと解読処理される基準クロックおよび標準同期
信号と入力される非標準映像信号との累積されたエラー
量によってスキュー情報のある１Ｈ置換エラーを発生さ
せてしまう。
【００２９】これを補正するためには、基準クロック発
生器（４０２）によって図１１においてのように解読さ
れた映像信号の色副搬送波（ｆｓｃ）と入力される映像
信号の周波数（ｆｓｃ）との間の位相の比較によって基
準信号のクロックを生成するＰＬＬを設定すると累積さ
れたエラーが除去されるので、垂直ブランクの終了点に
おける累積されたエラー分を最大に減少させてしまって
殆んど完全にスキューエラーを防止することができる。
生器（４０２）によって図１１においてのように解読さ
れた映像信号の色副搬送波（ｆｓｃ）と入力される映像
信号の周波数（ｆｓｃ）との間の位相の比較によって基
準信号のクロックを生成するＰＬＬを設定すると累積さ
れたエラーが除去されるので、垂直ブランクの終了点に
おける累積されたエラー分を最大に減少させてしまって
殆んど完全にスキューエラーを防止することができる。
【００３０】
【発明の効果】上述してきたように本発明によるとダブ
ルアジマスヘッドの一対のヘッド間の空間の間隔（２Ｈ
±α）による垂直方向のスキュー量を正確に補正するこ
とができ、また奇数配属の変速時のヘッド転換の部位が
フィールド間に一定になるので、発生される情報量の不
足分に対しても毎フィールド間のプリアンプのヘッドア
ンプスイッチング転換点を２Ｈ程度に交番的に移動させ
て情報量の不足分を補償することができる。
ルアジマスヘッドの一対のヘッド間の空間の間隔（２Ｈ
±α）による垂直方向のスキュー量を正確に補正するこ
とができ、また奇数配属の変速時のヘッド転換の部位が
フィールド間に一定になるので、発生される情報量の不
足分に対しても毎フィールド間のプリアンプのヘッドア
ンプスイッチング転換点を２Ｈ程度に交番的に移動させ
て情報量の不足分を補償することができる。
【００３１】また、ダブルアジマス４ヘッドにおける一
対のヘッド間の空間の間隔（２Ｈ±α）中のαによる水
平スキュー分も記録系と解読系の別個の動作と１Ｈ間の
間隔の保持によってスキューのある１Ｈをその以前の１
Ｈ画像として置換して除去することによってダブルアジ
マス４ヘッドＶＴＲにおける変速再生時の垂直および水
平スキュー現象を除去することができるので、優秀・鮮
明な良質の画面を提供することができるものである。
対のヘッド間の空間の間隔（２Ｈ±α）中のαによる水
平スキュー分も記録系と解読系の別個の動作と１Ｈ間の
間隔の保持によってスキューのある１Ｈをその以前の１
Ｈ画像として置換して除去することによってダブルアジ
マス４ヘッドＶＴＲにおける変速再生時の垂直および水
平スキュー現象を除去することができるので、優秀・鮮
明な良質の画面を提供することができるものである。
【図１】従来の垂直スキューエラーの補正回路図である
。
。
【図２】従来のダブルアジマス４ヘッドの装着位置を説
明するためのドラムの概略的な平面図である。
明するためのドラムの概略的な平面図である。
【図３】従来のダブルアジマス４ヘッドの変速時の画面
上の垂直スキューの波形図である。
上の垂直スキューの波形図である。
【図４】（ａ）乃至（ｆ）は図１の端子点の出力波形を
図示した従来のダブルアジマス４ヘッドの高周波エンベ
ロープおよび転換信号の波形図である。
図示した従来のダブルアジマス４ヘッドの高周波エンベ
ロープおよび転換信号の波形図である。
【図５】本発明のダブルアジマス４ヘッドのＶＴＲ変速
再生時のエラー補正回路を図示したブロック図である。
再生時のエラー補正回路を図示したブロック図である。
【図６】図５の本発明によるエラー補正のための交番的
な遅延回路の一つの実施例を図示した回路図である。
な遅延回路の一つの実施例を図示した回路図である。
【図７】図５の本発明によるエラー補正のための交番的
な遅延回路の二つの実施例を図示した回路図である。
な遅延回路の二つの実施例を図示した回路図である。
【図８】本発明における交番的な遅延回路の信号を利用
したＴＢＣ回路図である。
したＴＢＣ回路図である。
【図９】（Ａ）乃至（Ｉ）は本発明における記録系と解
読系のエラーの補正過程を説明するための信号の波形図
である。
読系のエラーの補正過程を説明するための信号の波形図
である。
【図１０】本発明における記録系と解読系のアドレスリ
セット過程を説明するための図面である。
セット過程を説明するための図面である。
【図１１】図８の本発明の水平エラー補正回路の基準ク
ロック発生器のブロック図である。
ロック発生器のブロック図である。
１０ 遅延回路、２０ マルチプレクサ、３０
プリアンプ高周波出力部、４０ ＴＢＣ回路。
プリアンプ高周波出力部、４０ ＴＢＣ回路。
Claims (3)
- 【請求項１】 ４ヘッドによって読み出されて増幅さ
れたデータをヘッドスイッチング信号によってスイッチ
ングする第１および第２スイッチと、前記複数のスイッ
チの出力信号を比較する比較器と、前記比較器の出力ヘ
ッド比較スイッチング信号と前記ヘッドスイッチング信
号の印加を受けて交番的にフィールド間にヘッドスイッ
チングが遂行されるときに水平同期を２Ｈ分程遅延させ
ており、前記ヘッドスイッチングが遂行されないタイム
であるときには遅延させない交番的な遅延回路と、前記
遅延回路に出力信号とヘッド切換のパルスにより制御信
号を発生させるマルチプレクサーと、前記マルチプレク
サーの制御信号によってデータを伝送する第３スイッチ
と、前記第３スイッチの出力を受信するプリアンプ高周
波出力部と、前記プリアンプ高周波出力の出力映像信号
の印加を受けて以前の１Ｈ分をフィールドメモリーから
読み出して置換させながら記録系と解読系のクロックを
独立的に動作させて前記交番的な遅延回路から付加した
信号の水平・垂直タイミングのエラーを補正するＴＢＣ
回路を構成したことを特徴とするダブルアジマス４ヘッ
ドＶＴＲにおける変速再生時のエラー補正回路。 - 【請求項２】 前記交番的な遅延回路は前記ヘッド比
較スイッチング信号を積分する積分回路と、前記積分回
路の出力を所定の値に増幅させるバッファーを具備した
ことを特徴とする請求項１に記載のダブルアジマス４ヘ
ッドＶＴＲにおける変速再生時のエラー補正回路。 - 【請求項３】 前記エラー補正のための交番的な遅延
回路が複数のＤ−フリップフロップを具備して、水平同
期信号を固定させた後に２Ｈ程遅延させることによって
前記ヘッドスイッチング信号による一つのフィールドの
間には上昇および下降がすべて２Ｈ遅延されたヘッドア
ンプスイッチング信号が出力され、残余の一つのフィー
ルドの間には前記遅延されないヘッドアンプスイッチン
グ信号が出力されることを特徴とする請求項１に記載の
ダブルアジマス４ヘッドＶＴＲにおける変速再生時のエ
ラー補正回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR90-21408 | 1990-12-22 | ||
| KR1019900021408A KR930005339B1 (ko) | 1990-12-22 | 1990-12-22 | 더블 어지뮤즈 4헤드 vtr에서 변속재생시 에러 보정회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04324780A true JPH04324780A (ja) | 1992-11-13 |
Family
ID=19308138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3340975A Withdrawn JPH04324780A (ja) | 1990-12-22 | 1991-12-24 | ダブルアジマス４ヘッドｖｔｒにおける変速再生時のエラー補正回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5309291A (ja) |
| JP (1) | JPH04324780A (ja) |
| KR (1) | KR930005339B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3039565U (ja) * | 1997-01-14 | 1997-07-22 | 船井電機株式会社 | 磁気テープ再生装置 |
| KR100739746B1 (ko) | 2005-10-25 | 2007-07-13 | 삼성전자주식회사 | 전자사진방식 화상형성장치 및 현상방법 |
| CN112333189B (zh) * | 2020-11-06 | 2021-07-30 | 北京木铭春天文化传媒有限公司 | 基于物联网通信和直播平台的数据处理方法及云计算中心 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU558680B2 (en) * | 1982-11-18 | 1987-02-05 | Victor Company Of Japan Limited | 4-head type v.t.r. signal switching |
| US4672469A (en) * | 1983-08-26 | 1987-06-09 | Victor Company Of Japan, Ltd. | Delay time adjusting system for video signal reproducing apparatus having heads scanning across multiple tracks |
| US5087995A (en) * | 1984-12-06 | 1992-02-11 | Canon Kabushiki Kaisha | Information signal reproducing apparatus for effecting tracking control by using three or more rotary heads |
-
1990
- 1990-12-22 KR KR1019900021408A patent/KR930005339B1/ko not_active IP Right Cessation
-
1991
- 1991-12-17 US US07/808,707 patent/US5309291A/en not_active Expired - Lifetime
- 1991-12-24 JP JP3340975A patent/JPH04324780A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR920013266A (ko) | 1992-07-28 |
| US5309291A (en) | 1994-05-03 |
| KR930005339B1 (ko) | 1993-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4947264A (en) | Synchronizing circuit for a video disc playback device | |
| JPS6043707B2 (ja) | 位相変換装置 | |
| JPH056272B2 (ja) | ||
| JPH04324780A (ja) | ダブルアジマス４ヘッドｖｔｒにおける変速再生時のエラー補正回路 | |
| US5923377A (en) | Jitter reducing circuit | |
| JPH0789668B2 (ja) | 映像信号再生装置 | |
| KR950001561B1 (ko) | 영상신호 처리방법 및 장치 | |
| EP0236019B1 (en) | Apparatus for reproducing a component color signal | |
| KR0132984B1 (ko) | Cdg재생시스템의 고속모드절환장치 | |
| JP2664493B2 (ja) | Ｍｕｓｅ信号の外部同期回路 | |
| JPS62239684A (ja) | 磁気記録再生装置 | |
| JPH099207A (ja) | 画像再生装置 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| JP2711392B2 (ja) | テレビジョン信号の時間軸圧縮装置 | |
| JP2548312B2 (ja) | 時間軸補正装置 | |
| JP2711142B2 (ja) | 時間伸長回路 | |
| JPH0614731B2 (ja) | 磁気記録再生装置 | |
| JPH03224382A (ja) | 時間軸誤差補正装置 | |
| JPS62239685A (ja) | 時間軸補正装置 | |
| JPH11187358A (ja) | 時間軸補正装置 | |
| JPH01185086A (ja) | タイムベースコレクタ | |
| JPH09163404A (ja) | 磁気記録再生装置 | |
| JP2001309313A (ja) | ビデオ信号処理装置 | |
| JPH01164188A (ja) | ビデオ信号記憶装置 | |
| JPS6113785A (ja) | 時間軸エラ−補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |