JPH07334136A - 画像信号のサンプリング方法及び装置 - Google Patents
画像信号のサンプリング方法及び装置Info
- Publication number
- JPH07334136A JPH07334136A JP6143946A JP14394694A JPH07334136A JP H07334136 A JPH07334136 A JP H07334136A JP 6143946 A JP6143946 A JP 6143946A JP 14394694 A JP14394694 A JP 14394694A JP H07334136 A JPH07334136 A JP H07334136A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- address
- horizontal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】画像信号とタイミング信号を出力する画像信号
出力装置に接続されて使用され、画像信号をサンプリン
グして出力する方法及び装置を提供する。 【構成】画像信号のアナログＲＧＢ信号を入力し、デジ
タル信号に変換するアナログ／デジタル変換回路（２）
と、この出力と、前記アナログＲＧＢ信号の水平同期信
号及び垂直同期信号を入力し、アナログ／デジタル変換
回路の出力から水平方向アドレスを生成し、又はアナロ
グＲＧＢ信号のドットクロックから水平方向アドレスを
生成し、前記水平同期信号及び垂直同期信号から垂直方
向アドレスを生成するドットクロック生成回路（３）
と、この回路からの水平方向アドレス及び垂直方向アド
レスにより対応するアドレス位置に、デジタル信号に変
換されたアナログＲＧＢ信号の書き込みを行うメモリー
（４）を有する。
出力装置に接続されて使用され、画像信号をサンプリン
グして出力する方法及び装置を提供する。 【構成】画像信号のアナログＲＧＢ信号を入力し、デジ
タル信号に変換するアナログ／デジタル変換回路（２）
と、この出力と、前記アナログＲＧＢ信号の水平同期信
号及び垂直同期信号を入力し、アナログ／デジタル変換
回路の出力から水平方向アドレスを生成し、又はアナロ
グＲＧＢ信号のドットクロックから水平方向アドレスを
生成し、前記水平同期信号及び垂直同期信号から垂直方
向アドレスを生成するドットクロック生成回路（３）
と、この回路からの水平方向アドレス及び垂直方向アド
レスにより対応するアドレス位置に、デジタル信号に変
換されたアナログＲＧＢ信号の書き込みを行うメモリー
（４）を有する。
Description
【０００１】
【産業上の利用分野】本発明は、画像信号のサンプリン
グ方法及び装置に関する。特にコンピュータ画像信号と
タイミング信号を出力する画像信号出力装置に接続され
て使用される、出力される画像信号をサンプリングする
サンプリング方法及び装置に関する。
グ方法及び装置に関する。特にコンピュータ画像信号と
タイミング信号を出力する画像信号出力装置に接続され
て使用される、出力される画像信号をサンプリングする
サンプリング方法及び装置に関する。
【０００２】
【従来の技術】近年のＣＰＵの高速化、メモリーの大容
量化に伴いビデオゲーム装置においてもその画像の精細
化が向上している。かかるビデオゲーム装置等の画面を
コンピュータで処理して印刷物に表したり、あるいは、
モデム装置等を通して遠隔地に画面情報を送る等の必要
性がある。
量化に伴いビデオゲーム装置においてもその画像の精細
化が向上している。かかるビデオゲーム装置等の画面を
コンピュータで処理して印刷物に表したり、あるいは、
モデム装置等を通して遠隔地に画面情報を送る等の必要
性がある。
【０００３】この必要性のためには、ビデオゲーム装置
等の画面に対応する信号をデジタル信号として扱うこと
が不可欠である。しかしながら、多くのビデオゲーム装
置等においては、画面に対応する信号としてアナログの
ＲＧＢ信号を出力するものであり、このアナログのＲＧ
Ｂ信号をコンピュータあるいはモデム等が扱えるデジタ
ル信号に変換する装置が必要となる。
等の画面に対応する信号をデジタル信号として扱うこと
が不可欠である。しかしながら、多くのビデオゲーム装
置等においては、画面に対応する信号としてアナログの
ＲＧＢ信号を出力するものであり、このアナログのＲＧ
Ｂ信号をコンピュータあるいはモデム等が扱えるデジタ
ル信号に変換する装置が必要となる。
【０００４】図４は、ビデオゲーム装置等からのアナロ
グのＲＧＢ信号をサンプリングしてコンピュータあるい
はモデム等が扱えるデジタル信号にするための従来の、
画像信号のサンプリング装置の構成例ブロック図であ
る。
グのＲＧＢ信号をサンプリングしてコンピュータあるい
はモデム等が扱えるデジタル信号にするための従来の、
画像信号のサンプリング装置の構成例ブロック図であ
る。
【０００５】図において、１は、ビデオゲーム装置であ
り、アナログのＲＧＢ信号と水平同期信号及び垂直同期
信号を出力する。２は、アナログ／デジタル変換回路で
あり、ビデオゲーム装置１からのアナログのＲＧＢ信号
をデジタル信号に変換する。
り、アナログのＲＧＢ信号と水平同期信号及び垂直同期
信号を出力する。２は、アナログ／デジタル変換回路で
あり、ビデオゲーム装置１からのアナログのＲＧＢ信号
をデジタル信号に変換する。
【０００６】デジタル信号に変換されたＲＧＢ信号と水
平同期信号及び垂直同期信号がメモリー４に供給され
る。一方、５は、ＮＴＳＣ方式にしたがう固定された周
波数のクロック信号生成回路である。
平同期信号及び垂直同期信号がメモリー４に供給され
る。一方、５は、ＮＴＳＣ方式にしたがう固定された周
波数のクロック信号生成回路である。
【０００７】このＮＴＳＣ方式のクロック信号生成回路
５からのクロック信号に従い前記のデジタル信号に変換
されたＲＧＢ信号と水平同期信号及び垂直同期信号が、
サンプリングされてメモリー４に書き込まれる。また、
同じクロック信号によりメモリー４から読みだされる。
５からのクロック信号に従い前記のデジタル信号に変換
されたＲＧＢ信号と水平同期信号及び垂直同期信号が、
サンプリングされてメモリー４に書き込まれる。また、
同じクロック信号によりメモリー４から読みだされる。
【０００８】図５は、かかる従来装置におけるサンプリ
ングの方法を更に説明する図である。図において、２０
は、デジタル信号に変換されたＲＧＢ信号の電位変化を
示す図である。Ｔ0 〜Ｔ4 は、ＮＴＳＣ方式のクロック
信号生成回路５からのクロック信号のタイミングであ
る。この図から明らかなように、クロック信号のタイミ
ングＴ1 、Ｔ4 においては、正しくＲＧＢ信号２０をサ
ンプリングすることが可能である。
ングの方法を更に説明する図である。図において、２０
は、デジタル信号に変換されたＲＧＢ信号の電位変化を
示す図である。Ｔ0 〜Ｔ4 は、ＮＴＳＣ方式のクロック
信号生成回路５からのクロック信号のタイミングであ
る。この図から明らかなように、クロック信号のタイミ
ングＴ1 、Ｔ4 においては、正しくＲＧＢ信号２０をサ
ンプリングすることが可能である。
【０００９】しかし、タイミングＴ0 、Ｔ2 、Ｔ3 にお
いては、ＲＧＢ信号２０が過渡状態にある電圧をサンプ
リングすることになる。これは、ＮＴＳＣ方式に基づく
サンプリングクロック信号の周波数と、ＲＧＢ信号２０
の画素クロックが大きく異なるためである。
いては、ＲＧＢ信号２０が過渡状態にある電圧をサンプ
リングすることになる。これは、ＮＴＳＣ方式に基づく
サンプリングクロック信号の周波数と、ＲＧＢ信号２０
の画素クロックが大きく異なるためである。
【００１０】このために、サンプリングされた信号を用
いて処理する場合は、画質が劣化ししてしまい、モニタ
画面の精細な輪郭が得られないという問題がある。
いて処理する場合は、画質が劣化ししてしまい、モニタ
画面の精細な輪郭が得られないという問題がある。
【００１１】
【発明が解決しようとする課題】したがって、本発明の
目的は、画面の高品質化を保ち、データをコンピュータ
のファイルデータとして扱えることを可能とする画像信
号のサンプリング方法及び装置を提供することにある。
目的は、画面の高品質化を保ち、データをコンピュータ
のファイルデータとして扱えることを可能とする画像信
号のサンプリング方法及び装置を提供することにある。
【００１２】更に、本発明の目的は、ビデオゲーム装置
等のアナログＲＧＢ信号しか得られない場合にも、簡易
に正確なサンプリングを行える画像信号のサンプリング
方法及び装置を提供することにある。
等のアナログＲＧＢ信号しか得られない場合にも、簡易
に正確なサンプリングを行える画像信号のサンプリング
方法及び装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明にしたがう画像信
号のサンプリング装置は、画像信号とタイミング信号を
出力する画像信号出力装置に接続され、前記画像信号を
サンプリングして記憶手段に記憶する画像信号のサンプ
リング装置であって、画像信号のサンプリングのタイミ
ングを前記タイミング信号に同期して行うようにする。
号のサンプリング装置は、画像信号とタイミング信号を
出力する画像信号出力装置に接続され、前記画像信号を
サンプリングして記憶手段に記憶する画像信号のサンプ
リング装置であって、画像信号のサンプリングのタイミ
ングを前記タイミング信号に同期して行うようにする。
【００１４】更に、本発明にしたがう画像信号のサンプ
リング方法は、画像信号のアナログＲＧＢ信号をアナロ
グ／デジタル変換し、前記デジタルに変換されたアナロ
グＲＧＢ信号から水平方向タイミングを生成し、又はア
ナログＲＧＢ信号のドットクロックから水平方向タイミ
ングを生成し、前記アナログＲＧＢ信号の水平同期信号
及び垂直同期信号から垂直方向タイミングを生成し、前
記水平方向タイミング及び垂直方向タイミングをアドレ
スとしてデジタルに変換されたアナログＲＧＢ信号をメ
モリーに記憶する。
リング方法は、画像信号のアナログＲＧＢ信号をアナロ
グ／デジタル変換し、前記デジタルに変換されたアナロ
グＲＧＢ信号から水平方向タイミングを生成し、又はア
ナログＲＧＢ信号のドットクロックから水平方向タイミ
ングを生成し、前記アナログＲＧＢ信号の水平同期信号
及び垂直同期信号から垂直方向タイミングを生成し、前
記水平方向タイミング及び垂直方向タイミングをアドレ
スとしてデジタルに変換されたアナログＲＧＢ信号をメ
モリーに記憶する。
【００１５】更にまた、本発明に従うサンプリング装置
の一態様においては、画像信号のアナログＲＧＢ信号を
入力し、デジタル信号に変換するアナログ／デジタル変
換回路と、このアナログ／デジタル変換回路の出力と、
前記アナログＲＧＢ信号の水平同期信号及び垂直同期信
号を入力し、前記アナログ／デジタル変換回路の出力か
ら水平方向アドレスを生成し、又はアナログＲＧＢ信号
のドットクロックから水平方向アドレスを生成し、水平
同期信号及び垂直同期信号から垂直方向アドレスを生成
するドットクロック生成回路と、前記ドットクロック生
成回路からの水平方向アドレス及び垂直方向アドレスに
より前記デジタル信号に変換されたアナログＲＧＢ信号
の書き込みを行うメモリーを有して構成される。
の一態様においては、画像信号のアナログＲＧＢ信号を
入力し、デジタル信号に変換するアナログ／デジタル変
換回路と、このアナログ／デジタル変換回路の出力と、
前記アナログＲＧＢ信号の水平同期信号及び垂直同期信
号を入力し、前記アナログ／デジタル変換回路の出力か
ら水平方向アドレスを生成し、又はアナログＲＧＢ信号
のドットクロックから水平方向アドレスを生成し、水平
同期信号及び垂直同期信号から垂直方向アドレスを生成
するドットクロック生成回路と、前記ドットクロック生
成回路からの水平方向アドレス及び垂直方向アドレスに
より前記デジタル信号に変換されたアナログＲＧＢ信号
の書き込みを行うメモリーを有して構成される。
【００１６】
【作用】本発明は、画像信号出力装置からの画像信号と
タイミング信号に基づき、前記画像信号を前記タイミン
グ信号に同期してサンプリングするように構成する。
タイミング信号に基づき、前記画像信号を前記タイミン
グ信号に同期してサンプリングするように構成する。
【００１７】したがって、ＮＴＳＣ方式等に基づく固定
のタイミング信号を用いるものでなく、画像信号と同期
したタイミング信号を用いるので、正しく画像信号をサ
ンプリングすることができる。
のタイミング信号を用いるものでなく、画像信号と同期
したタイミング信号を用いるので、正しく画像信号をサ
ンプリングすることができる。
【００１８】更に、本発明は、アナログＲＧＢ信号をデ
ジタルに変換し、デジタルに変換されたアナログＲＧＢ
信号から水平方向タイミングを生成し、前記アナログＲ
ＧＢ信号の水平同期信号及び垂直同期信号から垂直方向
タイミングを生成している。
ジタルに変換し、デジタルに変換されたアナログＲＧＢ
信号から水平方向タイミングを生成し、前記アナログＲ
ＧＢ信号の水平同期信号及び垂直同期信号から垂直方向
タイミングを生成している。
【００１９】そしてこれら水平方向タイミング及び垂直
方向タイミングをアドレスとしてデジタルに変換された
アナログＲＧＢ信号をメモリーに記憶するようにしてい
る。したがって、本発明により簡易なサンプリング方法
及び装置の提供が可能である。
方向タイミングをアドレスとしてデジタルに変換された
アナログＲＧＢ信号をメモリーに記憶するようにしてい
る。したがって、本発明により簡易なサンプリング方法
及び装置の提供が可能である。
【００２０】
【実施例】図１は、本発明の基本概念に基づく画像信号
のサンプリング装置の構成例ブロック図である。
のサンプリング装置の構成例ブロック図である。
【００２１】図において、１は、ビデオゲーム装置であ
り、アナログのＲＧＢ信号と水平同期信号（Ｈ．ＳＹＮ
Ｃ）及び垂直同期信号（Ｖ．ＳＹＮＣ）を出力する。
又、ゲーム装置によっては、ＲＧＢ信号のドットクロッ
ク（Ｄｏｔ ＣＬＫ）を出力する。２は、アナログ／デ
ジタル変換回路であり、ビデオゲーム装置１からのアナ
ログのＲＧＢ信号をデジタル信号に変換する。
り、アナログのＲＧＢ信号と水平同期信号（Ｈ．ＳＹＮ
Ｃ）及び垂直同期信号（Ｖ．ＳＹＮＣ）を出力する。
又、ゲーム装置によっては、ＲＧＢ信号のドットクロッ
ク（Ｄｏｔ ＣＬＫ）を出力する。２は、アナログ／デ
ジタル変換回路であり、ビデオゲーム装置１からのアナ
ログのＲＧＢ信号をデジタル信号に変換する。
【００２２】アナログ／デジタル変換回路２によりデジ
タル信号に変換されたＲＧＢ信号は、メモリー４に送ら
れるとともに、ドットクロック生成回路３に送られる。
ドットクロック生成回路３には、更にビデオゲーム装置
１からアナログのＲＧＢ信号に同期した水平同期信号及
び垂直同期信号が入力される。
タル信号に変換されたＲＧＢ信号は、メモリー４に送ら
れるとともに、ドットクロック生成回路３に送られる。
ドットクロック生成回路３には、更にビデオゲーム装置
１からアナログのＲＧＢ信号に同期した水平同期信号及
び垂直同期信号が入力される。
【００２３】本発明では、ドットクロック生成回路３に
おいて、アナログ／デジタル変換回路２の出力であるデ
ジタル信号に変換されたＲＧＢ信号から、これに同期し
たクロック信号が生成される。これがメモリー４の水平
方向のアドレスとなる。
おいて、アナログ／デジタル変換回路２の出力であるデ
ジタル信号に変換されたＲＧＢ信号から、これに同期し
たクロック信号が生成される。これがメモリー４の水平
方向のアドレスとなる。
【００２４】又、前記したようにＲＧＢ信号のドットク
ロック（Ｄｏｔ ＣＬＫ）が出力される装置にあって
は、このドットクロックを用いて水平方向のアドレスを
生成することが可能である。
ロック（Ｄｏｔ ＣＬＫ）が出力される装置にあって
は、このドットクロックを用いて水平方向のアドレスを
生成することが可能である。
【００２５】更に、上記水平同期信号及び垂直同期信号
からメモリー４の垂直方向のアドレス信号が生成され
る。これら水平方向のアドレス及び垂直方向のアドレス
信号によりメモリー４の対応するアドレスのアクセスが
可能である。
からメモリー４の垂直方向のアドレス信号が生成され
る。これら水平方向のアドレス及び垂直方向のアドレス
信号によりメモリー４の対応するアドレスのアクセスが
可能である。
【００２６】したがって、アナログ／デジタル変換回路
２からのデジタル信号に変換されたＲＧＢ信号は、水平
方向のアドレス及び垂直方向のアドレス信号のタイミン
グでメモリー４の対応するアドレスに書き込まれる。
２からのデジタル信号に変換されたＲＧＢ信号は、水平
方向のアドレス及び垂直方向のアドレス信号のタイミン
グでメモリー４の対応するアドレスに書き込まれる。
【００２７】水平方向のアドレス及び垂直方向のアドレ
ス信号は、前記のようにＲＧＢ信号に基づき生成、ある
いはＲＧＢ信号のドットクロックから直接生成されるの
で、ＲＧＢ信号と同期するものある。したがって、デジ
タル信号に変換されたＲＧＢ信号がメモリー４に書き込
まれる都度、当該ＲＧＢ信号と同期したタイミングでサ
ンプリングが行われることと等価になる。
ス信号は、前記のようにＲＧＢ信号に基づき生成、ある
いはＲＧＢ信号のドットクロックから直接生成されるの
で、ＲＧＢ信号と同期するものある。したがって、デジ
タル信号に変換されたＲＧＢ信号がメモリー４に書き込
まれる都度、当該ＲＧＢ信号と同期したタイミングでサ
ンプリングが行われることと等価になる。
【００２８】図２は、本発明の装置におけるサンプリン
グの方法を更に説明する図である。図において、２０
は、デジタル信号に変換されたＲＧＢ信号の電位変化を
示す図である。Ｔ1 〜Ｔ3 は、本発明のクロック信号生
成回路３からのクロック信号のタイミングである。
グの方法を更に説明する図である。図において、２０
は、デジタル信号に変換されたＲＧＢ信号の電位変化を
示す図である。Ｔ1 〜Ｔ3 は、本発明のクロック信号生
成回路３からのクロック信号のタイミングである。
【００２９】この図と従来例に関する図５のサンプリン
グの方法とを比較するとより明らかなように、本発明で
はクロック信号のタイミングＴ1 〜Ｔ3 において、正し
くＲＧＢ信号２０をサンプリングすることが可能であ
る。
グの方法とを比較するとより明らかなように、本発明で
はクロック信号のタイミングＴ1 〜Ｔ3 において、正し
くＲＧＢ信号２０をサンプリングすることが可能であ
る。
【００３０】図３は、図１の基本概念構成に基づく本発
明の実施例ブロック図である。図において、３０１は、
ビデオゲーム装置１等の画像信号出力装置からのアナロ
グＲＧＢ信号が供給されるアナログ入力端子である。ア
ナログ入力端子３０１からのアナログＲＧＢ信号は、そ
れぞれアナログのＲ信号、Ｇ信号及びＢ信号で構成され
る。
明の実施例ブロック図である。図において、３０１は、
ビデオゲーム装置１等の画像信号出力装置からのアナロ
グＲＧＢ信号が供給されるアナログ入力端子である。ア
ナログ入力端子３０１からのアナログＲＧＢ信号は、そ
れぞれアナログのＲ信号、Ｇ信号及びＢ信号で構成され
る。
【００３１】各々の信号は、アナログ／デジタル変換回
路３０２の対応するＡ／Ｄ変換回路に入力される。この
アナログ／デジタル変換回路３０２は、図１の基本構成
におけるアナログ／デジタル変換回路２に対応する。
路３０２の対応するＡ／Ｄ変換回路に入力される。この
アナログ／デジタル変換回路３０２は、図１の基本構成
におけるアナログ／デジタル変換回路２に対応する。
【００３２】アナログ／デジタル変換回路３０２からア
ナログのＲ信号、Ｇ信号及びＢ信号の各々に対応して８
ビットのデジタル信号が並列に出力され、計２４ビット
のデジタル信号としてＰＬＬ回路３０３に入力する。同
時に２４ビットのデジタル信号は、ゲート回路３１３に
入力する。
ナログのＲ信号、Ｇ信号及びＢ信号の各々に対応して８
ビットのデジタル信号が並列に出力され、計２４ビット
のデジタル信号としてＰＬＬ回路３０３に入力する。同
時に２４ビットのデジタル信号は、ゲート回路３１３に
入力する。
【００３３】ＰＬＬ回路３０３は、２４ビットのデジタ
ル信号のクロックに同期した、水平方向のアドレス信号
となるクロックを出力する。このクロック信号により色
変化が生じるドットタイミングが把握できる。
ル信号のクロックに同期した、水平方向のアドレス信号
となるクロックを出力する。このクロック信号により色
変化が生じるドットタイミングが把握できる。
【００３４】一方、アナログ入力端子３０１には、アナ
ログＲＧＢ信号に同期する水平同期信号及び垂直同期信
号が入力される。これら水平同期信号及び垂直同期信号
は、カウンタ３０４に入力される。カウンタ３０４は、
水平同期信号をカウントし、垂直同期信号のタイミング
でリセットされる。
ログＲＧＢ信号に同期する水平同期信号及び垂直同期信
号が入力される。これら水平同期信号及び垂直同期信号
は、カウンタ３０４に入力される。カウンタ３０４は、
水平同期信号をカウントし、垂直同期信号のタイミング
でリセットされる。
【００３５】カウンタ３０４のカウント値は、垂直方向
のアドレス信号となる。スイッチ（ＳＷ）３２０を通し
て送られるＰＬＬ回路３０３からの水平方向のアドレス
信号とカウンタ３０４からの垂直方向のアドレス信号が
アドレス回路３０５のＡ端子に入力される。
のアドレス信号となる。スイッチ（ＳＷ）３２０を通し
て送られるＰＬＬ回路３０３からの水平方向のアドレス
信号とカウンタ３０４からの垂直方向のアドレス信号が
アドレス回路３０５のＡ端子に入力される。
【００３６】一方、先に説明したように、ゲーム装置１
から直接にＲＧＢ信号のドットクロック（Ｄｏｔ ＣＬ
Ｋ）が出力される場合には、ドットクロック入力端子３
１９を通してＨカウンタ３２１にドットクロックが入力
する。Ｈカウンタ３２１は、１水平同期信号期間中のド
ットクロックをカウントするカウンタであり、ドットク
ロックをカウントして、水平同期信号毎にリセットされ
る。
から直接にＲＧＢ信号のドットクロック（Ｄｏｔ ＣＬ
Ｋ）が出力される場合には、ドットクロック入力端子３
１９を通してＨカウンタ３２１にドットクロックが入力
する。Ｈカウンタ３２１は、１水平同期信号期間中のド
ットクロックをカウントするカウンタであり、ドットク
ロックをカウントして、水平同期信号毎にリセットされ
る。
【００３７】Ｈカウンタ３２１からの１水平同期信号期
間中にカウントされるドットクロックは、スイッチ（Ｓ
Ｗ）３２０が切り換えられることにより、水平方向のア
ドレス信号としてアドレス回路３０５のＡ端子に入力さ
れる。
間中にカウントされるドットクロックは、スイッチ（Ｓ
Ｗ）３２０が切り換えられることにより、水平方向のア
ドレス信号としてアドレス回路３０５のＡ端子に入力さ
れる。
【００３８】アナログ／デジタル変換回路３０２からの
２４ビットのデジタル信号は、先に説明したようにゲー
ト回路３１３に入力し、後に説明するようにＣＰＵ３０
７により付勢された時に、２４ビットのデジタル信号を
出力する。
２４ビットのデジタル信号は、先に説明したようにゲー
ト回路３１３に入力し、後に説明するようにＣＰＵ３０
７により付勢された時に、２４ビットのデジタル信号を
出力する。
【００３９】ゲート回路３１３から出力されるデジタル
信号は、アドレス回路３０５のアドレス出力端子Ｙから
出力される、Ａ端子に入力された水平方向のアドレス信
号と垂直方向のアドレス信号により特定される、ビデオ
ＲＡＭ３０６の対応アドレス位置に書き込まれる。
信号は、アドレス回路３０５のアドレス出力端子Ｙから
出力される、Ａ端子に入力された水平方向のアドレス信
号と垂直方向のアドレス信号により特定される、ビデオ
ＲＡＭ３０６の対応アドレス位置に書き込まれる。
【００４０】したがって、このビデオＲＡＭ３０６への
書き込みは、デジタル信号をアナログＲＧＢ信号に同期
したクロックによりサンプリングすることと等価にな
る。
書き込みは、デジタル信号をアナログＲＧＢ信号に同期
したクロックによりサンプリングすることと等価にな
る。
【００４１】ここで、上記のＰＬＬ回路３０３、ゲート
回路３１３及びカウンタ３０４により図１のドットクロ
ック生成回路３に対応する構成が形成される。更に、ビ
デオＲＡＭ３０６は、図１におけるメモリー４に対応す
るものである。ＣＰＵ３０７は、ＲＯＭ３０９に記憶さ
れるプログラムに基づき制御される。
回路３１３及びカウンタ３０４により図１のドットクロ
ック生成回路３に対応する構成が形成される。更に、ビ
デオＲＡＭ３０６は、図１におけるメモリー４に対応す
るものである。ＣＰＵ３０７は、ＲＯＭ３０９に記憶さ
れるプログラムに基づき制御される。
【００４２】本発明実施例の付加的機能として、スイッ
チ３０８は、アナログＲＧＢ信号を上記したように、ア
ナログＲＧＢ信号に同期したクロックに基づきサンプリ
ングするか、ビデオ映像信号としてサンプリングするか
を切り換えるためのものである。
チ３０８は、アナログＲＧＢ信号を上記したように、ア
ナログＲＧＢ信号に同期したクロックに基づきサンプリ
ングするか、ビデオ映像信号としてサンプリングするか
を切り換えるためのものである。
【００４３】即ち、ビデオ映像信号としてサンプリング
する場合は、ビデオ映像に対応したクロックが必要であ
り、１４ＭＨｚの発振器３１０とＨカウンタ３１１及び
Ｖカウンタ３１２によって、ビデオ映像信号用のサンプ
リングクロックが生成される。
する場合は、ビデオ映像に対応したクロックが必要であ
り、１４ＭＨｚの発振器３１０とＨカウンタ３１１及び
Ｖカウンタ３１２によって、ビデオ映像信号用のサンプ
リングクロックが生成される。
【００４４】発振器３１０からの１４ＭＨｚの発振周波
数信号をＨカウンタ３１１により１ずつカウントし、所
定の水平同期信号のクロックを出力する。Ｖカウンタ３
１２は、Ｈカウンタ３１１が所定数をカウントする都度
１ずつカウントして、所定の垂直同期信号のクロックを
出力する。
数信号をＨカウンタ３１１により１ずつカウントし、所
定の水平同期信号のクロックを出力する。Ｖカウンタ３
１２は、Ｈカウンタ３１１が所定数をカウントする都度
１ずつカウントして、所定の垂直同期信号のクロックを
出力する。
【００４５】これらＨカウンタ３１１及びＶカウンタ３
１２の出力である水平同期信号及び垂直同期信号は、そ
れぞれ水平方向のアドレス信号及び垂直方向のアドレス
信号としてアドレス回路３０５のＢ端子に入力する。
１２の出力である水平同期信号及び垂直同期信号は、そ
れぞれ水平方向のアドレス信号及び垂直方向のアドレス
信号としてアドレス回路３０５のＢ端子に入力する。
【００４６】したがって、ＣＰＵ３０７は、スイッチ３
０８の状態により、アドレス回路３０５のＡ端子或いは
Ｂ端子に入力されるアドレス信号のいずれかをＡ／Ｂ信
号を出力して選択制御する。
０８の状態により、アドレス回路３０５のＡ端子或いは
Ｂ端子に入力されるアドレス信号のいずれかをＡ／Ｂ信
号を出力して選択制御する。
【００４７】Ａ端子に入力されるアドレス信号が選択さ
れる場合は、本発明の特徴として既に説明した通りであ
る。Ｂ端子に入力されるアドレス信号が選択される場合
は、アナログＲＧＢ信号は、映像信号として映像信号の
水平、垂直同期信号のタイミングでサンプリングしてビ
デオＲＡＭ３０６に記憶される。
れる場合は、本発明の特徴として既に説明した通りであ
る。Ｂ端子に入力されるアドレス信号が選択される場合
は、アナログＲＧＢ信号は、映像信号として映像信号の
水平、垂直同期信号のタイミングでサンプリングしてビ
デオＲＡＭ３０６に記憶される。
【００４８】アドレス回路３０５のＣ端子は、ＣＰＵ３
０７から読出アドレスが入力される端子である。このＣ
端子に読出アドレスが入力される時は、同時にゲート回
路３１３がその出力を阻止するように制御される。
０７から読出アドレスが入力される端子である。このＣ
端子に読出アドレスが入力される時は、同時にゲート回
路３１３がその出力を阻止するように制御される。
【００４９】したがって、この時は、ビデオＲＡＭ３０
６への書き込みは禁止され、Ｃ端子に入力される読出ア
ドレスに対応するアドレス位置に記憶されている信号が
ビデオＲＡＭ３０６から読みだされる。
６への書き込みは禁止され、Ｃ端子に入力される読出ア
ドレスに対応するアドレス位置に記憶されている信号が
ビデオＲＡＭ３０６から読みだされる。
【００５０】更にこの際、読みだされる信号がアドレス
回路３０５のＢ端子に入力されるアドレス信号によりビ
デオＲＡＭ３０６に書き込まれた映像信号である場合
は、デジタル／アナログ変換回路３１４によりアナログ
ビデオ信号に変換されて、ビデオ出力端子３１５から出
力される。
回路３０５のＢ端子に入力されるアドレス信号によりビ
デオＲＡＭ３０６に書き込まれた映像信号である場合
は、デジタル／アナログ変換回路３１４によりアナログ
ビデオ信号に変換されて、ビデオ出力端子３１５から出
力される。
【００５１】一方、本発明にしたがって、読みだされる
信号がアドレス回路３０５のＡ端子に入力されるアドレ
ス信号によりビデオＲＡＭ３０６に書き込まれた信号で
ある場合は、同時にＣＰＵ３０７からの書き込み制御信
号（ＷＲＣＴＬ）によりＩ／Ｏゲート３１６が開かれ
る。
信号がアドレス回路３０５のＡ端子に入力されるアドレ
ス信号によりビデオＲＡＭ３０６に書き込まれた信号で
ある場合は、同時にＣＰＵ３０７からの書き込み制御信
号（ＷＲＣＴＬ）によりＩ／Ｏゲート３１６が開かれ
る。
【００５２】これにより、ビデオＲＡＭ３０６から読み
だされる信号がＩ／Ｏゲート３１６を経由してＳＣＳＩ
インターフェース３１７を通して他のコンピュータ等に
接続可能とされる。
だされる信号がＩ／Ｏゲート３１６を経由してＳＣＳＩ
インターフェース３１７を通して他のコンピュータ等に
接続可能とされる。
【００５３】尚、図３において３１８は、ディジタルビ
デオ信号の入力端子であり、画像信号が既にディジタル
信号である場合は、図３におけるアナログ／デジタル変
換回路３０２によりディジタル信号に変換する必要はな
い。したがってこの場合は、直接アナログ／デジタル変
換回路３０２の出力側に接続されるように構成すること
が可能である。
デオ信号の入力端子であり、画像信号が既にディジタル
信号である場合は、図３におけるアナログ／デジタル変
換回路３０２によりディジタル信号に変換する必要はな
い。したがってこの場合は、直接アナログ／デジタル変
換回路３０２の出力側に接続されるように構成すること
が可能である。
【００５４】
【発明の効果】以上実施例にしたがい説明したように、
本発明によりアナログＲＧＢ信号を、これに同期したク
ロックでサンプリングすることが可能である。これによ
り得られる信号は、ノイズ成分を含まず、輪郭の明瞭な
画像の再現が可能である。
本発明によりアナログＲＧＢ信号を、これに同期したク
ロックでサンプリングすることが可能である。これによ
り得られる信号は、ノイズ成分を含まず、輪郭の明瞭な
画像の再現が可能である。
【００５５】更に、サンプリングされた信号をメモリに
保存するように構成しているので、任意の画面で停止
し、１画面分の情報を保存することが可能である。した
がって、プリント装置等への出力は、任意の画面を選択
することが可能である。
保存するように構成しているので、任意の画面で停止
し、１画面分の情報を保存することが可能である。した
がって、プリント装置等への出力は、任意の画面を選択
することが可能である。
【００５６】更に、本発明によりメモリに保存したデジ
タルデータは、ファイルとして処理可能であり、したが
って容易にコンピュータでの処理も可能となる。
タルデータは、ファイルとして処理可能であり、したが
って容易にコンピュータでの処理も可能となる。
【図１】本発明の基本概念構成のブロック図である。
【図２】本発明にしたがうサンプリング方法の説明図で
ある。
ある。
【図３】本発明の実施例回路ブロック図である。
【図４】従来の技術の概念構成のブロック図である。
【図５】従来のサンプリング方法の説明図である。
１ ビデオゲーム装置 ２、３０２ アナログ／デジタル変換回路 ３ ドットクロック生成回路 ３０３ ＰＬＬ回路 ３０４ Ｈカウンタ ３０５ アドレス回路 ３１３ ゲート回路 ４ メモリー ３０６ ビデオＲＡＭ
Claims (3)
- 【請求項１】画像信号とタイミング信号を出力する画像
信号出力装置に接続され、該画像信号をサンプリングし
て記憶手段に記憶する画像信号のサンプリング装置であ
って、 該画像信号のサンプリングのタイミングを該タイミング
信号に同期して行うようにしたことを特徴とする画像信
号のサンプリング装置。 - 【請求項２】画像信号のアナログＲＧＢ信号をアナログ
／デジタル変換し、 該デジタルに変換されたアナログＲＧＢ信号から水平方
向タイミングを生成し、又はアナログＲＧＢ信号のドッ
トクロックから水平方向タイミングを生成し、 該アナログＲＧＢ信号の水平同期信号及び垂直同期信号
から垂直方向タイミングを生成し、 該水平方向タイミング及び垂直方向タイミングをアドレ
スとして該デジタルに変換されたアナログＲＧＢ信号を
メモリーに記憶するようにしたことを特徴とする画像信
号のサンプリング方法。 - 【請求項３】画像信号のアナログＲＧＢ信号を入力し、
デジタル信号に変換するアナログ／デジタル変換回路
（２）と、 該アナログ／デジタル変換回路（２）の出力と、該アナ
ログＲＧＢ信号の水平同期信号及び垂直同期信号を入力
し、該アナログ／デジタル変換回路（２）の出力から水
平方向アドレスを生成し、又はアナログＲＧＢ信号のド
ットクロックから水平方向アドレスを生成し、該水平同
期信号及び垂直同期信号から垂直方向アドレスを生成す
るドットクロック生成回路（３）と、 該ドットクロック生成回路（３）からの水平方向アドレ
ス及び垂直方向アドレスにより対応するアドレス位置
に、該デジタル信号に変換されたアナログＲＧＢ信号の
書き込みを行うメモリー（４）を有して構成されたこと
を特徴とする画像信号のサンプリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6143946A JPH07334136A (ja) | 1994-06-02 | 1994-06-02 | 画像信号のサンプリング方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6143946A JPH07334136A (ja) | 1994-06-02 | 1994-06-02 | 画像信号のサンプリング方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07334136A true JPH07334136A (ja) | 1995-12-22 |
Family
ID=15350735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6143946A Withdrawn JPH07334136A (ja) | 1994-06-02 | 1994-06-02 | 画像信号のサンプリング方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07334136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597350B1 (en) | 1998-06-04 | 2003-07-22 | Namco Ltd. | Image reproduction device and method of image reproduction, together with information storage medium |
-
1994
- 1994-06-02 JP JP6143946A patent/JPH07334136A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597350B1 (en) | 1998-06-04 | 2003-07-22 | Namco Ltd. | Image reproduction device and method of image reproduction, together with information storage medium |
| WO2004093047A1 (ja) * | 1998-06-04 | 2004-10-28 | Akihiko Moriguchi | 画像再生成装置及び方法並びに情報記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3831951B2 (ja) | 画像処理装置およびそのための集積化回路 | |
| JPH07334136A (ja) | 画像信号のサンプリング方法及び装置 | |
| JPH05292476A (ja) | 汎用走査周期変換装置 | |
| JPS6214190A (ja) | ビデオメモリ | |
| JPH06178202A (ja) | 画像縮小装置 | |
| US6111615A (en) | Address generating and mapping device of video capture system | |
| JP2685704B2 (ja) | ビデオメモリのデータリード装置 | |
| JPH0630930A (ja) | 超音波診断装置 | |
| KR100830457B1 (ko) | 영상처리 시스템의 영상 복호기 | |
| JPS5994164A (ja) | Ｔｖ画像デ−タ入力装置 | |
| US5559812A (en) | Digital time base corrector using a memory with reduced memory capacity | |
| JP3564714B2 (ja) | 映像記録再生装置 | |
| JPH067643Y2 (ja) | 印画制御回路 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| JP2975469B2 (ja) | 画像評価装置およびこれを使用した画像表示装置 | |
| JP3397165B2 (ja) | 画像合成装置 | |
| JPS5831150B2 (ja) | テレビジヨン標準方式変換装置 | |
| JP2000236487A (ja) | 画像処理装置 | |
| JPH03287299A (ja) | 画像拡大縮小装置 | |
| JPH07123333A (ja) | カーソル表示方法 | |
| JPH0370288A (ja) | スキャンコンバータ | |
| JPH08115065A (ja) | 映像データ生成装置およびこれを有する映像表示装置 | |
| JPH0662376A (ja) | 時間軸圧縮装置 | |
| JPH0738806A (ja) | 信号切換装置 | |
| JPS62281571A (ja) | 映像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |