JPH08115065A - 映像データ生成装置およびこれを有する映像表示装置 - Google Patents

Abstract

(57)【要約】 【目的】周波数が低い低速な部品を使用することがで
き、これを多数使用しなくても済み、使用することがで
き、かつ、高解像度の映像を表示することができる映像
データ生成装置およびこれを有する映像表示装置を提供
することにある。 【構成】ビデオ信号を１画面分画像用メモリに格納する
際、ｋ＋１フレーム分のデータを使用する。このとき、
ｋ個おきに画素を採取するので、最初のフレームで画面
の左からｍ（ｋ＋１）＋１番目（ｍ＝０，１，２，３，
…、ｋ）の画素を格納し、次のフレームでは画面の左か
らｍ（ｋ＋１）＋２番目の画素を格納する。以下各フレ
ームでは順次、ｍ（ｋ＋１）＋３番目、…ｍ（ｋ＋１）
＋ｋ＋１番目の画素を格納して１画面分の画像データを
メモリに格納する。これにより、従来技術の１／（ｋ＋
１）のクロックで回路を動作させるものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、映像データ生成装置
およびこれを有する映像表示装置に関し、詳しくは、水
平周波数や垂直周波数の相違する方式の映像信号（以下
ビデオ信号）を受けて本来の回路より低い周波数でビデ
オ信号を処理してより簡単な回路によりその映像を表示
することが可能なビデオ信号処理装置に関する。

【０００２】

【従来の技術】水平周波数と垂直周波数は、デジタル処
理のコンピュータに接続されるディスプレイ装置などで
は、水平解像度×垂直解像度として、例えば、６４０×
４００、６４０×４８０、８００×６００、１１２０×
７５０、１０２４×７６８などの種類があって、それぞ
れ水平周波数が２４．８３ｋＨｚ〜３５．５０ｋＨｚ、
垂直周波数が５０Ｈｚ〜８０Ｈｚ程度が一般的である。

【０００３】

【発明が解決しようとする課題】水平周波数が高い、高
解像度ディスプレイ装置では、装置で使用する電子部品
は高速で高価なものを使用することになる。しかも、使
用周波数が高いので回路設計が難しく、ノイズに影響さ
れ易く、また、ノイズを発生し易い。このようなことを
回避するために、同じ機能を持つ低速な回路を複数用意
し、時分割で使用することが行われる。しかし、低速な
回路の組み合わせではビデオ信号の規格によっては装置
の処理速度が低速なために、処理できないことも起き
る。その上に、部品点数が増加する問題がある。また、
この種の装置では、使用する電子部品の性能の上限が表
示する映像の品質を決めている。一方、垂直周波数を通
常の２倍に設定するインタレーススキャン（飛び越し走
査）があるが、これは、画面上での積分効果を利用して
見かけ上の解像度を向上させるものであって、垂直周波
数の向上は、それ自体の周波数が低いので回路自体の高
速化による影響は少ない。

【０００４】この発明の目的は、このような従来技術の
問題点を解決するものであって、高い水平周波数を持つ
ビデオ信号に対して周波数が低い低速な部品を使用する
ことができ、これを多数使用しなくても済み、かつ、高
解像度の映像を表示することができる映像データ生成装
置およびこれを有する映像表示装置を提供することにあ
る。

【０００５】

【課題を解決するための手段】このような目的を達成す
るためのこの発明の映像データ生成装置の特徴は、入力
水平解像度ｎドットのビデオ信号（ただしｎは正の整
数）を受けてｋドットおきの周波数（ｋは正の整数、ｋ
＜ｎ）でＡ／Ｄ変換をするＡ／Ｄ変換回路と、ビデオ信
号を受けてフレームを検出してフレーム検出信号を発生
するフレーム検出回路と、フレーム検出信号を受け、こ
の検出信号のｋ＋１個を単位として検出信号の数が１か
らｋ＋１までにそれぞれ対応して記憶アドレスの初期値
が所定のアドレス、所定のアドレス＋１、所定のアドレ
ス＋２、…、所定のアドレス＋ｋに設定され、タイミン
グパルスを受けるごとにＡ／Ｄ変換回路により変換され
たデジタル信号をｋアドレスおきに記憶する画像メモリ
と、フレーム検出信号を受け、この検出信号のｋ＋１個
を単位として検出信号の数が１からｋ＋１までにそれぞ
れ対応して１ドットクロック分順次位相がずれかつｋド
ットおきの周期でｋ＋１個の位相のタイミングパルスを
順次発生し、Ａ／Ｄ変換回路と画像メモリに送出するタ
イミング発生回路と、Ｄ／Ａ変換回路と、フレーム検出
信号を受け、ｋ＋１フレームにより形成される１画面分
のデータを画像メモリから読出してＤ／Ａ変換回路に送
出するとともＤ／Ａ変換回路の出力に１画面のデータと
して水平同期信号と垂直同期信号を付加した映像出力信
号を生成する演算処理部とを備えるものである。

【０００６】

【作用】ところで、よほど高速に変化する画像でない限
りは、１つ前のフレームの映像情報と次のフレームの映
像情報とは、ほぼ同じ内容の情報になっている。そこ
で、数フレーム後の情報を重ねて１つにしてみても、映
像のみだれは少ない。また、静止画像やスーパーインポ
ーズする文字画像などでは、数フレームほとんど内容が
変わらず、内容が変更されても、数フレームのうちにさ
らに変更されるようなことは少ない。このような観点か
ら複数のフレームから１画面の情報を形成し、それぞれ
のフレームの情報を数画素（数ピクセル）おきに採取し
て複数フレームを重ねることで、１フレーム分の画素を
採取する。これにより採取する際の周波数を低減させる
ことができる。すなわち、前記のような構成において
は、ビデオ信号は、画像メモリに格納される際、ｋ＋１
フレーム分のデータが使用され、１フレームではｋ個お
きに画素が採取される。最初のフレームで画面の左から
ｍ（ｋ＋１）＋１番目（ｍ＝０，１，２，３，…、ｋ）
の画素が格納され、次のフレームでは画面の左からｍ
（ｋ＋１）＋２番目の画素が格納される。以下各フレー
ムで順次、ｍ（ｋ＋１）＋３番目、…ｍ（ｋ＋１）＋ｋ
＋１番目の画素が格納されて１画面分の画像データが画
像メモリに格納される。

【０００７】このように、水平解像度の高いビデオ信号
を１画面分の画像用メモリに格納する際、１フレーム目
でｋ画素おきにメモリに格納し、ここで格納しなかった
画素を別のフレームで格納することで、最終的にｋ＋１
フレームで１画面分の画像データをメモリに格納するこ
とにより画素データを採取する周波数を１／（ｋ＋１）
にすることができる。画像メモリに対する書込速度も低
下させることができ、また、書込みやＡ／Ｄ変換の際の
クロック周波数を従来の技術を採用した装置の１／ｋに
することができるので、ノイズ対策も簡単になる。な
お、前記のｋは、ビデオ信号を１画面分画像用メモリに
格納する際、入力されるビデオ信号の種別を認識しそれ
をＡ／Ｄ変換回路が量子化に必要な周波数ｊ（Ｈｚ）と
すると、この発明の装置の動作周波数の上限がｍ（Ｈ
ｚ）である場合、条件ｊ／（ｋ＋１）＜ｍを満たす整数
になる。

【０００８】

【実施例】図１は、この発明の映像データ生成装置を適
用した映像表示装置のブロック図である。図１におい
て、１０は、映像表示装置であって、入力端子１１にビ
デオ信号としてコンピュータ側から高解像度のビデオ信
号、例えば、水平解像度×垂直解像度が１０２４×７６
８を持つアナログＲＧＢ信号が入力される。１は、その
ＰＬＬ回路であって、内部に位相比較回路とＶＣＯと割
り算回路等とを有している。ＰＬＬ回路１は、ＲＧＢ信
号に含まれる水平同期信号と位相比較することで入力水
平同期信号に同期して設定スイッチ９ａにより指定され
る周波数のシステムクロックＣＬＫ（図２(a) 参照）を
生成してタイミング発生回路３に送出する。この例で
は、設定スイッチ９ａにより水平解像度のドット数が１
０２４に選択される周期のシステムクロックＣＬＫが発
生する。水平同期信号は、等価パルス等を除けば、１フ
レームに７６８個になる。そこで、ＶＣＯの発振周波数
は、システムクロックＣＬＫより数倍高い周波数で発振
し、割り算回路等で所定の割り算がなされて、例えば、
システムクロックＣＬＫを発生する周波数が選択されて
出力される。また、割り算回路等で前記の水平同期信号
に対応する、例えば、２４．８３ｋＨｚの信号が生成さ
れて位相比較が行われる。

【０００９】２は、フレーム検出部であって、入力され
たＲＧＢ信号に含まれる垂直同期信号を検出してフレー
ム検出信号Ｆを発生する。また、設定スイッチ９ｂの設
定に応じてシステムクロックＣＬＫを分周する分周率を
示す信号Ｅを発生してこれら信号をタイミング発生器３
と画像メモリ５と演算処理部６とに送出する。設定スイ
ッチ９ｂは、前記周波数の分周率を与えるものであっ
て、ここでは、設定スイッチ９ｂの指定が４分周であれ
ば、フレーム検出部２は、システムクロックＣＬＫを１
／４に分周する信号をタイミング発生回路３等に送出す
る。

【００１０】タイミング発生回路３は、内部にカウンタ
３ａを有していて、フレーム検出部２からの分周率を示
す信号Ｅ（＝４＝ｋ−１、ただし、ｋは、画素を採取す
る間の個数、この場合には３個おきになる。また、１フ
レームの記憶画素数は２５６になる。）に応じて、シス
テムクロックＣＬＫを１／４に分周して、図２(b) 〜
(e) に示すように、１システムクロックＣＬＫに対して
１システムクロックＣＬＫづつ順次位相が相違する４倍
の周期の４つの位相クロックＡ，Ｂ，Ｃ，Ｄをフレーム
検出信号Ｆを受けるごとに順次生成してＡ／Ｄ変換回路
（Ａ／Ｄ）４と画像メモリ５とに送出する。そして、フ
レーム検出部２からのフレーム検出信号Ｆに応じてカウ
ンタ３ａにより４フレーム分がカウントされるごとに、
元の位相クロックＡに戻りえＡ，Ｂ，Ｃ，Ｄ，Ａ，Ｂ，
Ｃ，Ｄと順次に循環させる。また、最終フレームの位相
クロックＤの最終クロックの発生が終了した時点で起動
信号Ｇを演算処理部６に送出する。

【００１１】Ａ／Ｄ４は、タイミング発生回路３からの
位相クロックＡ，Ｂ，Ｃ，Ｄに応じて受けたビデオ信号
を位相クロックの立ち上がりタイミングでＡ／Ｄ変換し
て画像メモリ５に変換データを送出する。その結果、各
位相クロックＡ，Ｂ，Ｃ，ＤがシステムクロックＣＬＫ
の周期の４倍の周期を持つので３個おきにＡ／Ｄ変換さ
れた画素データが出力される。これは、１フレームにつ
き、２５６個のデータを採取する周波数になる。画像メ
モリ部５は、アドレスカウンタ５ａと２ポートメモリ５
ｂとカウンタ５ｃとを有していて、Ａ／Ｄ変換されたデ
ータのほか、分周率の信号Ｅとフレーム検出信号Ｆとタ
イミング発生回路３からの位相クロックとを受けて、内
部のアドレスカウンタ５ａのインクリメント数ｋ＋１を
分周率の信号Ｅに応じて決定し、フレーム検出信号Ｆを
受けるごとに＋１インクリメントした初期アドレスを設
定する。そして位相クロックを受ける都度書込アドレス
を前記インクリメント数ｋ＋１分更新する。この例で
は、Ｄ＝４であるので、インクリメント数は、４で、４
フレームのうち第１フレームを受けたときに初期値が
“０”、第２フレームを受けたときに初期値が“１”、
第３フレームを受けたときに初期値が“２”、第４フレ
ームを受けたときに初期値が“３”となり、以下、第１
フレームから初期設定値が繰り返される。なお、フレー
ム数のカウントは、タイミング発生回路３のカウンタ３
ａと同様にカウンタ５ｃが行う。

【００１２】前記の場合には、分周率の信号Ｅが４であ
るので、ｋは３となり、水平解像度に対応する表示ドッ
トに対して３個おきにＡ／Ｄ変換された画素データが３
個おきの記憶領域に順次記憶されていく。位相クロック
Ａのときには、画像メモリ５のアドレスカウンタの最初
のアドレス値が０に設定され、位相クロックＢのときに
は最初のアドレス値が１に設定され、位相クロックＣの
ときには最初のアドレス値が２に設定され、位相クロッ
クＤのときには最初のアドレス値が３に設定されるの
で、４フレームで１画面分のデータが２ポートメモリ５
ｂに記憶される。すなわち、最初のフレームでは画面の
左からｍ（ｋ＋１）＋１番目（ｍ＝０，１，２，３，
…、ｋ）の画素が２ポートメモリ５ｂのそれぞれの記憶
位置に格納され、次のフレームでは画面の左からｍ（ｋ
＋１）＋２番目の画素が２ポートメモリ５ｂに格納され
る。以下各フレームでは順次、ｍ（ｋ＋１）＋３番目、
…ｍ（ｋ＋１）＋ｋ＋１番目の画素が２ポートメモリ５
ｂに格納されて１画面分の画像データが画素メモリ５に
格納されることになる。

【００１３】演算処理部６は、タイミング発生回路３か
ら起動信号Ｇを受け、フレーム検出部２からフレーム検
出信号Ｆを受け、さらにシステムクロックＣＬＫをＰＬ
Ｌ回路１から受ける。起動信号Ｇに応じて４フレームの
最後のデータ（２５６番目）が記憶される位相クロック
Ｄを受けた後のタイミングで画像メモリ５の２ポートメ
モリ５ｂの出力側のポートから１画面分の記憶情報を読
出す処理をする。なお、２ポートメモリ５ｂを使用して
いるので、読出しのタイミングは、もっと早くてもよ
く、例えば、最終フレームの位相クロックＤの最初クロ
ックの発生が終了した時点で起動信号Ｇを発生してこれ
を受けて演算処理部６が読出し動作に入ってもよい。

【００１４】読出されたデータは、Ｄ／Ａ７に供給され
る。演算処理部６は、１水平走査分のデータである１０
２４（＝２５６×４）のデータの読出しが終了し、Ｄ／
Ａ７でそのでデータがＤ／Ａ変換されて出力されたタイ
ミングで水平同期信号を発生して出力端子１２に出力
し、水平帰線期間後に次のデータを読出す。１画面分の
データの読出しが終了し、Ｄ／Ａ７でそのでデータがＤ
／Ａ変換されて出力されたタイミングで垂直同期信号を
出力端子１２に送出する。そして、Ｄ／Ａ７の出力は、
表示装置８に加えられて、表示される。前記の水平同期
信号や垂直同期信号は、ＰＬＬ回路１からシステムクロ
ックＣＬＫを受けて生成するが、原信号であるＲＧＢ信
号を受けてこれを抽出して付加してもよい。また、フレ
ーム検出信号Ｆに応じて内部にこれらの信号を発生する
回路を設けてもよい。

【００１５】Ｄ／Ａ変換回路（Ｄ／Ａ）７は、システム
クロックＣＬＫをＰＬＬ回路１から受けて演算処理部６
からの制御に応じて画像メモリ５からの画素信号を順次
Ｄ／Ａ変換して出力端子１２に出力する。ところで、１
画面分の読出し開始から垂直帰線期間の後には、次のフ
レームについての書込データがＡ／Ｄ４から画素データ
（書込データ）が供給される。これは、２ポートメモリ
５ｂの書込側のポートを介して２ポートメモリ５ｂに書
込まれる。なお、通常のメモリでは、読出し速度は、書
込速度よりも速くできる。２ポートメモリ５ｂを使用し
ない場合には、１画面分のデータの読出しが終了するま
では、画像メモリ５の入力をロックするようにしてもよ
い。この場合には、１フレーム分が記憶できなくなる。
この記憶できなくなる１フレーム分を記憶する場合に
は、画面メモリ５に２ポートメモリ５ｂに換えてメモリ
２つを設けて２画面分の記憶できるようにして、２つの
メモリを切替えて第１のメモリにデータを記憶している
ときには、第２のメモリ５ｄからデータを読出し、第１
のメモリからデータを読出しているときには、第２のメ
モリにデータを書込むようにすれば、画像メモリ５から
の読出し速度も１フレーム分の速度ではなく、４フレー
ムの速度と低速にできる。

【００１６】ここで、演算処理部６は、読出した画像デ
ータに任意の演算処理を行い、画像メモリ５から読出し
たビデオ信号にスーパインポーズの画像を加えるような
機能や鏡像映像を生成する機能を付加させてもよい。さ
らに、一部にモザイクをかけるような機能を持たせるこ
ともできる。その詳細は割愛する。

【００１７】以上説明してきたが、実施例では、ｋ＝３
の４分周する例を挙げているが、この発明は、４分周に
限定されない。また、外部スイッチで分周率を設定して
いるが、フレーム検出部に水平同期周波数あるいはその
周期に対応して分周率Ｄを記憶するテーブルを設け、入
力されたＲＧＢ信号の解像度に応じて、そのドット数か
ら分周率Ｄを前記テーブルで検索するようにしてもよ
い。また、実施例では、各画像メモリやタイミング発生
回路、演算処理部がフレーム検出部からフレームを受け
て、各回路の内部でフレーム１からｋ＋１までのフレー
ムを検出するような構成を採っているが、フレーム検出
部にカウンタを設けて検出したフレーム数をカウント
し、このカウント値を各回路に送出すれば、各回路で受
けたフレームを検知しなくても済む。

【００１８】

【発明の効果】この発明にあっては、水平解像度の高い
ビデオ信号を１画面分の画像用メモリに格納する際、１
フレーム目でｋ画素おきにメモリに格納し、ここで格納
しなかった画素を別のフレームで格納することで、最終
的にｋ＋１フレームで１画面分の画像データをメモリに
格納することにより画素データを採取する周波数を１／
（ｋ＋１）にすることができる。画像メモリに対する書
込速度も低下させることができ、また、書込みやＡ／Ｄ
変換の際のクロック周波数を従来の技術を採用した装置
の１／ｋにすることができるので、ノイズ対策も簡単に
なる。その結果、従来の回路で処理するのが困難だった
高速な画像データも低い周波数での処理が可能となる。
ｋを大きくすれば、使用する回路の部品は、その分だけ
性能が低いものを使用することができる。

【図面の簡単な説明】

【図１】図１は、この発明の映像データ生成装置を適用
した映像表示装置のブロック図である。

【図２】図２は、位相クロックの説明図である。

【符号の説明】

１…ＰＬＬ部、２…フレーム検出部、３…タイミング生
成器、４…Ａ／Ｄ変換器、５…画像メモリ、６…演算処
理部、７…Ｄ／Ａ変換器、８…表示装置、９ａ，９ｂ…
設定スイッチ、１０…映像表示装置、１１…入力端子、
１２…出力端子。

Claims (3)

【特許請求の範囲】
1. 【請求項１】入力水平解像度ｎドットの映像信号（ただ
   しｎは正の整数）を受けてｋドットおきの周波数（ｋは
   正の整数、ｋ＜ｎ）でＡ／Ｄ変換をするＡ／Ｄ変換回路
   と、 前記映像信号を受けてフレームを検出してフレーム検出
   信号を発生するフレーム検出回路と、 前記フレーム検出信号を受け、この検出信号のｋ＋１個
   を単位として前記検出信号の数が１からｋ＋１までにそ
   れぞれ対応して記憶アドレスの初期値が所定のアドレ
   ス、所定のアドレス＋１、所定のアドレス＋２、…、所
   定のアドレス＋ｋに設定され、タイミングパルスを受け
   るごとに前記Ａ／Ｄ変換回路により変換されたデジタル
   信号をｋアドレスおきに記憶する画像メモリと、 前記フレーム検出信号を受け、この検出信号のｋ＋１個
   を単位として前記検出信号の数が１からｋ＋１までにそ
   れぞれ対応して１ドットクロック分順次位相がずれかつ
   前記ｋドットおきの周期でｋ＋１個の位相の前記タイミ
   ングパルスを順次発生し、前記Ａ／Ｄ変換回路と前記画
   像メモリに送出するタイミング発生回路と、 Ｄ／Ａ変換回路と、 前記フレーム検出信号を受け、前記ｋ＋１フレームによ
   り形成される１画面分のデータを前記画像メモリから読
   出して前記Ｄ／Ａ変換回路に送出するとともに前記Ｄ／
   Ａ変換回路の出力に１画面のデータとして水平同期信号
   と垂直同期信号を付加した映像出力信号を生成する演算
   処理部とを備える映像データ生成装置。
2. 【請求項２】前記フレーム検出回路は、カウンタを有し
   ていて、前記フレームを検出したときに、このカウンタ
   をインクリメントし、１からｋ＋１まで循環する信号を
   前記検出信号として出力する請求項１記載の映像データ
   生成装置。
3. 【請求項３】入力水平解像度ｎドットの映像信号（ただ
   しｎは正の整数）を受けてｋドットおきの周波数（ｋは
   正の整数、ｋ＜ｎ）でＡ／Ｄ変換をするＡ／Ｄ変換回路
   と、 前記映像信号を受けてフレームを検出してフレーム検出
   信号を発生するフレーム検出回路と、 前記フレーム検出信号を受け、この検出信号のｋ＋１個
   を単位として前記検出信号の数が１からｋ＋１までにそ
   れぞれ対応して記憶アドレスの初期値が所定のアドレ
   ス、所定のアドレス＋１、所定のアドレス＋２、…、所
   定のアドレス＋ｋに設定され、タイミングパルスを受け
   るごとに前記Ａ／Ｄ変換回路により変換されたデジタル
   信号をｋアドレスおきに記憶する画像メモリと、 前記フレーム検出信号を受け、この検出信号のｋ＋１個
   を単位として前記検出信号の数が１からｋ＋１までにそ
   れぞれ対応して１ドットクロック分順次位相がずれかつ
   前記ｋドットおきの周期でｋ＋１個の位相の前記タイミ
   ングパルスを順次発生し、前記Ａ／Ｄ変換回路と前記画
   像メモリに送出するタイミング発生回路と、 Ｄ／Ａ変換回路と、 前記フレーム検出信号を受け、前記ｋ＋１フレームによ
   り形成される１画面分のデータを前記画像メモリから読
   出して前記Ｄ／Ａ変換回路に送出するとともに前記Ｄ／
   Ａ変換回路の出力に１画面のデータとして水平同期信号
   と垂直同期信号を付加した映像出力信号を生成する演算
   処理部と、 この映像出力を受けて画像を表示する表示装置とを備
   え、前記ｋの設定が外部スイッチにより選択できる映像
   表示装置。