KR100194036B1

KR100194036B1 - 영상기기의 타임베이스 정정회로

Info

Publication number: KR100194036B1
Application number: KR1019950051439A
Authority: KR
Inventors: 김준래; 박영준
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1995-12-18
Filing date: 1995-12-18
Publication date: 1999-06-15
Also published as: KR970056915A

Abstract

영상기기에서의 출력 안정화회로에 있어서, 상기 영상기기로 불안정된 신호를 입력하여 저장한후 이를 동기가 안정된 신호로 리드하여 어떤 경우에도 항상 안정된 영상신호를 출력하도록 함을 특징으로 하는 영상기기의 타임베이스 정정 회로.

Description

영상기기의 타임베이스 정정회로

제1도는 본 발명의 실시예에 따른 블록도.

제2도는 본 발명의 실시예에 따른 TBC에 의한 더블 윈도우용 메모리 사용예시도.

제3a,3b도는 본 발명의 실시예에 따른 TBC 온/오프 예시도.

본 발명은 TV등, 영상기기에 있어서 신호처리 회로에 관한 것으로, 특히 시간적으로 불안정되어질 수 있는 신호를 입력하여 저장한 후 안정된 클럭으로 이를 리드하여 안정된 영상출력을 발생토록 하는 영상기기의 타임베이스 정정회로에 관한 것이다.

TV영상신호에는 동기신호가 포함되어 있으며, 그리고 TV 수상기내에 PLL회로가 있어서 동기신호와 PLL로킹(LOCKING)이 된 후 편향을 함으로써 TV기능이 이루어지게 된다. 그런데 영상신호 대신 RF노이즈 같은 신호가 입력되면 PLL회로에서 출력되는 수평동기신호가 심하게 떨리게 된다. 이렇게 떨림이 심한 상태에서 수평동기신호에 PLL록킹된 시스템 클럭으로 더블다운, PIP등 기능을 위한 메모리에 저장된 데이터를 읽어내면 데이터 또한 동기에 있어 시간적으로 불안정한 신호, 즉 수평으로 떨림이 일어나 지글거리는 신호가 되어 버린다. 이로 인하여 안정된 영상을 얻을 수 없는 문제점이 있다.

따라서 본 발명의 목적은 영상기기에 RF노이즈 신호가 입력되었을 때 수평으로 지글거리는 현상을 막아주고 항상 안정된 신호를 출력하는 회로를 제공함에 있다.

상기 목적을 수행하기 위한 본 발명은 n개의 화면을 동시 표시되는 영상기기에서 A화면 또는 B화면에 대해 기준 시스템 클럭을 만들지 않고, 제3시스템 클럭을 상기 기존으로 하는 시스템 클럭으로 사용하되, 상기 제3시스템 클럭을 가지고 상기 제3의 동기신호를 만들어 이를 기준으로 상기 A,B화면 데이터를 읽어 안정된 신호를 얻도록 구성됨을 특징으로 한다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 회로도로서, A,B화면의 아나로그 신호(Y, R-Y, B-Y)를 입력하여 디지털화하는 제1,2 A/D변환기(A/D1, A/D2)와, 상기 제1,2 A/D변환기(A/D1, A/D2)의 출력을 수직과 수평으로 다운샘플링하는 제1,2다운샘플러(104, 112)와, 상기 A,B화면의 수평동기신호(HSYNC)를 록킹하여 A,B화면의 클럭신호(fs, fs')를 발생하는 제1,2PLL회로(PLL1,2)와, 상기 A,B화면의 수직동기신호(VSYNC)에 의해 동기되어 상기 제1,2PLL회로(PLL1,2)로부터 발생되는 신호를 카운트하여 메모리 라이트 어드레스 신호를 발생하는 제1,2메모리 라이트 어드레스 발생기(106, 114)와, 크리스탈 발진기(X-TAL)의 발진신호를 클럭으로 하여, 수직, 수평동기 및 시스템 클럭(fs)신호를 발생하는 출력 H.V동기신호 발생회로(108)와, 상기 출력 H.V동기신호발생회로(108)의 수직(V), 수평(H), 시스템 클럭(fs)에 의해 메모리 리드 어드레스 신호를 발생하는 메모리 리드 어드레스 발생기(110)와, 상기 제어단(C1, C2)의 리드, 라이트 제어에 따라 상기 제1 또는 제2 메모리 라이트 어드레스 발생기(106, 114)의 라이트 어드레스 및 메모리 리드 어드레스 발생기(110)의 리드 어드레스를 선택하는 제1, 2멀티플랙서(MUX1, MUX2)와, 상기 제1,2멀티플랙서(MUX1, MUX2)에서 선택되어 발생되는 리드/라이트 어드레스 신호 및 리드 클럭(read CLK)에 의해 상기 제1,2다운 샘플러(104,114)에서 출력되는 A,B화면 데이터를 보관 또는 출력되는 제1,2비디오램(VRAM1,2)와, 상기 제어단(C3)의 제어에 따라 제1,2비디오램(VRAM1,2)의 A,B화면 출력 데이터를 선택하는 A/B화면 선택부(102)로 구성된다.

제2도는 본 발명의 실시예에 따른 더블 윈도우용 메모리부의 TBC예이다.

제3도는 본 발명의 실시예에 따른 TBC온/오프 비교예이다.

따라서 본 발명의 구체적 일 실시예를 제1도-제3도를 참조하여 상세히 설명하면, 본 발명의 이해들 돕기 위해 제2도의 도시와 같이 더블 윈도우에 본 발명을 적용시를 기준으로 설명하고자 한다. 일반적으로 TV영상신호에는 H.VSYNC 동기신호가 포함되어 있으며, 수상기내에 제1,2PLL회로(PLL1,2)가 있어서 동기신호와 PLL록킹된후 편향을 함으로써 TV기능이 이루어지게 된다. 그런데 영상신호 대신 RF노이즈 같은 신호가 입력되면 제1,2PLL회로(PLL1,2)에서 출력되는 수평동기신호가 심하게 떨리게 된다. 이런 떨림이 심한 수평동기 신호에 PLL록킹된 시스템 클럭(fs/2, fs'/2)으로 더블 윈도우 기능을 위한 A,B화면 필드 메모리(201,202)에 저장된 데이터를 읽어내면 데이터 또한 시간적으로 불안정한 신호, 즉 수평으로 지글거리는 신호가 되어 버린다. 이러한 현상을 해소하기 위하여 본 발명은 제3도와 같이 TBC회로(100)의 A화면(또는 B화면)을 기준으로 출력 H.V동기신호 발생회로(108)와 메모리 리드 어드레스 발생기(110)에서 시스템 클럭(fs)을 만들어 제1,2비디오램(VRAM 1,2)의 데이터를 리드하면 A,B화면을 동기화할 수 있듯이, 상기 TBC회로(100)에서 발생한 제3의 시스템클럭(fs)을 가지고, 제3의 동기신호를 만들어내어 이것을 기준으로 제1,2비디오램(VRAM1,2)용 메모리 A,B두화면용 동기를 리드하게 된다. 이때 A화면과 B화면은 서로 동기화가 되고, 두화면 또한 제3의 동기신호에 의해 동기화가 된다. 이때 제3의 시스템클럭(fs)은 크리스탈발진기(X-tal)의 발진신호와 같이 항상 안정된 더블 윈도우(Double window)화면을 얻을 수 있다. 상기와 같이 불안정하게 될 수 있는 신호를 입력으로 하여 어떤 경우에도 항상 안정된 신호를 출력할 수 있는 것을 통상 TBC(Time Base Corrctor)회로(100)라 하며, 상기 TBC기능을 채용한 TBC회로(100)의 메모리 제어예는 제2도와 같이 도시된다. 즉, A화면과 B화면은 각각 자신의 수평동기 신호(HSYNC)에 제1,2PLL회로(PLL1,2)에 의해 록킹된 클럭(fs) 및(fs')에 의해 제1,2A/D변환기(AD1-AD2)에서 디지털화되고, 상기 제1,2다운샘플러(104,112)에서 샘플된 영상 데이터를 수평으로 1/2다운 샘플링하며, 제1,2비디오램(VRAM1, VRAM2)에서 fs/2 및 fs'/2 레이트로 비디오 데이터를 각각의 수평동기, 수직동기, 필드신호에 맞춰 제1,2비디오램(VRAM1, VRAM2)의 2필드 메모리에 라이트하고, 크리스탈발진기(X-tal)을 통해 발진한 fs 주파수에 의해 메모리 리드 어드레스 발생기(110)에서 발생된 새로운 메모리 어드레싱 신호를 발생하여 제1,2멀티플렉서(MUX1,2)에서 선택되어 한 수평주기를 둘로 나누어 제1,2비디오램(VRAM1, VRAM2)의 A화면과 B화면의 필드 메모리를 리드하되, Tolt현상을 막기위해 라이트하고 있지 않은 필드메모리 영역을 리드하며, 라인 반전현상을 막기 위해 fs에 의해 만들어진 필드신호와 메모리 리드영역의 필드신호를 비교하여, 읽혀지는 수평 어드레스에 라인 오프셋 제어를 해주어 메모리를 fs 레이트로 리드하면 TBC기능이 포함된 더블 윈도우 기능을 수행하게 된다.

상술한 바와 같이 불안정할 수 있는 신호를 입력으로 하여 어떤 경우에도 항상 안정된 신호를 출력할 수 있도록 하는 이점이 있다.

Claims

영상기기의 출력안정화 회로에 있어서, A,B화면의 아나로그신호(Y, R-Y, B-Y)를 입력하여 디지털화하는 제1,2A/D변환기(A/D1, A/D2)와, 상기 제1,2 A/D변환기(A/D1, A/D2)의 출력을 수직과 수평으로 다운샘플링하는 제1,2다운샘플러(104, 112)와, 상기 A,B화면의 수평동기신호(HSYNC)를 록킹하여 A,B화면의 클럭신호를 발생하는 제1,2PLL회로(PLL1,2)와, 상기 A,B화면의 수직동기신호(VSYNC)에 의해 동기되어 상기 제1,2PLL회로(PLL1,2)로부터 발생되는 신호를 카운트하여 메모리 라이트 어드레스 신호를 발생하는 제1,2메모리 라이트 어드레스 발생기(106, 114)와, 크리스탈 발진기(X-TAL)의 발진신호를 클럭으로 하여, 수직, 수평동기 및 시스템 클럭(fs)신호를 발생하는 출력 H.V동기신호 발생회로(108)와, 상기 출력 H.V동기신호발생회로(108)의 수직(V), 수평(H), 시스템 클럭(fs)에 의해 메모리 리드 어드레스 신호를 발생하는 메모리 리드 어드레스 발생기(110)와, 상기 제어단(C1, C2)의 리드, 라이트 제어에 따라 상기 제1 또는 제2 메모리 라이트 어드레스 발생기(106, 114)의 라이트 어드레스 또는 메모리 리드 어드레스 발생기(110)의 리드 어드레스를 선택하는 제1, 2멀티플랙서(MUX1, MUX2)와, 상기 제1,2멀티플랙서(MUX1, MUX2)에서 선택되어 발생되는 리드/라이트 어드레스 신호 및 리드 클럭(read CLK)에 의해 상기 제1,2다운 샘플러(104,114)에서 출력되는 A,B화면 데이터를 보관 또는 출력하는 제1,2비디오램(VRAM1,2)와, 상기 제어단(C3)의 제어에 따라 제1,2비디오램(VRAM1,2)의 A,B화면 출력 데이터를 선택하는 A/B화면 선택부(102)로 구성됨을 특징으로 하는 회로.