JP2710123B2 - 画像拡大装置 - Google Patents

画像拡大装置

Info

Publication number
JP2710123B2
JP2710123B2 JP63017413A JP1741388A JP2710123B2 JP 2710123 B2 JP2710123 B2 JP 2710123B2 JP 63017413 A JP63017413 A JP 63017413A JP 1741388 A JP1741388 A JP 1741388A JP 2710123 B2 JP2710123 B2 JP 2710123B2
Authority
JP
Japan
Prior art keywords
fifo
signal
data
image
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63017413A
Other languages
English (en)
Other versions
JPH01194082A (ja
Inventor
忠義 中山
力 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63017413A priority Critical patent/JP2710123B2/ja
Priority to US07/300,931 priority patent/US4891702A/en
Publication of JPH01194082A publication Critical patent/JPH01194082A/ja
Application granted granted Critical
Publication of JP2710123B2 publication Critical patent/JP2710123B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、先入れ先出し(以下、FIFOと略す)型のメ
モリを用いて、映像信号の拡大表示を行なう画像拡大装
置に関するものである。
[従来の技術] 通常、画像表示というのは、全画面の情報をすべてモ
ニタ上に表示するわけであるが、一部の領域を拡大して
表示したいことがある。例えば、第2図に示す全画面
(ABCDで囲まれた領域)の中のEFGHで囲まれた領域を第
3図のように拡大して表示するといつた具合である。
従来、このような拡大表示は第4図に示すような構成
の回路によつて行なわれてきた。このような回路の装置
によると、端子400から入力されたアナログ映像信号はA
/D変換器401に送られると共に、クロツク発生器402にも
送られ、ここで映像信号中に含まれる同期信号から、シ
ステムを動作させるのに必要な基本クロツクを作る。A/
D変換器401はクロツク発生器402から受けとるクロツク
のタイミングで、前記アナログ映像信号をデジタル信号
に変換した上で、ランダムアクセスメモリ(RAM)406に
送る。一方、クロツク発生器402からA/D変換器401に送
られたのと同じクロツクが、書き込みアドレス発生器40
3にも送られ、ここでRAM406のための書き込みアドレス
が作られる。前記書き込みアドレスはMPX405を通してRA
M406に与えられる。そして、RAM406には、A/D変換器401
から送られたデジタルデータがそのアドレスに書き込ま
れる。
RAM406に書き込まれたデータの拡大は次のようにして
行なわれる。先ず、読み出しアドレス発生器404により
作られた読み出し用のアドレスがMPX405を通してRAM406
に与えられて、書き込まれたデータが読み出される。そ
して、そのデータはD/A変換器407に送られたアナログ映
写信号に変換されて端子408に出力されるわけである
が、書き込み時における画面全体と書き込みアドレスの
対応が第5図のようになつていて、第6図の(a)のよ
うな読み出しアドレスで、通常の(拡大しない)表示が
行なわれるとすれば、第6図(b)のような読み出しア
ドレスを発生させれば拡大表示が可能となる。
[発明が解決しようとしている課題] このように、拡大表示を従来の構成で行なう場合に
は、RAMが不可欠であり、またそのRAMに与えるべきアド
レス情報を作るのに、拡大前の空間を構成するためのア
ドレスと、拡大後の空間を構成するためのアドレスとい
うように、アドレス発生器が2つも必要であるために、
その分、コストが高くなり、回路規模も大きくなるとい
う問題があつた。
また、メモリに書き込まれたデータを書き込み時と異
なる読み出し速度で順次読み出すことにより、主走査方
向における画像を拡大を行うことが、或いは、画像デー
タを遅延回路に通すことにより副走査方向での画像拡大
を行うことが、例えば、特開昭62−92071号や特開昭62
−291269号に開示されている。
しかし、このような従来技術でも相変わらず、アドレ
ス発生器とその制御は必要であり、装置の小型化は果た
せなかった。
そこで本発明では、アドレス発生の不要なFIFO型の画
像メモリを用いる画像拡大装置を提供すること目的とす
る。
[課題を解決するための手段及び作用] 上記課題を達成するために本発明の、FIFO型のフィー
ルドメモリを用いて画像を拡大する画像拡大装置は、 書き込みクロックに従い、入力画像信号中の拡大すべ
き部分画像を前記FIFOフィールドメモリに書き込む書き
込み手段と、 前記書き込みクロックよりも低い周波数の読出クロッ
クに従い前記部分画像信号を前記FIFOフィールドメモリ
から読み出す読み出し手段とを備え、 前記読み出し手段は、前記FIFOフィールドメモリに所
定のリセット信号を送って前記FIFOフィールドメモリに
よる読み出しをリセットすることにより、前記部分画像
信号の最上ラインを各フィールドの最初に読み出すよう
にしたことを特徴とする。
[実施例] 以下添付図面を参照して、本発明に係る実施例を詳細
に説明する。以下説明する複数例の実施例装置では、FI
FO型のフイールドメモリと呼ばれるメモリ(例えば、テ
キサスインスツルメント社製のTMS4C1050等)が共通し
て使われる。そこで、このFIFO型画像用フイールドメモ
リの動作について簡単に述べる。
このメモリは、第7図に示すように、デジタルデータ
(Nビツトとする)の書き込み線(IN)/読出し線(OU
T)をそれぞれN本有する以外に、書き込み用と、読み
出し用それぞれに、クロツク信号(WCLK,RCLK)と制御
信号(WRST,RRST,WENB,RENB)を必要とする。以下に,
その名称と略称を記す。
WCLK:書き込み用クロツク WRST:書き込みリセツト信号 WENB:書き込みイネーブル信号 RCLK:読み出し用クロツク RRST:読み出しリセツト信号 RENB:読み出しイネーブル信号 各クロツク信号(WCLK、RCLK)は、デジタルデータを
FIFO内に(外へ)入力あるいは出力するために加えるパ
ルス信号である。
リセツト信号(WRST、RRST)は、メモリ入力データと
メモリ出力データとの対応を制御する信号である。即
ち、WRST信号の入力の直後にFIFOメモリへ書き込まれた
データは、RRST信号の入力直後に読み無され、それ以後
のデータは書き込まれた順序通りに読み出される。その
例を第8図に示す。尚、図中の*印はメモリに書き込ま
れたデータを表わす。同図にあるように、WRST入力後
に、書き込まれた1,2,3,4,…等のデータが書き
込まれると共に1データが最初の書き込みデータであ
ると記憶し、そして、FIFOがRRSTを入力すると、RCLKに
同期して、1,2,3,4,…のデータを出力する。
尚、第8図の例では、単にFIFOの動作を理解するのに便
利なように、WCLKとRCLKとは同一周期に設定されている
が、以下説明する実施例では、特に、画像の拡大のため
に異なる周期となるように工夫されている。
各イネーブル信号(WENB、RENB)は、メモリへの書き
込み動作と読み出し動作を実際に行なうかどうかを制御
する信号である。FIFOメモリ入力データとFIFOメモリ出
力データの対応は、前記リセツト信号とこのイネーブル
信号の組み合わせで制御することが可能であり、その例
を第9図に示す。即ち、リセツト信号WRST入力後に最初
の書き込まれるデータは3であり、その後に書き込ま
れるデータは5〜8,…である。この時点で、FIFOメ
モリに格納されたデータは連続して3,5〜8であ
る。そして、RENBを3画素間“1"にすると、3,5,
6が出力される。第9図から分るように、このFIFOメモ
リに特有の動作は、例えば第9図のように2回に分けら
れて(WENBが2度“1"になる)FIFOに書き込まれても、
FIFOメモリ内で連続して格納されることである。そし
て、読出し側で読出さないうちに、書き込み側で、WRST
を続けて2回以上出さないようにすれば、WCLKとRCLKの
周期を変えても(即ち、書き込み速度と読出し速度が異
なつていても)、FIFOメモリ内でデータの破壊が起こる
ことはない。即ち、RCLK周期をWCLK周期よりも大にする
ことにより、FIFO内でデータの破壊も起こさずに、画像
拡大が実現できるということである。換言すれば、この
FIFOメモリに、ラスタスキヤン方式で読み取られた画像
データを入力する場合に、主送査方向にM倍にするため
には、原理的には、RCLKをWCLKのM倍の周期(即ち、1/
Mに分周)に設定すればよい。そして、同時に主送査方
向にM倍の拡大を行なうためには、次のようにする。副
送査方向への単純な拡大は、元となる1ラインの画像デ
ータが副送査方向にM回繰り返されるのであるから、こ
の1ラインの元の画像データを、1H時間(主送査方向に
1ライン分のスキヤン時間)、2H時間,…,(M−1)
H時間だけ順に遅延させたものを副送査方向に並べるよ
うにする。
〈第1実施例〉 この第1実施例は主送査方向/副送査方向に2倍の画
像拡大を目指したもので、その詳細を第1図に示す。以
下に、回路の動作説明を行なう。端子101に入力された
アナログ画像信号は、A/D変換器104に与えられると共
に、クロツク発生器102及び、制御信号発生器103に送ら
れる。クロツク発生器102は、前記アナログ画像信号中
に含まれる水平同期信号やバースト信号をもとに、第1
図実施例のシステムを働かせるための基本クロツクCLK
を作り出し、それをA/D変換器及び1/2分周器106に送
る。この基本クロツクCLKは、WCLKとしてFIFO105にも与
えられる。制御信号発生器103は、前記アナログ画像信
号中の垂直同期及び水平同期信号をもとに、FIFO105を
制御するための4種類の制御信号(WRST,WENB,RRST,REN
B)を作り出し、FIFO105に与える。A/D変換器104はクロ
ツク発生器102から送られる基本クロツクCLKの周期で、
前記アナログ画像信号をデジタルデータに変換し、それ
をFIFO105に送る。該デジタルデータは、制御信号(WRS
T、WENB)の制御のもとに、書き込みクロツク(WCLK)
の周期で、FIFO105に書き込まれる。
一方、書き込みクロツク(WCLK)は1/2分周器106で半
分の周波数のクロツク(2CLK)に変換され、読み出しク
ロツク(RCLK)として、FIFO105に与えられている。FIF
O105に書き込まれた画像データは、制御信号(RRST、RE
NB)の制御のもとに、読み出しクロツク(RCLK)の周
(2CLK)で読み出される。FIFO105から読み出されたデ
ータは切換器108の一方の入力に送られると共に、1H遅
延回路107(Hは1水平周期分の長さを表わす)に送ら
れ、該1H遅延回路107の出力が切換器108のもう一方の入
力に送られる。
切換器108は、クロツク発生器102から送られる2H周期
のパルスを制御信号SELとして、上記2入力のうちのい
ずれか一方の入力を選択して、D/A変換器109にデータを
出力する。D/A変換器109は切換器108からのデータを、
読出しクロツク(RCLK=2CLK)の周期でアナログ画像信
号に変換し、それを同期付加回路110に送る。この同期
付加回路110は、クロツク発生器102から、ブランキング
信号と複合同期信号を受けとり、前記アナログ画像信号
にブランキング処理を施した後、複合同期信号を付加し
て、端子111に送る。
次に、第1図実施例での制御信号のタイミングについ
て説明する。この第1実施例を用いて、第2図のEFGHで
囲まれた領域を第3図のように拡大表示する場合の制御
信号のタイミングは、第10図のようになる。図中のVDは
入力画像信号の垂直同期の位置を表わす。
表示する場合に必要なデータは第11図のEFGHで囲まれ
た領域内のデータだけであるが、FIFO105へは、第11図
に示す斜線の領域のデータをすべて書き込むようにして
いる。第10図の制御信号WENBは、そのような書き込みを
行なうような波形をしている。このように、表示に必要
なデータ以外のデータをもFIFO105へ書き込んでいるの
は、読み出し系の制御を容易にするためである。
前述のようにFIFO105へ書き込まれたデータは、書き
込みスピードの半分のスピードで読み出される。読み出
しスピードが半分であるため、読み出し期間(RENBが
“1"である期間=2T)は書き込み期間(WENBが“0"であ
る期間=T)の2倍になつている。
また、各リセツト信号(WRST、RRST)は、1フイール
ドおきに交互に与えているが、これは書き込みが完全に
終了した1画面(第11図の斜線の領域)の信号を次のフ
イールドで読み出すためである。
ここで理解を容易にするために、画像中の各画素デー
タに第5図のような番号が割り当てられていると仮定し
て、画像拡大の様子を説明する。すると、前記制御のも
とで、FIFO105から読み出されたデータは第12図(a)
のようになる。ここで、RCLKの周期は2CLK幅あることか
ら、第12図の各画像データの長さは、書き込み時の倍に
なつていることに注意する。この読出しデータを遅延回
路107により1H時間遅延させたデータは第12図(b)の
ようになる。第12図の(c)は切換器108の制御信号SEL
のタイミングで、このようなタイミングで、FIFOからの
読出しデータと(第12図(a))と、遅延されたデータ
(同(b))を切り換える。即ち、SELが“1"のときは
(a)を、“0"のときは(b)を選択する。この選択さ
れた結果が、第12図(d)のデータとなる。
ここで、注意しなくてはならないのが、制御信号SEL
と読出しデータ等との位相関係である。第12図では、SE
Lを読出しデータ中の15番目のデータと同期させてい
る。このような位相関係により、第11図の領域EFGHが2
倍に拡大される。このSELの位相を変化させると、第17
図に示した、E′F′G′H′の領域と、E″F″G″
H″の領域の範囲内で拡大領域が変化する。
〈第2実施例〉 この実施例は、4倍拡大(M=4)の場合であり、第
13図に示される。尚、第1図に示した実施例と同一のブ
ロツクは同じ番号を付してある。以下に簡単な説明を行
なう。制御信号発生器200から1フイールドの1/4期間だ
けが“1"であるWENB信号がFIFO105に与えられ、FIFO105
はその期間のデジタル画像データを書き込む。書き込ま
れた画像データは、分周回路202により書込みクロツク
(WCLK)を4分周した読み出しクロツク(RCLK)で読み
出され、切換器206の入力端子の1つに送られると共
に、1Hの遅延素子を3個縦属に接した遅延素子群(20
3、204、205)に入力される。そして各遅延素子203、20
4、205の出力は切換器206の入力端子に送られる。
この実施例では、画像を縦横4倍に拡大して表示する
ので、同じ情報のライン(走査線)を連続して、4ライ
ン表示する必要がある。そのために、1H、2H及び3H遅ら
せた信号を前述の構成を用いて発生させ、遅延のない信
号と1H、2H及び3H遅延させた信号を、1H単位で切換器20
6で切換え、D/A変換器109に送るようにしている。
この切換に必要な制御信号は、アナログ入力画像信号
中の同期信号をもとにクロツク発生器で作られる。
〈第2実施例の変形例〉 この変形例は、前記第2実施例の構成では1H遅延素子
を3個使用しているのに対し、この1H遅延素子を1個に
した点で異なる。その変形例を第14図に示す。この構成
の特徴は切換器301の出力を1H遅延素子にフイードバー
クしていることにある。フイードバツクすることによ
り、第13図のように複数の遅延回路を用いなくともよ
い。切換器301は、遅延のない信号をD/A変換器109へ送
るときはFIFO105の出力を選択し、1H,2H及び3Hの遅延信
号を送るときは1H遅延素子302の出力を選択するように
制御する。
〈第3実施例〉 第1実施例(M=2)の場合では同じ情報のラインを
連続して2ライン、第2実施例(M=4)の場合では同
じ情報のラインを連続して4ライン表示していた。とこ
ろが、このような表示を行なうと、元の画像では斜め方
向にあつたエツヂが、前記連続する2ラインあるいは4
ライン内において、縦のエツヂになつてしまう。そし
て、情報の変わるラインで急にエツヂの位置が変化し、
せつかくの拡大表示も見苦しいものになつてしまう。そ
こで、この第3実施例では、情報の変わるラインでは、
前のラインの情報との平均を求めて、それを表示するよ
うにして、エツヂの位置の変化は多少ゆるやかになるよ
うにするものである。それを実現したものが第15図に示
した回路である。この回路は第14図の(第2実施例変形
例)を若干修正したものである。そこ、第14図を用いて
原理を説明する。第14図では、1H遅延素子302の入力信
号をD/A変換しているが、別に1H遅延素子302の出力信号
をD/A変換しても拡大表示は可能である。しかし、この
場合、表示画像が1ライン分下に移動する。よつて、第
15図に示すように、1H遅延素子の入力側信号と出力側信
号を加算して1/2を乗ずれば、情報のちがい2つのライ
ンが平均化され見やすくなる。
〈第4実施例〉 この実施例は、上記3つの実施例と、画像拡大という
点では同じであるが、後者が1H遅延回路をFIFO105の後
段に位置させているのに対し、前者はこの遅延回路を第
16図の如く、FIFOの前段に位置させている点で異なる。
尚、第16図回路中の残りの部分は、第14図(第2実施例
の変形例)と同じである。この構成における遅延回路60
2の遅延量はM分の1Hである。例えば、縦横に2倍の拡
大を行なう(M=2)ときは、遅延量は0.5Hである。そ
して、この場合の切り替え信号SELは、切換器601を0.5H
如に切り返させるように動作(即ち、SELの周期は1Hで
ある)させる。このようにして、前段に遅延回路を配置
させても、同じように拡大が可能である。
尚、この実施例では、遅延量が少なくなつた分だけ遅
延回路602の規模が小さくて済むように見えるが、実際
は回路規模(遅延段数)は同じである。何故なら、遅延
回路をFIFOの前段に位置させる構成では、遅延量がM分
の1Hで、動作クロツクはA/D変換クロツクと同じであ
る。それに対して、遅延回路をFIFOの後段に位置させる
構成では、遅延量は1Hであるが、動作クロツクはA/D変
換クロツクのM分の1であるからである。制御信号SEL
は、最初のH/M時間はA/D104側を選択し、後の(1−1/
M)H時間は遅延回路側を選択する。
〈実施例の効果〉 以上説明したように、FIFO型の画像メモリと1H遅延回
路を組み合わせ、若干の制御信号を加えれば、アドレス
発生器がなくても、画像の拡大を、主方向単独で、副送
査方向単独で、または両方向同時に実現ができる。これ
によつて、メモリを駆動する信号の本数が大幅に減るの
で、配線等も少なくなり、システムの信頼性が向上する
というメリツトも発生する。
また、FIFOへの格納と画像の拡大とがパイプライン的
に行なわれるので、画像読み取りと同時の画像拡大とい
うリアルタイム処理に好適であり、従来のような一旦メ
モリに格納してから、その後に拡大領域のアドレスを設
定するというような多くの時間がかかるということもな
い。
以上説明した本発明の実施例においては、「画像メモ
リに画像データを書き込む手段」を、第1図に示すとこ
ろの、FIFO105にデジタル画像データを供給するA/D10
4、及び書き込みクロックを発生するクロック発生器10
2、書き込みイネーブルWENBを発生する制御信号発生器1
03とした。また、本発明の「メモリに書き込まれた画像
データを書き込み時と異なる所定速度で順次読出す手
段」を、FIFO105に読出し用クロックを供給する分周器1
06及び読出しイネーブル信号RENBを発生する制御信号発
生回路103とし、書き込み速度よりも遅い速度にて画像
データを読出す回路とした。また、「メモリから読出さ
れた画像データを所定時間遅延させる手段」を遅延回路
107とした。また、「遅延手段を介した画像データと介
さない画像データを所定間隔で切り換える手段」をクロ
ック発生器102の出力SELに応じて1H毎に切り換える切換
器108とした。
[発明の効果] 以上説明したように本発明に係る画像拡大装置によれ
ば、FIFO型の画像メモリと遅延回路の組合せを用い、拡
大すべき部分画像をそのFIFOフィールドメモリに書き込
み、読み出し時には、書き込みクロックよりも低い周波
数の読出クロックを用い、前記FIFOフィールドメモリに
所定のリセット信号を送ることにより、前記部分画像信
号の最上ラインを各フィールドの最初に読み出すように
したことにより、容易な回路構成で画像拡大が図れる。
【図面の簡単な説明】
第1図は第1実施例の回路図、 第2図,第3図はある領域の画像を拡大する様子を説明
する図、 第4図は従来技術に係る回路図、 第5図は拡大領域の画素構成を示す図、 第6図は従来技術に従って画像拡大を行なったときの、
アドレス生成の様子を説明する図、 第7図は実施例に用いられるFIFOメモリの構成を示す
図、 第8図〜第9図はFIFOメモリの一般的な動作を説明する
タイミングチャート、 第10図は第1実施例に係るFIFOメモリの動作を説明する
タイミングチャート、 第11図は第1実施例によりFIFOに書き込まれる領域を説
明する図、 第12図は第1実施例において、画像拡大がなされるため
の各部の動作を説明するタイミングチャート、 第13図は第2実施例の回路図、 第14図は第2実施例の変形例の回路図、 第15図は第3実施例の回路図、 第16図は第4実施例の回路図、 第17図は第1実施例において、拡大領域が移動する様子
を説明する図である。 図中、 102……クロック発生器、103……制御信号発生器、104
……A/D変換器、105……FIFOメモリ、106,202……分周
器、107,203〜205,302,602……遅延回路、108,206,301,
601……切換器、109……D/A変換器、110……同期付加回
路、501……加算器、502……乗算器である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】FIFO型のフィールドメモリを用いて画像を
    拡大する画像拡大装置であって、 書き込みクロックに従い、入力画像信号中の拡大すべき
    部分画像を前記FIFOフィールドメモリに書き込む書き込
    み手段と、 前記書き込みクロックよりも低い周波数の読出クロック
    に従い前記部分画像信号を前記FIFOフィールドメモリか
    ら読み出す読み出し手段とを備え、 前記読み出し手段は、前記FIFOフィールドメモリに所定
    のリセット信号を送って前記FIFOフィールドメモリによ
    る読み出しをリセットすることにより、前記部分画像信
    号の最上ラインを各フィールドの最初に読み出すように
    したことを特徴とする画像拡大装置。
JP63017413A 1988-01-29 1988-01-29 画像拡大装置 Expired - Fee Related JP2710123B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63017413A JP2710123B2 (ja) 1988-01-29 1988-01-29 画像拡大装置
US07/300,931 US4891702A (en) 1988-01-29 1989-01-24 Image expansion apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63017413A JP2710123B2 (ja) 1988-01-29 1988-01-29 画像拡大装置

Publications (2)

Publication Number Publication Date
JPH01194082A JPH01194082A (ja) 1989-08-04
JP2710123B2 true JP2710123B2 (ja) 1998-02-10

Family

ID=11943322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63017413A Expired - Fee Related JP2710123B2 (ja) 1988-01-29 1988-01-29 画像拡大装置

Country Status (2)

Country Link
US (1) US4891702A (ja)
JP (1) JP2710123B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3722172A1 (de) * 1987-07-04 1989-01-12 Thomson Brandt Gmbh Verfahren und vorrichtung zur ausschnittvergroesserung eines fernsehbildes
JP2595077B2 (ja) * 1988-12-23 1997-03-26 株式会社日立製作所 撮像装置
US5083208A (en) * 1988-12-26 1992-01-21 Ricoh Company, Ltd. Electronic zoom apparatus
US5287187A (en) * 1989-05-15 1994-02-15 Canon Kabushiki Kaisha Video signal processing apparatus displaying image and process information
JPH0771189B2 (ja) * 1989-05-16 1995-07-31 富士ゼロックス株式会社 画像データの変倍処理装置
DE3928189A1 (de) * 1989-08-25 1991-02-28 Thomson Brandt Gmbh Verfahren zur expansion eines digitalen signals
JPH03124174A (ja) * 1989-10-07 1991-05-27 Sony Corp モザイク効果装置
US5023719A (en) * 1989-10-16 1991-06-11 Hughes Aircraft Company Imaging system for providing multiple simultaneous real time images
JPH03179490A (ja) * 1989-12-08 1991-08-05 Canon Inc 2値画像補間回路
JPH0412393A (ja) * 1990-05-01 1992-01-16 Sharp Corp 液晶表示装置
US5504674A (en) * 1991-02-19 1996-04-02 Ccc Information Services, Inc. Insurance claims estimate, text, and graphics network and method
US5432904A (en) * 1991-02-19 1995-07-11 Ccc Information Services Inc. Auto repair estimate, text and graphic system
US5138454A (en) * 1991-09-16 1992-08-11 Eastman Kodak Company Megapixel video previewer framestore and display
JPH05158464A (ja) * 1991-12-09 1993-06-25 Toshiba Corp 解像度変換回路
US5243433A (en) * 1992-01-06 1993-09-07 Eastman Kodak Company Digital image interpolation system for zoom and pan effects
US5287188A (en) * 1992-01-07 1994-02-15 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
EP0616466B1 (en) * 1992-01-07 2000-06-07 Thomson Consumer Electronics, Inc. Horizontal panning for wide screen television
GB9200281D0 (en) * 1992-01-08 1992-02-26 Thomson Consumer Electronics A pip horizontal panning circuit for wide screen television
JP3429789B2 (ja) * 1992-06-19 2003-07-22 株式会社リコー 画面表示装置の制御方法
KR0138135B1 (ko) * 1992-10-13 1998-05-15 윤종용 아날로그 방식의 화면 아트(art) 회로
US5950169A (en) * 1993-05-19 1999-09-07 Ccc Information Services, Inc. System and method for managing insurance claim processing
JP2579886B2 (ja) * 1993-10-29 1997-02-12 株式会社マキエンタープライズ パーソナルコンピュータのモニターテレビ出力を家庭用テレビ用に変更する方法
US5600347A (en) * 1993-12-30 1997-02-04 International Business Machines Corporation Horizontal image expansion system for flat panel displays
US5739867A (en) * 1997-02-24 1998-04-14 Paradise Electronics, Inc. Method and apparatus for upscaling an image in both horizontal and vertical directions
JP3717648B2 (ja) * 1997-11-07 2005-11-16 株式会社エルモ社 フィールドメモリを用いた拡大画像信号作成方法
US7953615B2 (en) * 2000-04-03 2011-05-31 Mitchell International, Inc. System and method of administering, tracking and managing of claims processing
US7071992B2 (en) * 2002-03-04 2006-07-04 Macronix International Co., Ltd. Methods and apparatus for bridging different video formats
JP2005531971A (ja) * 2002-07-01 2005-10-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ビデオ信号処理システム
US8200707B2 (en) 2006-11-08 2012-06-12 Mitchell International, Inc. Compliance manager
JP6544939B2 (ja) * 2015-02-16 2019-07-17 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61103369A (ja) * 1984-10-26 1986-05-21 Fuji Xerox Co Ltd 光学的読取装置
JPS6214193A (ja) * 1985-07-10 1987-01-22 日本電気株式会社 表示制御装置
JPS6292071A (ja) * 1985-10-18 1987-04-27 Hitachi Ltd 拡大表示の制御方式
JPS62291269A (ja) * 1986-06-11 1987-12-18 Toshiba Corp 固体カラ−撮像装置
US4774581A (en) * 1987-04-14 1988-09-27 Rca Licensing Corporation Television picture zoom system
US4792856A (en) * 1987-04-14 1988-12-20 Rca Licensing Corporation Sampled data memory system as for a television picture magnification system

Also Published As

Publication number Publication date
US4891702A (en) 1990-01-02
JPH01194082A (ja) 1989-08-04

Similar Documents

Publication Publication Date Title
JP2710123B2 (ja) 画像拡大装置
KR980013377A (ko) 영상신호 변환장치와 델레비젼신호처리장치
JP2584138B2 (ja) テレビジョン方式変換装置
JP2000330536A (ja) 液晶マルチディスプレイ表示装置
JP3154190B2 (ja) 汎用走査周期変換装置
JPH06138834A (ja) ディスプレイ装置
JPH104529A (ja) 画像表示装置
JP2664721B2 (ja) ビデオ合成装置
JPS6343950B2 (ja)
US6362855B1 (en) Special-effect-waveform generator
JPH0537880A (ja) 歪み補正回路
JPH06178202A (ja) 画像縮小装置
JPH0470797A (ja) 画像信号合成装置
JP3804893B2 (ja) 映像信号処理回路
JP3883248B2 (ja) 画素数変換装置
JPH0773096A (ja) 画像処理装置
JPH10232662A (ja) 走査線数変換装置
JPH0370288A (ja) スキャンコンバータ
JP2599045B2 (ja) 垂直方向拡大回路
JP2692499B2 (ja) 水平方向圧縮伸長回路及び信号処理回路
JPH08340516A (ja) 画像表示装置
JPH05181446A (ja) 図形表示処理装置
JPH08186803A (ja) 走査変換装置
JPH0347511B2 (ja)
JPH08160939A (ja) デジタルビデオデータ取込用バッファ回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees