JPS62281571A - 映像処理装置 - Google Patents
映像処理装置Info
- Publication number
- JPS62281571A JPS62281571A JP12391186A JP12391186A JPS62281571A JP S62281571 A JPS62281571 A JP S62281571A JP 12391186 A JP12391186 A JP 12391186A JP 12391186 A JP12391186 A JP 12391186A JP S62281571 A JPS62281571 A JP S62281571A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- screen
- output
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000003786 synthesis reaction Methods 0.000 claims description 8
- 238000001914 filtration Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000012952 Resampling Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
産業上の利用分野
本発明は同一記録媒体に記録されたアナログ映像信号と
ディジタル画像を画面上に同時に出力する映像処理装置
に関するものである。
ディジタル画像を画面上に同時に出力する映像処理装置
に関するものである。
従来の技術
近年、ディジタルテレビ等、アナログ映像信号をディジ
タル化し、メモリに蓄え画面に出力する映像処理装置が
注目されている。
タル化し、メモリに蓄え画面に出力する映像処理装置が
注目されている。
以下図面を参照しながら、上述した従来の映像処理装置
の一例について説明する。
の一例について説明する。
第3図はディジクルテレビで用いられている従来の映像
処理装置を示したものである。第3図において31はア
ナログ映像信号1をディジタル化する第1のAD変換器
であり、32はディジタル化された映像信号1を蓄える
第1のフレームメモリで、33はアナログ映像信号2を
ディジタル化する第2のAD変換器で、34はディジタ
ル化された映像信号2を蓄える第2のフレームメモリで
、35は、第1のフレームメモリ、第2のフレームメモ
リに蓄えられた2つの映像信号を合成する合成器である
。
処理装置を示したものである。第3図において31はア
ナログ映像信号1をディジタル化する第1のAD変換器
であり、32はディジタル化された映像信号1を蓄える
第1のフレームメモリで、33はアナログ映像信号2を
ディジタル化する第2のAD変換器で、34はディジタ
ル化された映像信号2を蓄える第2のフレームメモリで
、35は、第1のフレームメモリ、第2のフレームメモ
リに蓄えられた2つの映像信号を合成する合成器である
。
以上のように構成された映像処理装置において、アナロ
グ映像信号1は、仕様の解像度(例えば、水平方向76
8、垂直方向480画素)で表示画面全体を表示できる
ように第1のAD変換器31でディジタル化され、第1
のフレームメモリ32に蓄えられる。一方、表示画面内
の部分領域に表示したいアナログ映像信号2は、その領
域に表示するに適した周波数のクロックで第2のAD変
換器33でサンプリングし、その領域骨の容量をもつ第
2のフレームメモリ34に蓄えられ、合成器35でフレ
ームメモリ32の出力を、その部分領域においての第2
のフレームメモリ34の出力に置換する。得られた合成
映像信号は、AD変換器を通して出力されるが、画面上
ではアナログ映像信号1の特定領域にアナログ映像信号
2が置き換わった表示がなされる。
グ映像信号1は、仕様の解像度(例えば、水平方向76
8、垂直方向480画素)で表示画面全体を表示できる
ように第1のAD変換器31でディジタル化され、第1
のフレームメモリ32に蓄えられる。一方、表示画面内
の部分領域に表示したいアナログ映像信号2は、その領
域に表示するに適した周波数のクロックで第2のAD変
換器33でサンプリングし、その領域骨の容量をもつ第
2のフレームメモリ34に蓄えられ、合成器35でフレ
ームメモリ32の出力を、その部分領域においての第2
のフレームメモリ34の出力に置換する。得られた合成
映像信号は、AD変換器を通して出力されるが、画面上
ではアナログ映像信号1の特定領域にアナログ映像信号
2が置き換わった表示がなされる。
第4図は、第3図の映像処理装置の構成における出力画
面の例である。
面の例である。
発明が解決しようとする問題点
しかし、上記のような構成では、2種のアナログ映像信
号の合成であり、アナログ映像情報の関連性は全くない
。一般に、アナログ映像が表示さているとき、その映像
と関連を持ったグラフィック表示(文字も含む)を同一
画面に表示することが効果的である。
号の合成であり、アナログ映像情報の関連性は全くない
。一般に、アナログ映像が表示さているとき、その映像
と関連を持ったグラフィック表示(文字も含む)を同一
画面に表示することが効果的である。
本発明は上記問題点に鑑み、同一記録媒体に記録された
アナログ映像情報とディジタル画像データを同一画面に
同時に表示する映像処理装置を提供するものである。
アナログ映像情報とディジタル画像データを同一画面に
同時に表示する映像処理装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の映像処理装置は、
アナログ映像信号とディジタル画像データが異なる部分
、又は多重記録された記録媒体と記録媒体アナログ映像
信号とディジタル画像データを分離する読み出し回路と
、アナログ映像信号をAD変換するAD変換器と、ディ
ジタル画像データとAD変換器出力であるディジタル映
像信号を蓄えるメモリ回路と、アナログ映像信号とディ
ジタル画像データの画面上での出力領域を指定する領域
指定信号を入力とする画面制御回路と、画面制御回路の
メモリ読出しアドレス信号1によってメモリ回路から出
力されるディジタル映像信号を画面制御回路からのサイ
ズ変換制御信号のもとに画像拡大縮小を行う画像サイズ
変換回路と、画面制御回路のメモリ読出しアドレス信号
2によってメモリ回路から出力されるディジタル画像デ
ータと画像サイズ変換回路出力とを画面制御回路からの
合成制御信号のもとに合成する合成回路を備え、異なる
位置、又は多重記録されたアナログ映像信号とディジタ
ル画像データを画面上の任意の位置に合成することを可
能にしたものである。
アナログ映像信号とディジタル画像データが異なる部分
、又は多重記録された記録媒体と記録媒体アナログ映像
信号とディジタル画像データを分離する読み出し回路と
、アナログ映像信号をAD変換するAD変換器と、ディ
ジタル画像データとAD変換器出力であるディジタル映
像信号を蓄えるメモリ回路と、アナログ映像信号とディ
ジタル画像データの画面上での出力領域を指定する領域
指定信号を入力とする画面制御回路と、画面制御回路の
メモリ読出しアドレス信号1によってメモリ回路から出
力されるディジタル映像信号を画面制御回路からのサイ
ズ変換制御信号のもとに画像拡大縮小を行う画像サイズ
変換回路と、画面制御回路のメモリ読出しアドレス信号
2によってメモリ回路から出力されるディジタル画像デ
ータと画像サイズ変換回路出力とを画面制御回路からの
合成制御信号のもとに合成する合成回路を備え、異なる
位置、又は多重記録されたアナログ映像信号とディジタ
ル画像データを画面上の任意の位置に合成することを可
能にしたものである。
作用
本発明は上記した構成によって、同一記録媒体に記録さ
れたアナログ映像信号とディジタル画像データを分離し
、それぞれフレームメモリに蓄え、任意の読み出しを行
ない、表示画面上の任意の位置、任意の大きさでアナロ
グ映像とディジタル画像を表示し、より効果的な画面情
報を提供する。
れたアナログ映像信号とディジタル画像データを分離し
、それぞれフレームメモリに蓄え、任意の読み出しを行
ない、表示画面上の任意の位置、任意の大きさでアナロ
グ映像とディジタル画像を表示し、より効果的な画面情
報を提供する。
実施例
以下本発明の一実施例の映像処理装置について、図面を
参照しながら説明する。
参照しながら説明する。
第1図は、本発明の一実施例における映像処理装置のブ
ロック図である。第1図において、(1はアナログ映像
信号及び、ディジタル画像データが記録された記録媒体
、12はこのアナログ映像信号とディジタル映像信号を
分離する読出し回路、13は読出し回から得られた信号
をディジタル信号に変換するAD変換器、15はAD変
換された信号と、ディジタル画像データを入力とするメ
モリ回路、14は、外部入力である領域指定信号に基づ
きメモリ回からのデータの読出しアドレスを出力する画
面制御回路、16はメモリ回路から読み出された映像信
号を画面制御回路からのサイズ変換制御信号によりフィ
ルタリング、及びリサンプリング、又、補間を実行する
画像サイズ変換回路、17は、画面制御回路からの合成
制御信号のもとに、画像サイズ変換回路出力とメモリ回
路出力のディジタル画像データを合成し出力する合成回
路である。
ロック図である。第1図において、(1はアナログ映像
信号及び、ディジタル画像データが記録された記録媒体
、12はこのアナログ映像信号とディジタル映像信号を
分離する読出し回路、13は読出し回から得られた信号
をディジタル信号に変換するAD変換器、15はAD変
換された信号と、ディジタル画像データを入力とするメ
モリ回路、14は、外部入力である領域指定信号に基づ
きメモリ回からのデータの読出しアドレスを出力する画
面制御回路、16はメモリ回路から読み出された映像信
号を画面制御回路からのサイズ変換制御信号によりフィ
ルタリング、及びリサンプリング、又、補間を実行する
画像サイズ変換回路、17は、画面制御回路からの合成
制御信号のもとに、画像サイズ変換回路出力とメモリ回
路出力のディジタル画像データを合成し出力する合成回
路である。
11の記録媒体のアナログ映像信号は、映像同期信号、
バースト信号で同期したマスタークロックのもとにAD
変換され、そして、上記クロックによって発生する書き
込みアドレス、及び書き込みパルスのもとにメモリ回路
にリアルタイムで入力される。一方、ディジタル画像デ
ータは記録媒体に予め書き込まれているメモリ回路15
への書き込みスタートアドレス等の制御情報のもとにメ
モリ回路15へ書き込まれたり、もしくは、外部入力に
よりメモリ回15の書き込みアドレスを発生させてメモ
リ回路15に書き込まれる。
バースト信号で同期したマスタークロックのもとにAD
変換され、そして、上記クロックによって発生する書き
込みアドレス、及び書き込みパルスのもとにメモリ回路
にリアルタイムで入力される。一方、ディジタル画像デ
ータは記録媒体に予め書き込まれているメモリ回路15
への書き込みスタートアドレス等の制御情報のもとにメ
モリ回路15へ書き込まれたり、もしくは、外部入力に
よりメモリ回15の書き込みアドレスを発生させてメモ
リ回路15に書き込まれる。
画面制御回路14は、メモリ回路15に蓄えられたディ
ジタル映像信号において、領域指定信号により算出され
たディジタル映像信号の読み出しアドレス1を出力する
。この読み出しアドレス1は、同一サイズの出力画面を
得るにおいても、出力画面上の出力位置によって時間的
に異なった値となる。メモリ回路15から出力されたデ
ィジタル映像出力は、画像サイズ変換回路によってサイ
ズ変換制御信号のもとに垂直方向、水平方向のフィルタ
がかけられリサンプリングされたり、補間がなされる。
ジタル映像信号において、領域指定信号により算出され
たディジタル映像信号の読み出しアドレス1を出力する
。この読み出しアドレス1は、同一サイズの出力画面を
得るにおいても、出力画面上の出力位置によって時間的
に異なった値となる。メモリ回路15から出力されたデ
ィジタル映像出力は、画像サイズ変換回路によってサイ
ズ変換制御信号のもとに垂直方向、水平方向のフィルタ
がかけられリサンプリングされたり、補間がなされる。
以上のように本実施例によれば、同一記録媒体に記録さ
れたアナログ映像信号とディジタル画像データを分離し
読出す読み出し回路と、得られたアナログ映像信号とデ
ィジタル画像データを蓄えるメモリ回路と、インタラク
ティブ操作可能な画面制御回路とを設けることにより、
任意の位置、大きさでディジタル画像データとリアルタ
イムで出力される映像信号を画面上に同時に出力するこ
とが可能である。
れたアナログ映像信号とディジタル画像データを分離し
読出す読み出し回路と、得られたアナログ映像信号とデ
ィジタル画像データを蓄えるメモリ回路と、インタラク
ティブ操作可能な画面制御回路とを設けることにより、
任意の位置、大きさでディジタル画像データとリアルタ
イムで出力される映像信号を画面上に同時に出力するこ
とが可能である。
なお、記録媒体に記録されたディジタルデータはビット
マツプ形式の画像データとしたが、セグメントデータと
してもよく、その場合、メモリ回路15と合成回路17
間にグラフインクプロセッサを設けることにより、更に
高機能なグラフインク画像を出力することが可能である
。
マツプ形式の画像データとしたが、セグメントデータと
してもよく、その場合、メモリ回路15と合成回路17
間にグラフインクプロセッサを設けることにより、更に
高機能なグラフインク画像を出力することが可能である
。
第2図は、第1図の構成による出力画面の例である。
また、アナログ映像信号において、正確なフィルタリン
グをしない場合には、AD変換器13におけるサンプリ
ングクロックを、画像サイズに応じて変化させることに
よって容易に得られる。
グをしない場合には、AD変換器13におけるサンプリ
ングクロックを、画像サイズに応じて変化させることに
よって容易に得られる。
また、画像サイズ変換回路16を、AD変換器13の出
力に接続する構成をとることも可能である。
力に接続する構成をとることも可能である。
発明の効果
以上のように、本発明は同一記録媒体に多重記録もしく
は異なる位置に記録されたアナログ映像信号とディジタ
ル画像データを分離する読み出し回路とアナログ映像信
号をディジタル化するAD変換器と、得られたディジタ
ル映像信号とディジタル画像データを蓄えるメモリ回路
と、メモリ回路へ、読み出しアドレスを供給する画面制
御回路と、画面制御回路からのサイズ変換制御信号のも
とにディジタル映像信号の画像サイズを変換する画像サ
イズ変換回路と、画像サイズ変換回路出力とディジタル
画像データを合成する合成回路を設けることにより、同
一記録媒体に多重記録、もしくは異なる位置に記録され
たアナログ映像信号とディジタル画像データを同一画面
に同時に、任意の大きさ、位置に出力することができる
。
は異なる位置に記録されたアナログ映像信号とディジタ
ル画像データを分離する読み出し回路とアナログ映像信
号をディジタル化するAD変換器と、得られたディジタ
ル映像信号とディジタル画像データを蓄えるメモリ回路
と、メモリ回路へ、読み出しアドレスを供給する画面制
御回路と、画面制御回路からのサイズ変換制御信号のも
とにディジタル映像信号の画像サイズを変換する画像サ
イズ変換回路と、画像サイズ変換回路出力とディジタル
画像データを合成する合成回路を設けることにより、同
一記録媒体に多重記録、もしくは異なる位置に記録され
たアナログ映像信号とディジタル画像データを同一画面
に同時に、任意の大きさ、位置に出力することができる
。
第1図は本発明の実施例における映像処理装置のブロッ
ク図、第2図は第1図の表示例を示す説明図、第3図は
従来の映像処理装置のブロック図、第4図は第3図の構
成による表示例を示す説明図である。 11・・・・・・記録媒体、12・・・・・・読出し回
路、13・・・・・・AD変換器、14・・・・・・画
面制御回路、15・・・・・・メモリ回路、16・・・
・・・画像サイズ変換回路、17・・・・・・合成回路
、31・・・・・・A D K換器1.32・・・・・
・フレームメモリ1.33・・・・・・AD変換器2.
34・・・・・・フレームメモリ2.35・・・・・・
合成器。 代理人の氏名 弁理士 中尾敏男 はか1名鍜 第2図 に4図
ク図、第2図は第1図の表示例を示す説明図、第3図は
従来の映像処理装置のブロック図、第4図は第3図の構
成による表示例を示す説明図である。 11・・・・・・記録媒体、12・・・・・・読出し回
路、13・・・・・・AD変換器、14・・・・・・画
面制御回路、15・・・・・・メモリ回路、16・・・
・・・画像サイズ変換回路、17・・・・・・合成回路
、31・・・・・・A D K換器1.32・・・・・
・フレームメモリ1.33・・・・・・AD変換器2.
34・・・・・・フレームメモリ2.35・・・・・・
合成器。 代理人の氏名 弁理士 中尾敏男 はか1名鍜 第2図 に4図
Claims (1)
- アナログ映像信号とディジタル映像データが異なる位置
、又は多重記録された記録媒体と、上記アナログ映像信
号と上記ディジタル画像データを分離する読出し回路と
、上記アナログ映像信号をAD変換するAD変換器と、
上記ディジタル画像データと上記AD変換器出力である
ディジタル映像信号を蓄えるメモリ回路と、上記アナロ
グ映像信号と上記ディジタル画像データの画面上での出
力領域を指定する領域指定信号を入力とする画面制御回
路と、上記画面制御回路のメモリ読出しアドレス信号1
によって上記メモリ回路から出力される上記ディジタル
映像信号を上記画面制御回路からのサイズ変換制御信号
のもとに画像の拡大縮小を行なう画像サイズ変換回路と
、上記画面制御回路のメモリ読出しアドレス信号2によ
って上記メモリ回路から出力されるディジタル画像デー
タと上記画像サイズ変換回路出力とを上記画面制御回路
からの合成制御信号のもとに合成する合成回路とを具備
し、異なる位置、又は多重記録されたアナログ映像信号
とディジタル画像データを、画面上の任意の位置に合成
することを特徴とする映像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12391186A JPS62281571A (ja) | 1986-05-29 | 1986-05-29 | 映像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12391186A JPS62281571A (ja) | 1986-05-29 | 1986-05-29 | 映像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62281571A true JPS62281571A (ja) | 1987-12-07 |
Family
ID=14872394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12391186A Pending JPS62281571A (ja) | 1986-05-29 | 1986-05-29 | 映像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62281571A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01276331A (ja) * | 1988-04-28 | 1989-11-06 | Toshiba Corp | ビデオ合成装置 |
WO1999043154A1 (fr) * | 1998-02-20 | 1999-08-26 | Matsushita Electric Industrial Co., Ltd. | Decodeur d'image |
-
1986
- 1986-05-29 JP JP12391186A patent/JPS62281571A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01276331A (ja) * | 1988-04-28 | 1989-11-06 | Toshiba Corp | ビデオ合成装置 |
WO1999043154A1 (fr) * | 1998-02-20 | 1999-08-26 | Matsushita Electric Industrial Co., Ltd. | Decodeur d'image |
US6486922B1 (en) | 1998-02-20 | 2002-11-26 | Matsushita Electric Industrial Co., Ltd. | Synchronization method of image decoder |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940005134A (ko) | 고화질 텔레비젼의 픽쳐인픽쳐방법 및 장치 | |
JP2593721Y2 (ja) | 画面重畳回路 | |
JPS62281571A (ja) | 映像処理装置 | |
JPH07203298A (ja) | 画像合成回路 | |
JPS62239672A (ja) | 表示方法 | |
JPH0630930A (ja) | 超音波診断装置 | |
JP2001155673A (ja) | 走査型電子顕微鏡 | |
JPS6343950B2 (ja) | ||
JPS5632887A (en) | Tv signal conversion system using memory for video signal | |
JPH0832872A (ja) | 表示装置及びメモリ装置 | |
JPH03289700A (ja) | グラフィック表示装置 | |
JP2989057B2 (ja) | 文字図形重畳映像システム | |
JPH02254883A (ja) | ノンインタレース縮小表示変換器 | |
JPH0359696A (ja) | 画像信号の合成装置 | |
JPH07123333A (ja) | カーソル表示方法 | |
JPH02213895A (ja) | 画像合成装置 | |
JPH08248939A (ja) | ディジタル信号処理回路 | |
JPH06311491A (ja) | 画像変換装置 | |
JPH10210452A (ja) | 監視カメラシステムの画像合成方法 | |
KR930007213A (ko) | 영상합성 방법 및장치 | |
JPS62118680A (ja) | デイジタルtvにおける多画像表示方法 | |
JPH0370288A (ja) | スキャンコンバータ | |
JPS63680A (ja) | マルチウインドウ表示装置 | |
KR970003177A (ko) | 비디오 처리장치 | |
KR980013283A (ko) | 윈도우 기능을 갖는 디지털 캠코더 |