JPS62118680A - デイジタルｔｖにおける多画像表示方法 - Google Patents
デイジタルｔｖにおける多画像表示方法Info
- Publication number
- JPS62118680A JPS62118680A JP25923785A JP25923785A JPS62118680A JP S62118680 A JPS62118680 A JP S62118680A JP 25923785 A JP25923785 A JP 25923785A JP 25923785 A JP25923785 A JP 25923785A JP S62118680 A JPS62118680 A JP S62118680A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- stored
- signals
- horizontal scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はディジタルＴＶにおいて、同一画面上に親子の
２画像を表示する場合などにおける多画像表示方法に関
するものである。
２画像を表示する場合などにおける多画像表示方法に関
するものである。
「従来の技術」
従来、２画像表示のディジタルＴＶは、第７図に示すよ
うに、主（親）ビデオ信号がビデオ入力端子（１）に入
力するとＡ／Ｄ変換回路（２）でＡ／Ｄ変換されてディ
ジタル信号処理回路（３）で処理されすべての水平走査
信号■■■■■・・・がフレームメモリ（４）に記憶さ
れ、同様に従（子）ビデオ信号がビデオ入力端子（５）
に入力すると、Ａ／Ｄ変換回路（６）でＡ／Ｄ変換され
てディジタル信号処理回路（７）で処理されすべての水
平走査信号■■◎◎■・・・がフレームメモリ（８）に
記憶される。再生する場合には、それぞれのフレームメ
モリ（４）（８）から読み出してＤ／Ａ変換回路（９）
（１０）でアナログ信号に戻され、マトリックス回路（
１１）で２画像に組込まれ映像出力回路（１２）を経て
ブラウン管（１３）に送られる。
うに、主（親）ビデオ信号がビデオ入力端子（１）に入
力するとＡ／Ｄ変換回路（２）でＡ／Ｄ変換されてディ
ジタル信号処理回路（３）で処理されすべての水平走査
信号■■■■■・・・がフレームメモリ（４）に記憶さ
れ、同様に従（子）ビデオ信号がビデオ入力端子（５）
に入力すると、Ａ／Ｄ変換回路（６）でＡ／Ｄ変換され
てディジタル信号処理回路（７）で処理されすべての水
平走査信号■■◎◎■・・・がフレームメモリ（８）に
記憶される。再生する場合には、それぞれのフレームメ
モリ（４）（８）から読み出してＤ／Ａ変換回路（９）
（１０）でアナログ信号に戻され、マトリックス回路（
１１）で２画像に組込まれ映像出力回路（１２）を経て
ブラウン管（１３）に送られる。
このようにして、第８図に示すように、主（親）画像は
受信されかつ記憶されたすべての情報■■■■■・・・
を用い、かつ従（子）画像分の角隅部分だけを除去して
表示され、従（子）画像は受信されかつ記憶された情報
■■◎◎■・・・のうち、例えば２つおきの情報◎［Ｆ
］■・・・のみを用いて表示される。
受信されかつ記憶されたすべての情報■■■■■・・・
を用い、かつ従（子）画像分の角隅部分だけを除去して
表示され、従（子）画像は受信されかつ記憶された情報
■■◎◎■・・・のうち、例えば２つおきの情報◎［Ｆ
］■・・・のみを用いて表示される。
「発明が解決しようとする問題点」
上述のように主従（親子）画像を同一画面上に表示する
場合には、従来は主（親）画像用フィールドメモリまた
はフレームメモリ（４）と従（子）画像用フィールドメ
モリまたはフレームメモリ（８）の２つのメモリを用い
ていたので全体としてコストアップになっていた。特に
従（子）画像を画面の角隅部に表示する場合には水平走
査線も、読出しポイントも粗くてよく、全ての画像信号
を記憶するようなメモリは不要であるにも拘らず、全情
報用のメモリを内蔵しているため極めて無駄であった。
場合には、従来は主（親）画像用フィールドメモリまた
はフレームメモリ（４）と従（子）画像用フィールドメ
モリまたはフレームメモリ（８）の２つのメモリを用い
ていたので全体としてコストアップになっていた。特に
従（子）画像を画面の角隅部に表示する場合には水平走
査線も、読出しポイントも粗くてよく、全ての画像信号
を記憶するようなメモリは不要であるにも拘らず、全情
報用のメモリを内蔵しているため極めて無駄であった。
「問題点を解決するための手段」
本発明は上述のような問題点を解決するためになされた
もので、２以上のビデオ信号をディジタル信号処理をし
て一旦画像メモリに記憶し、これを再び読み出してアナ
ログ信号に戻した後間−画面に多画像を表示するように
したディジタルＴＶにおいて、前記１個の画像メモリに
、主ビデオ入力信号は所定毎の水平走査信号を間引いて
記憶し、従ビデオ入力信号は所定おきの水平走査信号を
記憶し、これらの記憶された信号に基づき多画像を再生
するようにした方法である。
もので、２以上のビデオ信号をディジタル信号処理をし
て一旦画像メモリに記憶し、これを再び読み出してアナ
ログ信号に戻した後間−画面に多画像を表示するように
したディジタルＴＶにおいて、前記１個の画像メモリに
、主ビデオ入力信号は所定毎の水平走査信号を間引いて
記憶し、従ビデオ入力信号は所定おきの水平走査信号を
記憶し、これらの記憶された信号に基づき多画像を再生
するようにした方法である。
「作用」
例えば主ビデオ信号の水平走査信号■■■■■・・・の
うち、所定毎の水平走査信号■■■・・−を間引いて、
■■■■■■・・・をメモリに記憶する。また、従ビデ
オ信号の水平走査信号■■◎◎■・・・のうち、所定お
きの水平走査信号◎［Ｆ］■・・・のみを同一メモリに
記憶する。記憶する順序は、■■◎■■［Ｆ］■■■・
・・のように主ビデオ信号の間引いた位置に従ビデオ信
号を記憶してもよいし、１番地がら３９９番地までは主
ビデオ信号■■■■・・・、４００番地から５２５番地
までは従ビデオ信号◎［Ｆ］■・・・のように記憶して
もよい。これらの情報から２画像が同一画面に表示され
るが、このとき、主ビデオ信号の間引いた信号について
は、 のように新たな信号を得てこれを間引いた位置に補間す
る。
うち、所定毎の水平走査信号■■■・・−を間引いて、
■■■■■■・・・をメモリに記憶する。また、従ビデ
オ信号の水平走査信号■■◎◎■・・・のうち、所定お
きの水平走査信号◎［Ｆ］■・・・のみを同一メモリに
記憶する。記憶する順序は、■■◎■■［Ｆ］■■■・
・・のように主ビデオ信号の間引いた位置に従ビデオ信
号を記憶してもよいし、１番地がら３９９番地までは主
ビデオ信号■■■■・・・、４００番地から５２５番地
までは従ビデオ信号◎［Ｆ］■・・・のように記憶して
もよい。これらの情報から２画像が同一画面に表示され
るが、このとき、主ビデオ信号の間引いた信号について
は、 のように新たな信号を得てこれを間引いた位置に補間す
る。
「実施例」
以下、本発明の一実施例を図面に基づき説明する。
第１図において、（２ｏ）は主（親）ビデオ信号の入力
端子、（２１）は従（子）ビデオ信号の入力端子で、こ
れらの入力端子（２０） （２１）は高速の切換スイッ
チ回路（２２）、Ａ／Ｄ変換回路（２３）を経てディジ
タル信号処理回路（２４）へ結合されている。このディ
ジタル信号処理回路（２４）の書き込みラインには直接
フレームメモリ（２５）が結合され、読み出しラインに
はマトリックス回路（２６）を介して結合され、またデ
ィジタル信号処理回路（２４）の出力側にはＤ／Ａ変換
回路（２７）、映像出力回路（２８）を経てブラウン管
（２９）に結合されている。
端子、（２１）は従（子）ビデオ信号の入力端子で、こ
れらの入力端子（２０） （２１）は高速の切換スイッ
チ回路（２２）、Ａ／Ｄ変換回路（２３）を経てディジ
タル信号処理回路（２４）へ結合されている。このディ
ジタル信号処理回路（２４）の書き込みラインには直接
フレームメモリ（２５）が結合され、読み出しラインに
はマトリックス回路（２６）を介して結合され、またデ
ィジタル信号処理回路（２４）の出力側にはＤ／Ａ変換
回路（２７）、映像出力回路（２８）を経てブラウン管
（２９）に結合されている。
以上のような構成における作用を説明する。
主ビデオ信号入力端子（２０）には第２図に示すような
水平走査信号■■■■■・・・が入力し、従ビデオ信号
入力端子（２１）には第３図に示すような水平走査信号
■■◎◎■・・・が入力したものとする。
水平走査信号■■■■■・・・が入力し、従ビデオ信号
入力端子（２１）には第３図に示すような水平走査信号
■■◎◎■・・・が入力したものとする。
切換スイッチ回路（２２）では、主ビデオ入力信号につ
いては所定毎の信号を間引くように、具体的には■■■
■■■・・・のように、２つおきの信号■■■・・・を
間引くようにして取り込み、また従ビデオ入力信号につ
いては、所定おきの信号、具体的には◎［Ｆ］■・・・
のように２つおきの信号を取込む。
いては所定毎の信号を間引くように、具体的には■■■
■■■・・・のように、２つおきの信号■■■・・・を
間引くようにして取り込み、また従ビデオ入力信号につ
いては、所定おきの信号、具体的には◎［Ｆ］■・・・
のように２つおきの信号を取込む。
これらはＡ／Ｄ変換回路（２３）でディジタル信号に変
換され、ディジタル信号処理回路（２４）を経てフレー
ムメモリ（２５）に記憶される。このフレームメモリ（
２５）のメモリマツプは第４図のように、■■◎■■［
Ｆ］・・・のように主ビデオ信号の間引いた位置に従ビ
デオ信号を記憶するようにする。しかし、これに限られ
ず、第５図に示すように、１番地から３９９番地までは
主ビデオ信号■■■■・・・を記憶し、４００番地から
５２５番地までは従ビデオ信号◎［Ｆ］■・・・を記憶
するようにしてもよい。
換され、ディジタル信号処理回路（２４）を経てフレー
ムメモリ（２５）に記憶される。このフレームメモリ（
２５）のメモリマツプは第４図のように、■■◎■■［
Ｆ］・・・のように主ビデオ信号の間引いた位置に従ビ
デオ信号を記憶するようにする。しかし、これに限られ
ず、第５図に示すように、１番地から３９９番地までは
主ビデオ信号■■■■・・・を記憶し、４００番地から
５２５番地までは従ビデオ信号◎［Ｆ］■・・・を記憶
するようにしてもよい。
このようにして記憶された情報を再生する場合には、フ
レームメモリ（２５）から読み出すとき、マトリックス
回路（２６）にて第６図のように組み変えてからＤ／Ａ
変換回路（２７）でアナログ信号に変換し映像出力回路
（２８）を経てブラウン管（２９）に主ビデオと従ビデ
オの画像が映し出される。このとき、主ビデオ信号は２
つおきの信号■■■・・・が間引かれているので、 のように前後の情報にて新たな信号を得てこれを補間す
る。
レームメモリ（２５）から読み出すとき、マトリックス
回路（２６）にて第６図のように組み変えてからＤ／Ａ
変換回路（２７）でアナログ信号に変換し映像出力回路
（２８）を経てブラウン管（２９）に主ビデオと従ビデ
オの画像が映し出される。このとき、主ビデオ信号は２
つおきの信号■■■・・・が間引かれているので、 のように前後の情報にて新たな信号を得てこれを補間す
る。
なお、メモリ（２５）にはフレームを１単位とじて情報
を記憶するようにしたが、フィールドを１単位として記
憶するようにしてもよい。
を記憶するようにしたが、フィールドを１単位として記
憶するようにしてもよい。
前記実施例では、主ビデオ信号の２つおきに間引く位置
を■ＯＯ・・・のように固定したが、第１フレーム（ま
たはフィールド）では■■■・・・、第２フレーム（ま
たはフィールド）では■■■・・・、第３フレーム（ま
たはフィールド）では■■■・・・のように間引く順序
を循環させてもよく、同様に従ビデオ信号の記憶位置を
◎［Ｆ］■・・・たけに固定せずに、第１フレーム（ま
たはフィールド）で◎［Ｆ］■・・・、第２フレーム（
またはフィールド）で■■■・・・、第３フレーム（ま
たはフィールド）で■◎◎・・・のように循環させても
よい。
を■ＯＯ・・・のように固定したが、第１フレーム（ま
たはフィールド）では■■■・・・、第２フレーム（ま
たはフィールド）では■■■・・・、第３フレーム（ま
たはフィールド）では■■■・・・のように間引く順序
を循環させてもよく、同様に従ビデオ信号の記憶位置を
◎［Ｆ］■・・・たけに固定せずに、第１フレーム（ま
たはフィールド）で◎［Ｆ］■・・・、第２フレーム（
またはフィールド）で■■■・・・、第３フレーム（ま
たはフィールド）で■◎◎・・・のように循環させても
よい。
前記実施例では２画像の場合を例としたが３画像以上と
することもできる。
することもできる。
「発明の効果」
本発明は上述のような方法で多画像を表示するようにし
たので、主ビデオ信号用のメモリだけで従ビデオ信号を
も記憶でき、高価なメモリデバイスの削減により安価に
提供できる。
たので、主ビデオ信号用のメモリだけで従ビデオ信号を
も記憶でき、高価なメモリデバイスの削減により安価に
提供できる。
第１図は本発明による多画像表示方法に用いた装置のブ
ロック図、第２図は主ビデオ信号の説明図、第３図は従
ビデオ信号の説明図、第４図は本発明により記憶された
メモリマツプの説明図、第５図は本発明の他の実施例に
より記憶されたメモリマツプの説明図、第６図は本発明
による多画像表示の説明図、第７図は従来の装置のブロ
ック図、第８図は従来の２画像表示の説明図である。 （２０）・・・主ビデオ信号入力端子、（２１）・・・
従ビデオ信号入力端子、（２２）・・・切換スイッチ回
路、（２３）・・・Ａ／Ｄ変換回路、（２４）・・・デ
ィジタル信号処理回路、（２５）・・・フレームメモリ
、（２６）・・・マトリックス回路、（２７）・・・Ｄ
／Ａ変換回路、（２８）・・・映像出力回路、（２９）
・・・ブラウン管。
ロック図、第２図は主ビデオ信号の説明図、第３図は従
ビデオ信号の説明図、第４図は本発明により記憶された
メモリマツプの説明図、第５図は本発明の他の実施例に
より記憶されたメモリマツプの説明図、第６図は本発明
による多画像表示の説明図、第７図は従来の装置のブロ
ック図、第８図は従来の２画像表示の説明図である。 （２０）・・・主ビデオ信号入力端子、（２１）・・・
従ビデオ信号入力端子、（２２）・・・切換スイッチ回
路、（２３）・・・Ａ／Ｄ変換回路、（２４）・・・デ
ィジタル信号処理回路、（２５）・・・フレームメモリ
、（２６）・・・マトリックス回路、（２７）・・・Ｄ
／Ａ変換回路、（２８）・・・映像出力回路、（２９）
・・・ブラウン管。
Claims (4)
- （１）２以上のビデオ信号をディジタル信号処理をして
一旦画像メモリに記憶し、これを再び読み出してアナロ
グ信号に戻した後同一画面に多画像を表示するようにし
たディジタルＴＶにおいて、前記１個の画像メモリに、
主ビデオ入力信号は所定毎の水平走査信号を間引いて記
憶し、前記間引いた水平走査期間に従ビデオ入力信号を
記憶し、これらの記憶された信号に基づき多画像を再生
するようにしたことを特徴とするディジタルＴＶにおけ
る多画像表示方法。 - （２）主ビテオ信号の間引かれた信号は、前後の信号を
処理して補間するようにした特許請求の範囲第１項記載
のディジタルＴＶにおける多画像表示方法。 - （３）各フレーム（またはフィールド）毎に主ビデオ信
号中の間引く位置を変えるようにした特許請求の範囲第
１項記載のディジタルＴＶにおける多画像表示方法。 - （４）各フレーム（またはフィールド）毎に従ビデオ信
号の記憶位置を変えるようにした特許請求の範囲第１項
記載のディジタルＴＶにおける多画像表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25923785A JPS62118680A (ja) | 1985-11-19 | 1985-11-19 | デイジタルｔｖにおける多画像表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25923785A JPS62118680A (ja) | 1985-11-19 | 1985-11-19 | デイジタルｔｖにおける多画像表示方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62118680A true JPS62118680A (ja) | 1987-05-30 |
Family
ID=17331309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25923785A Pending JPS62118680A (ja) | 1985-11-19 | 1985-11-19 | デイジタルｔｖにおける多画像表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62118680A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369975U (ja) * | 1989-11-08 | 1991-07-12 | ||
| US11833626B2 (en) | 2018-02-05 | 2023-12-05 | Panasonic Intellectual Property Management Co., Ltd. | Welding tip |
-
1985
- 1985-11-19 JP JP25923785A patent/JPS62118680A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0369975U (ja) * | 1989-11-08 | 1991-07-12 | ||
| US11833626B2 (en) | 2018-02-05 | 2023-12-05 | Panasonic Intellectual Property Management Co., Ltd. | Welding tip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5523788A (en) | Image processor with input buffering to multiple digital signal processors | |
| JP3084866B2 (ja) | レンズ歪み補正方式 | |
| JPS62118680A (ja) | デイジタルｔｖにおける多画像表示方法 | |
| JP3312456B2 (ja) | 映像信号処理装置 | |
| US7855736B2 (en) | Method, circuit arrangement and camera for providing electronic scan reversal | |
| JPS61258578A (ja) | テレビジヨン受信機 | |
| JP2645032B2 (ja) | 副画面処理装置 | |
| JP3712138B2 (ja) | 記録装置、記録再生装置、記録方法及び記録再生方法 | |
| JPH0540618Y2 (ja) | ||
| JPS58136188A (ja) | 映像拡大表示方式 | |
| JPH1070700A (ja) | デジタルスチルカメラ | |
| JPS63261477A (ja) | 映像信号記憶装置 | |
| JPH0832872A (ja) | 表示装置及びメモリ装置 | |
| JPS61258584A (ja) | テレビジヨン受信機 | |
| JPH0197093A (ja) | 画像再生表示装置 | |
| JPH05173530A (ja) | 多入力映像信号表示装置 | |
| JPH1169258A (ja) | マルチチャンネル表示装置 | |
| JPS61192185A (ja) | ２画面テレビ受信機 | |
| JPH06124080A (ja) | 大容量画像表示方法及びその装置 | |
| JPH01174084A (ja) | 画像データの転送方式 | |
| JPH0415763A (ja) | 静止画像処理装置 | |
| JPH04263580A (ja) | テレ・ワイド画面分割型ビデオカメラ | |
| JPH05268539A (ja) | 画像表示装置 | |
| JPH09284781A (ja) | 映像信号変換装置 | |
| JPH04213970A (ja) | 撮像装置 |