JPH03108887A - 映像信号時間軸変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、任意の映像信号を必要な時間軸に変換するた
めの装置に関する。

（従来の技術） 第３図は従来の時間軸変換装置の構成を示している。第
３図において、１１はＡ／Ｄ変換器、１２゜１３は画像
のフレームメモリ、１４はＤ／Ａ変換器、１５は制御用
論理回路である。

従来はフレームメモリ１２及び１３のように２つの画面
用メモリを使用して１画像データの書き込みと読み出し
を１画面ごとにフレームメモリ１２とフレームメモリ１
３を切り替えて行っていた。

（発明が解決しようとする課題） しかしながら、上記従来の方法では２画面の画像用フレ
ームメモリを使用しなければならず装置が高価になると
いう問題があった。

本発明はこのような従来の問題を解決するものであり、
安価な画像時間軸変換装置を提供することを目的とする
ものである。

（１１題を解決するための手段） 本発明は上記目的を達成するため、ラインメモリと複数
個の入出力ポートを有する画像メモリを備えたものであ
る。

（作　用） したがって、本発明によれば、複数個の入出力ポートを
有するため随時画像データをメモリに入力・出力するこ
とができる。しかし入力と出力の画像の垂直周波数は一
致していないため、入力を出力のアドレスが追い越す場
合がある。この場合出力されてくる画像は１フイールド
（フレーム）前の画像とその次の画像がまざりあってく
る。ここで画像データの入力側あるいは出力側でデータ
を遅延させることにより、画像メモリの入力あるいは出
力アドレスを操作して入出力のアドレスが一致すること
なくメモリから画像データを得ることができる。

（実施例） 第１図は本発明の一実施例における時間軸変換装置の概
略的な構成を示すものである。第１図において、１はＡ
／Ｄ変換器、２は制御用論理回路、３は入出力ポートを
複数個もつ画像用フレームメモリ、４は垂直方向の遅延
用ラインメモリ、５はＤ／Ａ変換器である。

次に、上記実施例の動作について説明する。上記実施例
において、フレームメモリ３に保持された画像データは
通常そのままＤ／Ａ変換器５でアナログデータに変換さ
れる。しかし入力アドレスと出力アドレスが一致するよ
うな場合は、フレームメモリ３の出力において出力アド
レスを＋１（あるいは＋２．＋３・・・＋ｎ）してデー
タを出力し、ラインメモリ４にてＩＨ（Ｈ＝水平時間）
遅延（あるいは２Ｈ，３Ｈ・・・ｎＨ）Ｌ、てからＤ／
Ａ変換器・５で変換される。

第２図は本発明の他の実施例を示すものであり、ライン
メモリを入力側に構成したものである。第２図において
、６はＡ／Ｄ変換器、７はラインメモリ、８はフレーム
メモリ、９は制御用論理回路。

１０はＤ／Ａ変換器である。第２図の場合でも入力アド
レスを操作してフレームメモリ８にデータを保持しＤ／
Ａ変換器１０で変換することでフレームごとの画像が得
られ、１フレ一ム前後の画像が１つのフレームにまざり
あって出力されることなく時間変換を行うことができる
。

また、第１図の実施例において、入力アドレスを操作す
ることでも可能であり、第２図の実施例で出力アドレス
を操作することでも可能である。

（発明の効果） 本発明は上記実施例より明らかなように、画像メモリを
１フレ一ム分とすることができ従来の約半分にしたもの
であり、安価に画像の時間軸変換を行うことが可能であ
るという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例における時間軸変換装置のブ
ロック図、第２図は本発明の他の実施例における時間軸
変換装置のブロック図、第３図は従来の時間軸変換装置
のブロック図である。 １．６．１１・・・Ａ／Ｄ変換器、　２，９゜１５・・
・制御用論理回路、　３．８．１２．１３・・・　フレ
ームメモリ、　４，７　・・・ラインメモリ、　５．１
０．１４・・・Ｄ／Ａ変換器。

Claims (1)

【特許請求の範囲】
1. 映像信号のＡ／Ｄ変換器と、前記映像信号をＡ／Ｄ変換
   したデータを１画面分保持できかつ入力出力を各々備え
   たメモリと、１水平時間以上遅延させうるラインメモリ
   と、Ｄ／Ａ変換器とを備えた映像信号時間軸変換装置。