JPS6081686A - 領域指定回路 - Google Patents
領域指定回路Info
- Publication number
- JPS6081686A JPS6081686A JP58188396A JP18839683A JPS6081686A JP S6081686 A JPS6081686 A JP S6081686A JP 58188396 A JP58188396 A JP 58188396A JP 18839683 A JP18839683 A JP 18839683A JP S6081686 A JPS6081686 A JP S6081686A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- circuit
- signal
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Studio Circuits (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、パターン認識における画像処理装置に係り、
特に画像処理後の画面あるいは大刀画面に対して、画面
領域のマスキングを任意な形状および位置を指定して処
理するのに好適な領域指定回路に関するものである。
特に画像処理後の画面あるいは大刀画面に対して、画面
領域のマスキングを任意な形状および位置を指定して処
理するのに好適な領域指定回路に関するものである。
従来の領域指定回路は、大刀した画像の画素アドレスを
演算し、その内容を画像が大刀される毎に内容を書き換
えて画像の処理領域をマスキングしていた。この方法で
は、ソフトウェアが大きくなることと、画像入力毎にマ
スキング処理をしなければならないために、処理時間が
かかるなどの問題がある。
演算し、その内容を画像が大刀される毎に内容を書き換
えて画像の処理領域をマスキングしていた。この方法で
は、ソフトウェアが大きくなることと、画像入力毎にマ
スキング処理をしなければならないために、処理時間が
かかるなどの問題がある。
また、ハードウェアでマスキング処理する方法もあるが
、この場合は、始点（Ｘ、、Ｙ、）座標と終点（ｘ、、
ｙ２）座標を指定することで、２つの座標で与えられる
四角形の領域だけしか行えなかった。
、この場合は、始点（Ｘ、、Ｙ、）座標と終点（ｘ、、
ｙ２）座標を指定することで、２つの座標で与えられる
四角形の領域だけしか行えなかった。
本発明の目的は、上記した欠点をなくし、マスク領域指
定を任意に設定するために、マスク領域設定用のフィー
ルドメモリを持たせ、そのフィールドメモリの内容をソ
フトウェアで描画することにより、マスク領域を設定可
能とし、入力画像あるいは、処理画像と同期して、読み
出し、マスキング処理を可能とした領域指定回路を提供
することにある。
定を任意に設定するために、マスク領域設定用のフィー
ルドメモリを持たせ、そのフィールドメモリの内容をソ
フトウェアで描画することにより、マスク領域を設定可
能とし、入力画像あるいは、処理画像と同期して、読み
出し、マスキング処理を可能とした領域指定回路を提供
することにある。
本発明は、ＴＶカメラ等のセンサの駆動信号と全く同一
の同期関係上にある画像メモリを２つ持ち、一方は画像
入力用および処理用に使用し、もう一方の画像メモリは
、マスク領域設定として使用する。そして、これらの画
像メモリは独立して外部から読み出し、書き込みが出き
るような回路構成とする。この外部からは、センサ等の
駆動信号と非同期でもよい。
の同期関係上にある画像メモリを２つ持ち、一方は画像
入力用および処理用に使用し、もう一方の画像メモリは
、マスク領域設定として使用する。そして、これらの画
像メモリは独立して外部から読み出し、書き込みが出き
るような回路構成とする。この外部からは、センサ等の
駆動信号と非同期でもよい。
また、マスク領域用の画像メモリの１画素をｎビットと
しておき、それらを外部から選択することにより、あら
かじめ用意しであるｎ個の領域データを切換えて１使用
することを可能とし、処理時間の短縮と、数種のマスク
データ使用を可能にしたことを特徴とする。
しておき、それらを外部から選択することにより、あら
かじめ用意しであるｎ個の領域データを切換えて１使用
することを可能とし、処理時間の短縮と、数種のマスク
データ使用を可能にしたことを特徴とする。
以下、本発明の一実施例を第１図により゛説明する。
第１図におげろ回路は、外部からの指令による画像メモ
リをアクセスする以外は、基本周波数（ｆヘルツ）を持
つ信号発生回路２０に同期して動作する回路構成となっ
ている。
リをアクセスする以外は、基本周波数（ｆヘルツ）を持
つ信号発生回路２０に同期して動作する回路構成となっ
ている。
まず、信号発生回路２０により出力された基本パルス１
９は、画像アドレス発生回路１６によって、Ｗカメラ（
図示せず）の水平同期信号１７と垂直同期信号１Ｂを発
生させる。同時に画像アドレス発生回路１６では、ＴＶ
カメラの画面走査に対応する水平画素アドレス信号１６
（ｎビット）と垂直画素アドレス信号１４（ｊビット）
を発生させることにより、水平画素分割！、垂直画素分
割ｍとして、（、、＃Ｘｍ）画素のメモリを２つ構成す
る。一つは映像メモリ１１．もう１つは領域設定用メモ
リ２２である。
９は、画像アドレス発生回路１６によって、Ｗカメラ（
図示せず）の水平同期信号１７と垂直同期信号１Ｂを発
生させる。同時に画像アドレス発生回路１６では、ＴＶ
カメラの画面走査に対応する水平画素アドレス信号１６
（ｎビット）と垂直画素アドレス信号１４（ｊビット）
を発生させることにより、水平画素分割！、垂直画素分
割ｍとして、（、、＃Ｘｍ）画素のメモリを２つ構成す
る。一つは映像メモリ１１．もう１つは領域設定用メモ
リ２２である。
回路の動作としては、同期信号ｉ７，１Ｂにより駆動さ
れたＴＶカメラ（図示せず）からの映像信号１は、Ａ／
Ｄ変換回路２に入力させ、画像アドレス発生回路１６の
画素アドレスの最位下位アドレス信号と同期したサンプ
リングパルス乙により、アナログ信号をｎビットのデジ
タル信号に変換し、信号レベルが２°諧調のデジタルビ
デオ信号４を得る。
れたＴＶカメラ（図示せず）からの映像信号１は、Ａ／
Ｄ変換回路２に入力させ、画像アドレス発生回路１６の
画素アドレスの最位下位アドレス信号と同期したサンプ
リングパルス乙により、アナログ信号をｎビットのデジ
タル信号に変換し、信号レベルが２°諧調のデジタルビ
デオ信号４を得る。
次にデジタルビデオ信号４は、信号切換回路７によって
あらかじめ決められた経路に従って切換られる。この信
号切換回路７の信号経路は外部設定回路６を外部から設
定することによりコントロールできる。この経路は、設
定条件により次の経路を実現させる。同図の端子の、■
。
あらかじめ決められた経路に従って切換られる。この信
号切換回路７の信号経路は外部設定回路６を外部から設
定することによりコントロールできる。この経路は、設
定条件により次の経路を実現させる。同図の端子の、■
。
■、＠により、
１、■→＠：外部から映像メモリ１１ヘデータ書き込み
。
。
２、■→■：映像メモリ１１のブータラ外部へ読み出し
。
。
６、■→■：デジタルビデオ信号４を映像メモリ１１へ
書き込み。
書き込み。
４、■→◎：デジタルビデオ信号４をそのまま出力。
５、■→◎：映像メモリ１１から出力。
上記のようにして、映像メモリ１１へのデータの読み書
きをする。このデータの読み出し、書き込みのタイミン
グは、画像アドレス発生回路１６からの画素アドレス信
号１３．１４と、外部からのメモリアドレス信号２４に
よって行う。このアドレス信号は前記映像データの信号
経路に対応して画素アドレス信号１３．１４と、外部か
らのメモリアドレス信号２４を、外部から設定された外
部設定回路６の映像メモリアドレス切換信号９によ７て
、映像メモリアドレス切換回路１２で切換えるこのとき
の切換仕様は、信号切換回路７の仕様に対応させる。
きをする。このデータの読み出し、書き込みのタイミン
グは、画像アドレス発生回路１６からの画素アドレス信
号１３．１４と、外部からのメモリアドレス信号２４に
よって行う。このアドレス信号は前記映像データの信号
経路に対応して画素アドレス信号１３．１４と、外部か
らのメモリアドレス信号２４を、外部から設定された外
部設定回路６の映像メモリアドレス切換信号９によ７て
、映像メモリアドレス切換回路１２で切換えるこのとき
の切換仕様は、信号切換回路７の仕様に対応させる。
したがって、外部からの映像メモリ１１のアクセスは、
画像アドレス発生回路１６とは同期していない。
画像アドレス発生回路１６とは同期していない。
次に、領域設定用メモリ２２について動作を説明する。
領域設定用メモリ２２の書き込み、読み出しのモードと
しては、外部からのデータの読み出しおよび書き込みと
、ＴＶカメラの同期信号に同期した画素、アドレス信号
ｉ３，１４による読み出しの２種類である。
しては、外部からのデータの読み出しおよび書き込みと
、ＴＶカメラの同期信号に同期した画素、アドレス信号
ｉ３，１４による読み出しの２種類である。
領域設定用メモリ２２へのマスク領域設定は、外部アド
レス設定回路２３からの外部アドレス信号２５と外部デ
ータ５によって行う。この外部データ５は双方向性のデ
ータバスとしである。このときも、映像メモリ１１のア
クセスと同様に、外部アドレス信号２５と画素アドレス
信号ｉ３，１４は、アドレス切換回路２１によって外部
設定回路３１からの信号３２で切換える。
レス設定回路２３からの外部アドレス信号２５と外部デ
ータ５によって行う。この外部データ５は双方向性のデ
ータバスとしである。このときも、映像メモリ１１のア
クセスと同様に、外部アドレス信号２５と画素アドレス
信号ｉ３，１４は、アドレス切換回路２１によって外部
設定回路３１からの信号３２で切換える。
同時に、領域設定データの信号切換えも外部設定回路６
１からの切換信号６３で切換える。信号切換回路２Ｂの
経路としては、次のようなものとなる。
１からの切換信号６３で切換える。信号切換回路２Ｂの
経路としては、次のようなものとなる。
同図の端子■、■、■から
１、■→０；外部から、領域設定用メモリ２２へのデー
タ書き込み。
タ書き込み。
２、［Ｆ］→■：領域設定用メモリ２２から外部へデー
タの読み出し。
タの読み出し。
５、［Ｆ］→◎：画素アドレス信号に同期したデータの
読み出し。
読み出し。
このようにして、領域指定用メモリ２２のデータの読み
出し、書き込みを行う。また、画素アドレス信号に対応
して読み出された領域マスクデータはｎプレーン持って
おり、このロブレーンの中から外部設定回路６１へ外部
から設定したデータにより、選択信号３４を領域プレー
ン切換回路６０に供給して任意に抜き出し、１ビツトの
マスク信号３５を得る。そして、このマスク信号５５は
ゲート回路６６に供給し、ＴＶカメラからの入力画像あ
るいは映像メモリ１１からのデジタルビデオ信号のマス
キングパルスとして、論理′１′のとき出力信号６７を
正常に出力し、論理％ ＯＪのとき出力信号はオールビ
ット″″０“として出力信号３７を出力する。また、論
理を逆にして使用可能なことはもちろんである。
出し、書き込みを行う。また、画素アドレス信号に対応
して読み出された領域マスクデータはｎプレーン持って
おり、このロブレーンの中から外部設定回路６１へ外部
から設定したデータにより、選択信号３４を領域プレー
ン切換回路６０に供給して任意に抜き出し、１ビツトの
マスク信号３５を得る。そして、このマスク信号５５は
ゲート回路６６に供給し、ＴＶカメラからの入力画像あ
るいは映像メモリ１１からのデジタルビデオ信号のマス
キングパルスとして、論理′１′のとき出力信号６７を
正常に出力し、論理％ ＯＪのとき出力信号はオールビ
ット″″０“として出力信号３７を出力する。また、論
理を逆にして使用可能なことはもちろんである。
また、このゲート回路３６は、Ａ／Ｄ変換回路２と信号
切換回路７の中間に設置しても同じ効果を得ることが可
能である。
切換回路７の中間に設置しても同じ効果を得ることが可
能である。
以上の回路により、映像メモリ１１と、領域設定用メモ
リ２２を画素アドレスに同期して読み出すことにより、
あらかじめ任意に設定した領域設定用メモリ２２の内容
に従ってマスキング処理することが可能となる。
リ２２を画素アドレスに同期して読み出すことにより、
あらかじめ任意に設定した領域設定用メモリ２２の内容
に従ってマスキング処理することが可能となる。
本発明によれば、画像処理領域に対するマスキングが実
時間で可能であり、パターン認識の認識時間の短縮が可
能となる。また、類種の領域パターン設定も可能であり
、認識ソフトウェアの高効率が図られる。
時間で可能であり、パターン認識の認識時間の短縮が可
能となる。また、類種の領域パターン設定も可能であり
、認識ソフトウェアの高効率が図られる。
第１図は本発明による領域指定回路の一実施例回路図で
ある。 １・・・アナログビデオ信号、 ２・・・Ａ／Ｄ変換回路、 ４・・・デジタルビデオ信
号、６．６１・・・外部設定回路、 ７，２８・・・信
号切換回路、１１・・・映ｆＳ！メモリ、 １２．２１
・・・アドレス切換回路、１６・・・画像アドレス発生
回路、 ２３・・・外部アドレス設定回路、 ２２・・・領域設定用メモリ、 ３０・・・領域プレーン切換回路、 ３６・・・ゲート回路。 代理人弁理士 高 橋 明 夫
ある。 １・・・アナログビデオ信号、 ２・・・Ａ／Ｄ変換回路、 ４・・・デジタルビデオ信
号、６．６１・・・外部設定回路、 ７，２８・・・信
号切換回路、１１・・・映ｆＳ！メモリ、 １２．２１
・・・アドレス切換回路、１６・・・画像アドレス発生
回路、 ２３・・・外部アドレス設定回路、 ２２・・・領域設定用メモリ、 ３０・・・領域プレーン切換回路、 ３６・・・ゲート回路。 代理人弁理士 高 橋 明 夫
Claims (1)
- 【特許請求の範囲】 ＴＶカメラからの映像信号によりパターン認識する画像
処理装置において、映像信号をデジタル変換するアナロ
グ・デジタル変換回路と、デジタル変換されたデジタル
信号を書込み・読出しする映像メモリと、前記映像メモ
リに書込み、読出しするデジタル信号に対してマスキン
グするための前記映像メモリと同一の画素サイズを持つ
マスクメモリと、前記映像メモリと前記マスクメモリを
同期して読出すための画像アドレス発生回路と、前記映
像メモリおよび前記マスクメモリが外部からそれぞれ独
立に書込み、し 読出しをさせるために外部からのアドレスを前記画素ア
ドレスを切換えるアドレス切換回路と、外部からの書込
み、読出しデータと前記映像データを切換えるデータ切
換回路と、前記画素アドレス信号に同期した映像データ
に対して同期読み出したマスクメモリからの内容に従っ
てゲートせしめるようにしたゲート回路とを設け、映像
メモリへの書込み、読み出し信号に対して、任意に設定
したマスクメモリの内容に従フて領域指定を行なうよう
に構成したことを特徴とする領域指定回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188396A JPS6081686A (ja) | 1983-10-11 | 1983-10-11 | 領域指定回路 |
| EP84112053A EP0137481A2 (en) | 1983-10-11 | 1984-10-09 | Image processing system |
| KR1019840006251A KR850003459A (ko) | 1983-10-11 | 1984-10-10 | 영상 처리 계통(映傷處理系統) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188396A JPS6081686A (ja) | 1983-10-11 | 1983-10-11 | 領域指定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6081686A true JPS6081686A (ja) | 1985-05-09 |
Family
ID=16222902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188396A Pending JPS6081686A (ja) | 1983-10-11 | 1983-10-11 | 領域指定回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0137481A2 (ja) |
| JP (1) | JPS6081686A (ja) |
| KR (1) | KR850003459A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6232573A (ja) * | 1985-07-25 | 1987-02-12 | ゼネラル・エレクトリック・カンパニイ | イメ−ジ・デ−タ減少方法および装置 |
| JPS6250608A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | 糸状性微生物の画像処理装置 |
| JPS62145377A (ja) * | 1985-12-19 | 1987-06-29 | Fanuc Ltd | 画像処理方法 |
| JPS63111582A (ja) * | 1986-10-29 | 1988-05-16 | Canon Inc | カラー画像処理装置 |
| JPS63291171A (ja) * | 1987-05-22 | 1988-11-29 | Matsushita Graphic Commun Syst Inc | 画像デ−タ処理装置 |
| US4852024A (en) * | 1985-08-19 | 1989-07-25 | Fanuc Ltd. | Picture processing apparatus |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4928253A (en) * | 1986-01-25 | 1990-05-22 | Fujitsu Limited | Consecutive image processing system |
| US5553170A (en) * | 1987-07-09 | 1996-09-03 | Ezel, Inc. | High speed image processing system having a preparation portion and a converting portion generating a processed image based on the preparation portion |
| US4985848A (en) * | 1987-09-14 | 1991-01-15 | Visual Information Technologies, Inc. | High speed image processing system using separate data processor and address generator |
| JP2813348B2 (ja) * | 1988-04-22 | 1998-10-22 | 東亜医用電子株式会社 | 細胞画像切出記憶処理装置および方法 |
| US5163095A (en) * | 1988-04-22 | 1992-11-10 | Toa Medical Electronics Co., Ltd. | Processor for extracting and memorizing cell images, and method of practicing same |
| US7569042B2 (en) * | 2004-09-29 | 2009-08-04 | Kimberly-Clark Worldwide, Inc. | Disposable garment with multiple fasteners |
| EP2329803B1 (en) | 2009-12-02 | 2019-06-19 | The Procter & Gamble Company | Apparatus and method for transferring particulate material |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124946A (en) * | 1977-04-08 | 1978-10-31 | Agency Of Ind Science & Technol | Operation mask unit |
-
1983
- 1983-10-11 JP JP58188396A patent/JPS6081686A/ja active Pending
-
1984
- 1984-10-09 EP EP84112053A patent/EP0137481A2/en not_active Withdrawn
- 1984-10-10 KR KR1019840006251A patent/KR850003459A/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124946A (en) * | 1977-04-08 | 1978-10-31 | Agency Of Ind Science & Technol | Operation mask unit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6232573A (ja) * | 1985-07-25 | 1987-02-12 | ゼネラル・エレクトリック・カンパニイ | イメ−ジ・デ−タ減少方法および装置 |
| US4852024A (en) * | 1985-08-19 | 1989-07-25 | Fanuc Ltd. | Picture processing apparatus |
| JPS6250608A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | 糸状性微生物の画像処理装置 |
| JPS62145377A (ja) * | 1985-12-19 | 1987-06-29 | Fanuc Ltd | 画像処理方法 |
| JPS63111582A (ja) * | 1986-10-29 | 1988-05-16 | Canon Inc | カラー画像処理装置 |
| JPS63291171A (ja) * | 1987-05-22 | 1988-11-29 | Matsushita Graphic Commun Syst Inc | 画像デ−タ処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR850003459A (ko) | 1985-06-17 |
| EP0137481A2 (en) | 1985-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6081686A (ja) | 領域指定回路 | |
| JPS58156273A (ja) | 画像情報のマスキング装置 | |
| KR20010035705A (ko) | 디지털 티브이의 포맷 변환장치 | |
| JP2004040260A (ja) | 画素ブロックデータ生成装置および画素ブロックデータ生成方法 | |
| KR970073090A (ko) | 화면비 변환장치 및 방법 | |
| JPS62256089A (ja) | 画像処理装置 | |
| JP2003304481A (ja) | 画像処理装置と画像処理方法 | |
| JPH02113778A (ja) | 画像嵌込み用書込みクロック発生方法と装置 | |
| JP2964480B2 (ja) | デジタルビデオ信号処理回路 | |
| JPH0614349B2 (ja) | 実時間動画プロセッサ | |
| WO1986006188A1 (en) | Picture processing apparatus | |
| JPH0630339A (ja) | 赤外線信号処理回路 | |
| JP2537250B2 (ja) | 情報信号処理装置 | |
| JPH0448884A (ja) | 記憶回路 | |
| JPH03108887A (ja) | 映像信号時間軸変換装置 | |
| JPH03117280A (ja) | 任意画像拡大信号発生回路 | |
| JPH10322571A (ja) | 映像信号処理装置及び方法 | |
| JPS63149768A (ja) | 画情報処理装置 | |
| JPH11266426A (ja) | メモリ制御装置 | |
| JPS6333778A (ja) | 画像メモリ走査回路 | |
| JPH0681276B2 (ja) | 画像メモリ装置 | |
| JP2002283625A (ja) | 画像形成装置 | |
| JPH04313165A (ja) | 画像メモリアドレス制御回路 | |
| JPH01166269A (ja) | 画像メモリ | |
| JPH10222644A (ja) | 画像合成装置 |