JP3237556B2 - 映像処理装置 - Google Patents
映像処理装置Info
- Publication number
- JP3237556B2 JP3237556B2 JP00201097A JP201097A JP3237556B2 JP 3237556 B2 JP3237556 B2 JP 3237556B2 JP 00201097 A JP00201097 A JP 00201097A JP 201097 A JP201097 A JP 201097A JP 3237556 B2 JP3237556 B2 JP 3237556B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- field memory
- interpolation
- video
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、比較的小規模な回
路構成で縮小効果および残像効果といった特殊画像効果
を提供する映像処理装置に関するものである。
路構成で縮小効果および残像効果といった特殊画像効果
を提供する映像処理装置に関するものである。
【０００２】
【従来の技術】近年、ビデオカメラ等の普及により映像
信号を自ら加工するユーザが増え、それに伴い映像信号
に残像・拡大・縮小・スチルといった特殊効果を施す映
像処理装置が多く用いられるようになってきた。たとえ
ばディジタル機能付きビデオカメラがそうである。
信号を自ら加工するユーザが増え、それに伴い映像信号
に残像・拡大・縮小・スチルといった特殊効果を施す映
像処理装置が多く用いられるようになってきた。たとえ
ばディジタル機能付きビデオカメラがそうである。
【０００３】以下に従来の残像効果および縮小効果を提
供する映像処理装置について説明する。図２は従来の映
像処理装置の構成を示す１例である。図２において、２
０１は映像入力端子、２０２は前記映像入力端子からの
信号を入力とするラインメモリ、２０３は前記映像信号
入力端子から入力された信号と前記入力信号が前記ライ
ンメモリを通り１ライン遅延した信号との補間信号を演
算する第１の補間回路、２０４は映像を１フィールド分
記憶するフィールドメモリ、２０５は前記第１の補間回
路の出力と前記フィールドメモリの出力から補間信号を
演算する第２の補間回路、２０６は前記第２の補間回路
の出力を出力する映像出力信号端子、２０７は縮小効果
・残像効果により信号経路を切り替えるセレクタ、２１
０は前記第２の補間回路の補間係数を縮小倍率に応じて
発生させる補間係数発生回路、２１１は前記フィールド
メモリのアドレスおよび書き込みを制御するフィールド
メモリコントローラ、２０８は前記補間係数発生回路・
フィールドメモリコントローラの統合制御および前記セ
レクタの切り替え信号と前記第１の補間回路の補間係数
とを出力するマイクロコンピュータである。
供する映像処理装置について説明する。図２は従来の映
像処理装置の構成を示す１例である。図２において、２
０１は映像入力端子、２０２は前記映像入力端子からの
信号を入力とするラインメモリ、２０３は前記映像信号
入力端子から入力された信号と前記入力信号が前記ライ
ンメモリを通り１ライン遅延した信号との補間信号を演
算する第１の補間回路、２０４は映像を１フィールド分
記憶するフィールドメモリ、２０５は前記第１の補間回
路の出力と前記フィールドメモリの出力から補間信号を
演算する第２の補間回路、２０６は前記第２の補間回路
の出力を出力する映像出力信号端子、２０７は縮小効果
・残像効果により信号経路を切り替えるセレクタ、２１
０は前記第２の補間回路の補間係数を縮小倍率に応じて
発生させる補間係数発生回路、２１１は前記フィールド
メモリのアドレスおよび書き込みを制御するフィールド
メモリコントローラ、２０８は前記補間係数発生回路・
フィールドメモリコントローラの統合制御および前記セ
レクタの切り替え信号と前記第１の補間回路の補間係数
とを出力するマイクロコンピュータである。
【０００４】以上のように構成された映像処理装置につ
いて、以下その動作について説明する。先ず、前記マイ
クロコンピュータが前記セレクタを縮小効果・残像効果
に応じて切り替える。縮小効果の場合には縮小倍率に応
じた設定を前記補間係数発生回路とフィールドメモリコ
ントローラに対して行い、セレクタは第1の補間回路出
力側を選択する。さらに、第２の補間回路の補間係数は
フィールドメモリの出力スルーとなるように設定する。
以上によりライン間補間を第１の補間回路で行い、ライ
ン単位の間引き処理をフィールドメモリで行って全体と
して垂直方向に縮小された画像が形成され前記映像出力
端子から出力される。
いて、以下その動作について説明する。先ず、前記マイ
クロコンピュータが前記セレクタを縮小効果・残像効果
に応じて切り替える。縮小効果の場合には縮小倍率に応
じた設定を前記補間係数発生回路とフィールドメモリコ
ントローラに対して行い、セレクタは第1の補間回路出
力側を選択する。さらに、第２の補間回路の補間係数は
フィールドメモリの出力スルーとなるように設定する。
以上によりライン間補間を第１の補間回路で行い、ライ
ン単位の間引き処理をフィールドメモリで行って全体と
して垂直方向に縮小された画像が形成され前記映像出力
端子から出力される。
【０００５】残像効果の場合には第１の補間回路の補間
係数を映像信号入力スルーとなるように補間係数発生回
路を設定し、フィールドメモリコントローラはフィール
ドメモリが全ラインを順次書き込み・読み出しとなるよ
うに設定する。第２の補間回路の補間係数は所望の残像
効果が得られるよう適宜設定する。したがって映像入力
端子からの信号とフィールドメモリからの信号とで第２
の補間回路で補間された画像が映像出力端子から出力さ
れる。同時に前記補間済画像がフィールドメモリに巡回
して書き込まれる。以上により、動きのあるものが残像
として残るような残像効果信号が映像出力端子から出力
される。
係数を映像信号入力スルーとなるように補間係数発生回
路を設定し、フィールドメモリコントローラはフィール
ドメモリが全ラインを順次書き込み・読み出しとなるよ
うに設定する。第２の補間回路の補間係数は所望の残像
効果が得られるよう適宜設定する。したがって映像入力
端子からの信号とフィールドメモリからの信号とで第２
の補間回路で補間された画像が映像出力端子から出力さ
れる。同時に前記補間済画像がフィールドメモリに巡回
して書き込まれる。以上により、動きのあるものが残像
として残るような残像効果信号が映像出力端子から出力
される。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、縮小補間用に第１の補間回路２０３と残像
効果用に第２の補間回路２０５が必要であり、回路規模
を増大させ、コストアップにつながるという問題を有し
ていた。本発明は上記従来の問題点を解決するもので、
縮小補間用の第１の補間回路と残像効果用の第２の補間
回路とを兼用させ、比較的回路規模の大きな補間回路を
削減し，安価で縮小効果および残像効果を行う映像処理
装置を提供することを目的とする。
の構成では、縮小補間用に第１の補間回路２０３と残像
効果用に第２の補間回路２０５が必要であり、回路規模
を増大させ、コストアップにつながるという問題を有し
ていた。本発明は上記従来の問題点を解決するもので、
縮小補間用の第１の補間回路と残像効果用の第２の補間
回路とを兼用させ、比較的回路規模の大きな補間回路を
削減し，安価で縮小効果および残像効果を行う映像処理
装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の映像処理装置は、補間回路の片側入力をフィ
ールドメモリの出力とラインメモリの出力とから選択す
る第１のセレクタと、映像信号出力をフィールドメモリ
の出力と補間回路の出力から選択する第２のセレクタと
を有している。このことにより、補間回路を残像効果・
縮小効果の双方に兼用でき、比較的安価で縮小効果およ
び残像効果を行う映像処理装置を提供することが出来
る。
に本発明の映像処理装置は、補間回路の片側入力をフィ
ールドメモリの出力とラインメモリの出力とから選択す
る第１のセレクタと、映像信号出力をフィールドメモリ
の出力と補間回路の出力から選択する第２のセレクタと
を有している。このことにより、補間回路を残像効果・
縮小効果の双方に兼用でき、比較的安価で縮小効果およ
び残像効果を行う映像処理装置を提供することが出来
る。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、映像信号を入力する映像信号入力端子と、前記映像
信号入力端子を入力するラインメモリと、フィールドメ
モリと、前記フィールドメモリの出力と前記ラインメモ
リの出力とから一方を選択する第１のセレクタと、前記
第１のセレクタ出力と映像信号入力端子からの信号との
補間値を演算する補間回路と、前記フィールドメモリの
出力と前記補間回路の出力とから一方を選択する第２の
セレクタと、前記第２のセレクタ出力を出力するための
映像信号出力端子とを備え、前記フィールドメモリの入
力が前記補間回路の出力であることを特徴とする映像処
理装置、であり、この構成により、補間回路を残像効果
・縮小効果の双方に兼用でき、比較的安価で縮小効果お
よび残像効果を行う映像処理装置を提供出来る。
は、映像信号を入力する映像信号入力端子と、前記映像
信号入力端子を入力するラインメモリと、フィールドメ
モリと、前記フィールドメモリの出力と前記ラインメモ
リの出力とから一方を選択する第１のセレクタと、前記
第１のセレクタ出力と映像信号入力端子からの信号との
補間値を演算する補間回路と、前記フィールドメモリの
出力と前記補間回路の出力とから一方を選択する第２の
セレクタと、前記第２のセレクタ出力を出力するための
映像信号出力端子とを備え、前記フィールドメモリの入
力が前記補間回路の出力であることを特徴とする映像処
理装置、であり、この構成により、補間回路を残像効果
・縮小効果の双方に兼用でき、比較的安価で縮小効果お
よび残像効果を行う映像処理装置を提供出来る。
【０００９】以下本発明の一実施例について図面を参照
しながら説明する。図１において、１０１は映像入力端
子、１０２は前記映像入力端子からの信号を入力とする
ラインメモリ、１０４は映像を１フィールド分記憶する
フィールドメモリ、１０７は前記ラインメモリの出力と
前記フィールドメモリの出力とから一方を選択する第１
のセレクタで、縮小効果時はラインメモリの出力を選択
する。
しながら説明する。図１において、１０１は映像入力端
子、１０２は前記映像入力端子からの信号を入力とする
ラインメモリ、１０４は映像を１フィールド分記憶する
フィールドメモリ、１０７は前記ラインメモリの出力と
前記フィールドメモリの出力とから一方を選択する第１
のセレクタで、縮小効果時はラインメモリの出力を選択
する。
【００１０】１０５は前記映像信号入力端子からの入力
と前記第１のセレクタの出力とから補間信号を演算する
補間回路、１１２は前記補間回路の出力と前記フィール
ドメモリの出力とから一方を選択する第２のセレクタ
で、縮小効果時はフィールドメモリの出力を選択する。
１０６は前記第２のセレクタの出力を出力する映像出力
信号端子、なお、フィールドメモリの入力は前記補間回
路の出力である。
と前記第１のセレクタの出力とから補間信号を演算する
補間回路、１１２は前記補間回路の出力と前記フィール
ドメモリの出力とから一方を選択する第２のセレクタ
で、縮小効果時はフィールドメモリの出力を選択する。
１０６は前記第２のセレクタの出力を出力する映像出力
信号端子、なお、フィールドメモリの入力は前記補間回
路の出力である。
【００１１】１１０は前記補間回路の補間係数を縮小倍
率または残像効果に応じて発生させる補間係数発生回
路、１１１は前記フィールドメモリのアドレスおよび書
き込みを制御するフィールドメモリコントローラ、１０
８は前記補間係数発生回路・フィールドメモリコントロ
ーラの統合制御および前記第１・第２のセレクタの切り
替え信号を出力するマイクロコンピュータである。
率または残像効果に応じて発生させる補間係数発生回
路、１１１は前記フィールドメモリのアドレスおよび書
き込みを制御するフィールドメモリコントローラ、１０
８は前記補間係数発生回路・フィールドメモリコントロ
ーラの統合制御および前記第１・第２のセレクタの切り
替え信号を出力するマイクロコンピュータである。
【００１２】以上のように構成された映像処理装置につ
いて、以下その動作について説明する。先ず、前記マイ
クロコンピュータが前記第１・第２のセレクタを縮小効
果・残像効果に応じて切り替える。第１のセレクタは縮
小効果時はラインメモリの出力を選択し、第２のセレク
タは縮小効果時はフィールドメモリの出力を選択する。
いて、以下その動作について説明する。先ず、前記マイ
クロコンピュータが前記第１・第２のセレクタを縮小効
果・残像効果に応じて切り替える。第１のセレクタは縮
小効果時はラインメモリの出力を選択し、第２のセレク
タは縮小効果時はフィールドメモリの出力を選択する。
【００１３】縮小効果の場合には縮小倍率に応じた設定
を前記補間係数発生回路・フィールドメモリコントロー
ラに対して行う。以上によりライン間補間を補間回路で
行い、ライン単位の間引き処理をフィールドメモリで行
って全体として垂直方向に縮小された画像が形成され前
記映像出力端子から出力される。残像効果の場合には補
間回路の補間係数を所望の残像効果が得られるよう適宜
映設定し、フィールドメモリコントローラはフィールド
メモリが全ラインを順次書き込み・読み出しとなるよう
に設定する。したがって映像入力端子からの信号とフィ
ールドメモリからの信号とで補間回路で補間された画像
が映像出力端子から出力される。同時に前記補間済画像
がフィールドメモリに巡回して書き込まれる。
を前記補間係数発生回路・フィールドメモリコントロー
ラに対して行う。以上によりライン間補間を補間回路で
行い、ライン単位の間引き処理をフィールドメモリで行
って全体として垂直方向に縮小された画像が形成され前
記映像出力端子から出力される。残像効果の場合には補
間回路の補間係数を所望の残像効果が得られるよう適宜
映設定し、フィールドメモリコントローラはフィールド
メモリが全ラインを順次書き込み・読み出しとなるよう
に設定する。したがって映像入力端子からの信号とフィ
ールドメモリからの信号とで補間回路で補間された画像
が映像出力端子から出力される。同時に前記補間済画像
がフィールドメモリに巡回して書き込まれる。
【００１４】以上により、動きのあるものが残像として
残るような残像効果信号が映像出力端子から出力され
る。以上のように本発明によれば、補間回路の片側入力
をフィールドメモリの出力とラインメモリの出力とから
選択する第1のセレクタと、映像信号出力をフィールド
メモリの出力と補間回路の出力から選択する第２のセレ
クタとを設けることにより、比較的安価で縮小効果およ
び残像効果を行う映像処理装置を提供することが出来
る。
残るような残像効果信号が映像出力端子から出力され
る。以上のように本発明によれば、補間回路の片側入力
をフィールドメモリの出力とラインメモリの出力とから
選択する第1のセレクタと、映像信号出力をフィールド
メモリの出力と補間回路の出力から選択する第２のセレ
クタとを設けることにより、比較的安価で縮小効果およ
び残像効果を行う映像処理装置を提供することが出来
る。
【００１５】なお、１０４フィールドメモリのかわりに
フレームメモリを配しても同様の効果が得られることは
いうまでもない。また、１１２第２のセレクタを省略
し、フィールドメモリの出力を直接、映像信号出力に出
力することで、簡易の残像効果を得られることもでき
る。但し、この場合、映像信号出力は動画ではなく一定
期間静止した静止画の連続となる。
フレームメモリを配しても同様の効果が得られることは
いうまでもない。また、１１２第２のセレクタを省略
し、フィールドメモリの出力を直接、映像信号出力に出
力することで、簡易の残像効果を得られることもでき
る。但し、この場合、映像信号出力は動画ではなく一定
期間静止した静止画の連続となる。
【００１６】また、図３に示すように第３のセレクタ３
ａと第４のセレクタ３ｂをもうけることで、さらに拡大
機能も実現でき、補間回路をより効率的に用いることが
できる。
ａと第４のセレクタ３ｂをもうけることで、さらに拡大
機能も実現でき、補間回路をより効率的に用いることが
できる。
【００１７】
【発明の効果】以上のように本発明は、映像信号を入力
する映像信号入力端子と、前記映像信号入力端子を入力
とするラインメモリと、フィールドメモリと、前記フィ
ールドメモリの出力と前記ラインメモリの出力とから一
方を選択する第１のセレクタと、前記第１のセレクタ出
力と映像信号入力端子からの信号との補間値を演算する
補間回路と、前記フィールドメモリの出力と前記補間回
路の出力とから一方を選択する第２のセレクタと、前記
第２のセレクタ出力を出力するための映像信号出力端子
とを備え、前記フィールドメモリの入力が前記補間回路
の出力であることを特徴とすることにより、比較的安価
で縮小効果および残像効果を行う映像処理装置を実現で
きるものである。
する映像信号入力端子と、前記映像信号入力端子を入力
とするラインメモリと、フィールドメモリと、前記フィ
ールドメモリの出力と前記ラインメモリの出力とから一
方を選択する第１のセレクタと、前記第１のセレクタ出
力と映像信号入力端子からの信号との補間値を演算する
補間回路と、前記フィールドメモリの出力と前記補間回
路の出力とから一方を選択する第２のセレクタと、前記
第２のセレクタ出力を出力するための映像信号出力端子
とを備え、前記フィールドメモリの入力が前記補間回路
の出力であることを特徴とすることにより、比較的安価
で縮小効果および残像効果を行う映像処理装置を実現で
きるものである。
【図１】本発明の実施例における映像処理装置の構成図
【図２】従来の映像処理装置の構成図
【図３】本発明の第２の実施例における映像処理装置の
構成図
構成図
１０１ 映像信号入力端子 １０２ ラインメモリ １０４ フィールドメモリ １０７ 第１のセレクタ １０５ 補間回路 １１２ 第２のセレクタ １０６ 映像信号出力端子
Claims (1)
- 【請求項１】映像信号を入力する映像信号入力端子と、前記映像信号入力端子からの信号を入力する ラインメモ
リと、 フイ−ルドメモリと、 前記フイ−ルドメモリの出力と前記ラインメモリの出力
とから一方を選択する第１のセレクタと、 前記第１のセレクタ出力と映像信号入力端子からの信号
との補間値を演算する補間回路と、 前記フイ−ルドメモリの出力と前記補間回路の出力とか
ら一方を選択する第２のセレクタと、 前記第２のセレクタ出力を出力するための映像信号出力
端子とを備え、前記フイ−ルドメモリの入力が前記補間
回路の出力であることを特徴とする映像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00201097A JP3237556B2 (ja) | 1997-01-09 | 1997-01-09 | 映像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00201097A JP3237556B2 (ja) | 1997-01-09 | 1997-01-09 | 映像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200813A JPH10200813A (ja) | 1998-07-31 |
| JP3237556B2 true JP3237556B2 (ja) | 2001-12-10 |
Family
ID=11517416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00201097A Expired - Fee Related JP3237556B2 (ja) | 1997-01-09 | 1997-01-09 | 映像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237556B2 (ja) |
-
1997
- 1997-01-09 JP JP00201097A patent/JP3237556B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10200813A (ja) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8139121B2 (en) | Imaging apparatus for setting image areas having individual frame rates | |
| JP2002077698A (ja) | 撮像装置、画像処理装置及びその方法、記憶媒体 | |
| JP3133702B2 (ja) | ディジタルスチルカメラ | |
| JP3237556B2 (ja) | 映像処理装置 | |
| JPH01261086A (ja) | 撮像装置 | |
| JP2000209512A (ja) | 電子ズ―ム回路 | |
| US7068310B1 (en) | Imaging device | |
| JP2004538741A5 (ja) | ||
| JP3237527B2 (ja) | 高速度カメラシステム | |
| JP3652111B2 (ja) | 画像信号の拡大・圧縮処理装置とそれを利用した画像表示装置 | |
| JP4424097B2 (ja) | 電子ズーム装置 | |
| JP2721387B2 (ja) | ビデオ信号処理回路 | |
| JPH02135880A (ja) | 撮像装置 | |
| JP3684588B2 (ja) | 映像信号処理装置 | |
| JP3319188B2 (ja) | 映像信号処理装置及びそれを備えた映像信号記録再生装置 | |
| JP2813270B2 (ja) | 多画面テレビジョン受像機とそのメモリ装置 | |
| JP3752874B2 (ja) | 画像縮小処理装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JPH06205374A (ja) | 画像補間回路 | |
| JP3018384B2 (ja) | ビデオ信号処理回路 | |
| JPH1023330A (ja) | 画像処理装置 | |
| JPH01125081A (ja) | ビデオ信号処理装置 | |
| JP2006003481A (ja) | 画サイズ変換装置及び撮像装置 | |
| JPH0759001A (ja) | トレール効果を生成する映像信号合成装置 | |
| JPH09224212A (ja) | 垂直ズーム回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |