JPS58111592A - サンプリングパルス発生回路 - Google Patents
サンプリングパルス発生回路Info
- Publication number
- JPS58111592A JPS58111592A JP21557481A JP21557481A JPS58111592A JP S58111592 A JPS58111592 A JP S58111592A JP 21557481 A JP21557481 A JP 21557481A JP 21557481 A JP21557481 A JP 21557481A JP S58111592 A JPS58111592 A JP S58111592A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- sampling
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
この発明は例えば文字多重信号を受信可能な受信機に於
いて、文字多重信号中に含まれている文字データ等をサ
ンプリングする為のサンプリングパルスを得るのに好適
なサンプリングパルス発生回路書−関する。
いて、文字多重信号中に含まれている文字データ等をサ
ンプリングする為のサンプリングパルスを得るのに好適
なサンプリングパルス発生回路書−関する。
発明の技術的背景
一般一二文字多重傷号りは第1図(allZ示すよう(
二垂直同期信号8■を含む垂直帰線期間の10H〜20
H(但し、IHは1水平走査期間)の中みいずれかの水
平走査期間あるいは数個の水平走査期間ベニ重畳されて
いる。その信号形態は1.0のディジタル信号で重畳さ
れている。同図Tb)は文字多重信号りのフォーマット
を示すもので、AIはクロックラ、ンイン信号CRやフ
レーミングコードPC等が重畳されているヘッダ一部で
あり、A層は文字データ等が重畳されている情報部でな
る。なお、8Bはテレビジョン信号の水平同期信号、S
Bは同じくカラーバースト信号である。クロックランイ
ン信号CRは同図(C)に示す如くヘッダ一部AIの先
頭(二8サイクルのクロック信号として重畳されている
。
二垂直同期信号8■を含む垂直帰線期間の10H〜20
H(但し、IHは1水平走査期間)の中みいずれかの水
平走査期間あるいは数個の水平走査期間ベニ重畳されて
いる。その信号形態は1.0のディジタル信号で重畳さ
れている。同図Tb)は文字多重信号りのフォーマット
を示すもので、AIはクロックラ、ンイン信号CRやフ
レーミングコードPC等が重畳されているヘッダ一部で
あり、A層は文字データ等が重畳されている情報部でな
る。なお、8Bはテレビジョン信号の水平同期信号、S
Bは同じくカラーバースト信号である。クロックランイ
ン信号CRは同図(C)に示す如くヘッダ一部AIの先
頭(二8サイクルのクロック信号として重畳されている
。
文字多重信号8Aを送信する場合は、クロックランイン
信号C?Hの後に続く各種データをクロックランイン信
号CRに同期させた状態で送信される。つまり、クロッ
クランイン信号CRは文字多重信号りの基準位相を示す
基準位相信号である。このクロックランイン信号CR(
7)周波数は’15f80 (但し、f”C(2,86
86MHz )は色副搬送波周波数)に設定されている
。
信号C?Hの後に続く各種データをクロックランイン信
号CRに同期させた状態で送信される。つまり、クロッ
クランイン信号CRは文字多重信号りの基準位相を示す
基準位相信号である。このクロックランイン信号CR(
7)周波数は’15f80 (但し、f”C(2,86
86MHz )は色副搬送波周波数)に設定されている
。
受信側で文字多電信号S人をサンプリングする場合は周
波数8151SO(5,7272MHz )のサンプリ
ングパルスSP(二よってサンプリングされる。この場
合、サンプリングパルスSPをクロックランイン信号C
Rに同期させることにより、フレーミングコードFCや
文字データ等が正確にサンプリングされるよう(こなさ
れている。同図(diは文字多重信号りが重畳されてい
る水平走査期間を示すパルスで、いわゆる取り込みゲー
トと呼ばれるものである。受信側(−設けられる文字多
重信号りの処理回路では取り込みゲートGの発生期間に
文字データをサンプリングし、このサンプリングしたデ
ータをバッファメモリに書き込む動作等を行なう。
波数8151SO(5,7272MHz )のサンプリ
ングパルスSP(二よってサンプリングされる。この場
合、サンプリングパルスSPをクロックランイン信号C
Rに同期させることにより、フレーミングコードFCや
文字データ等が正確にサンプリングされるよう(こなさ
れている。同図(diは文字多重信号りが重畳されてい
る水平走査期間を示すパルスで、いわゆる取り込みゲー
トと呼ばれるものである。受信側(−設けられる文字多
重信号りの処理回路では取り込みゲートGの発生期間に
文字データをサンプリングし、このサンプリングしたデ
ータをバッファメモリに書き込む動作等を行なう。
第2図は文字多重信号処理回路の一例を示すブロック図
である。図に於いて、映像検波回路11によって映像検
波されたビデオ信号は波形整形回路12.同期分離回路
13に供給される。
である。図に於いて、映像検波回路11によって映像検
波されたビデオ信号は波形整形回路12.同期分離回路
13に供給される。
波形整形回路1zでは文字多重信号がレベルスライスさ
れ、TTL()ランジスタトランジスタロジック)レベ
ルの信号に変換される。同期分離回路13では水平同期
信号8H及び垂直同期信号SVが分離される。垂直位置
カウンタ14、水平位置カウンタ15は同期分離回路1
3によって分離された垂直同期信号8v及び水平同期信
号914ユよってカウント値がリセットされる。取り込
みゲート発生回路16は垂直位置カウンタ14、水平位
置カウンタ15のカウント値を基ベニ文字多重信号りが
重畳されている位置で第1図(diで説明したような取
り込みゲ−)Gを発生させる、 サンプリングパルス発生回路17は取り込みゲート発生
回路16より収り込みゲートGが出力されると、波形整
形回路12にてTTLレベルの信号4=変換された文字
多重信号のクロックランイン信号CMに同期したサンプ
リングパルスSP、l導出する。サンプリング回路J8
ではサンプリングパルス発生回路17から出力されるサ
ンプリングパルス8Pを用いて波形整形回路12から出
力されるフレーミングコードFCや文字データ等がサン
プリングされ、かつこのサンプリングされたデータの直
並列変換がなされる。この直並列変換の済んだチンプリ
ングデータはフレーミングコード検出回路19に供給さ
れる。そして、フレーミングコードFCが一致したとき
のみ、文字データ等がバッファメモリ20(二書き込ま
れる。
れ、TTL()ランジスタトランジスタロジック)レベ
ルの信号に変換される。同期分離回路13では水平同期
信号8H及び垂直同期信号SVが分離される。垂直位置
カウンタ14、水平位置カウンタ15は同期分離回路1
3によって分離された垂直同期信号8v及び水平同期信
号914ユよってカウント値がリセットされる。取り込
みゲート発生回路16は垂直位置カウンタ14、水平位
置カウンタ15のカウント値を基ベニ文字多重信号りが
重畳されている位置で第1図(diで説明したような取
り込みゲ−)Gを発生させる、 サンプリングパルス発生回路17は取り込みゲート発生
回路16より収り込みゲートGが出力されると、波形整
形回路12にてTTLレベルの信号4=変換された文字
多重信号のクロックランイン信号CMに同期したサンプ
リングパルスSP、l導出する。サンプリング回路J8
ではサンプリングパルス発生回路17から出力されるサ
ンプリングパルス8Pを用いて波形整形回路12から出
力されるフレーミングコードFCや文字データ等がサン
プリングされ、かつこのサンプリングされたデータの直
並列変換がなされる。この直並列変換の済んだチンプリ
ングデータはフレーミングコード検出回路19に供給さ
れる。そして、フレーミングコードFCが一致したとき
のみ、文字データ等がバッファメモリ20(二書き込ま
れる。
バッファメモリ20C:書き込まれた文字デー夕等はR
OM (リードオンリーメモリ)zlのプログラムに従
ってCPUjffi(=よって所定の処理が施され、パ
ターンメモリ23及び色メモリ24に書き込まれる。パ
ターンメモリ23及び色メモ!J j 41m書き込ま
れたパターンデータ決び色データは垂直位置カウンタ1
4及び水平位置カウンタJ5の出力を基にアドレス発生
回路2sより出力されるテレビジョン信号(:同期した
アドレス指定信号に従って読み出され、パターン・色デ
コーダ回路26に供給される。このパターン・色デコー
ダ回路26では入力データはR軸、G軸、B軸の色信号
及び輝度信号に変換される。このパターン・色デコーダ
回路J6の出力信号は出力インターフェース回路21懺
二よってアナログ信号に変換された後、受像管(図示せ
ず)に供給され、tl!Il像表示される。
OM (リードオンリーメモリ)zlのプログラムに従
ってCPUjffi(=よって所定の処理が施され、パ
ターンメモリ23及び色メモリ24に書き込まれる。パ
ターンメモリ23及び色メモ!J j 41m書き込ま
れたパターンデータ決び色データは垂直位置カウンタ1
4及び水平位置カウンタJ5の出力を基にアドレス発生
回路2sより出力されるテレビジョン信号(:同期した
アドレス指定信号に従って読み出され、パターン・色デ
コーダ回路26に供給される。このパターン・色デコー
ダ回路26では入力データはR軸、G軸、B軸の色信号
及び輝度信号に変換される。このパターン・色デコーダ
回路J6の出力信号は出力インターフェース回路21懺
二よってアナログ信号に変換された後、受像管(図示せ
ず)に供給され、tl!Il像表示される。
なお、28はキーボードで斌り、29は例えば−面上で
文字放送を表示する位置を指定する表示位置指定データ
等が格納されるRAM(ランダムアクセスメモリ)であ
る。
文字放送を表示する位置を指定する表示位置指定データ
等が格納されるRAM(ランダムアクセスメモリ)であ
る。
以上、文字多重信号処理回路の一例について概略的に述
べたが、文字多重信号処理回路(二於いて、正確な画像
表示を行なう為には、サンプリング回路18にて文字デ
ータ等を1正′確に誉ンプリングする必要がある。この
為(二は、サンプリングパルス発生回路17から出力さ
れるサンプリングパルス8Pがクロックランイン信号C
Rに正確4−同期したパルスである必要がある、ところ
で、入力信号をサンプリングする為にこの入力信号に同
期したサンプリングパルスBPを得る5:は一般にアナ
ログ方式とディジタル方式の2種類の方式が考えられる
。文字多重信号のサンプリングにアナログ方式を採用す
る場合は、現在テレビジョン受像機で使用している色副
搬送波の同期回路Cユ見られるよう(:クロツクランイ
ン信号ORを抽出し、このクロックランイン信号CRに
′□サンプリングパルスSPを導出する発振器の動作を
同期させればよい。また、ディジタル方式を採用する場
合は、クロックランイン信号CI(の数倍のFM波数に
よりクロックランイン信号CRをサンプリングし、クロ
ックランイン信号CIとこのクロックランイン信号CR
をサンプリングする為のサンプリングパルスとの位相ず
れを検出し、文字多重信号をサンプリングする為のサン
プリングパルスSPを導出する発振器に同期をかければ
よい。
べたが、文字多重信号処理回路(二於いて、正確な画像
表示を行なう為には、サンプリング回路18にて文字デ
ータ等を1正′確に誉ンプリングする必要がある。この
為(二は、サンプリングパルス発生回路17から出力さ
れるサンプリングパルス8Pがクロックランイン信号C
Rに正確4−同期したパルスである必要がある、ところ
で、入力信号をサンプリングする為にこの入力信号に同
期したサンプリングパルスBPを得る5:は一般にアナ
ログ方式とディジタル方式の2種類の方式が考えられる
。文字多重信号のサンプリングにアナログ方式を採用す
る場合は、現在テレビジョン受像機で使用している色副
搬送波の同期回路Cユ見られるよう(:クロツクランイ
ン信号ORを抽出し、このクロックランイン信号CRに
′□サンプリングパルスSPを導出する発振器の動作を
同期させればよい。また、ディジタル方式を採用する場
合は、クロックランイン信号CI(の数倍のFM波数に
よりクロックランイン信号CRをサンプリングし、クロ
ックランイン信号CIとこのクロックランイン信号CR
をサンプリングする為のサンプリングパルスとの位相ず
れを検出し、文字多重信号をサンプリングする為のサン
プリングパルスSPを導出する発振器に同期をかければ
よい。
背景技術の問題点
しかしながら、前述したアナログ方式を用いる場合は、
文字多重信号は一般(二lフィールドシ:1回しかこな
い為、同期回路のゲイン、時定数等が間−となり、同期
回路の設計が難しくなるばかりかクロックランイン信号
CR(m正確(二同期したサンプリングパルス8Pを得
難い問題がある。
文字多重信号は一般(二lフィールドシ:1回しかこな
い為、同期回路のゲイン、時定数等が間−となり、同期
回路の設計が難しくなるばかりかクロックランイン信号
CR(m正確(二同期したサンプリングパルス8Pを得
難い問題がある。
また、ディジタル方式を用いる場合は、サンプリングパ
ルス8Pの位相ずれを20nseo以内に押える為には
クロックランイン信号C,Rをサンプリングするパルス
としてクロックランイン信号citの8倍という非常(
:高い周波数(約45MHs+)のパルスを用いる必要
がある。この為、このパルスをカウントするカウンタ回
路は非常に高価なものとなる。
ルス8Pの位相ずれを20nseo以内に押える為には
クロックランイン信号C,Rをサンプリングするパルス
としてクロックランイン信号citの8倍という非常(
:高い周波数(約45MHs+)のパルスを用いる必要
がある。この為、このパルスをカウントするカウンタ回
路は非常に高価なものとなる。
さらに、文字多電信号は垂直帰線期間の1水平走査期間
だけliU費されているとは限らず、数水平走査期間に
わたり重畳されてくることがある。この場合、文字多重
信号の位相は重畳される水平走査期量感−よって異なる
為、各水平走査期間毎イニ必らず先頭のクロックランイ
ン信号CRでサンプリングパルスSPの位相を修正する
必要がある。この為、サンプリングパルス発生回路とし
てはクロックランイン信号CRの位相が変化しても速み
やかにこの変化(二応答してクロックランイン信号CR
c正確C:同期したサンプリングパルスSPを得るもの
である必整がある。
だけliU費されているとは限らず、数水平走査期間に
わたり重畳されてくることがある。この場合、文字多重
信号の位相は重畳される水平走査期量感−よって異なる
為、各水平走査期間毎イニ必らず先頭のクロックランイ
ン信号CRでサンプリングパルスSPの位相を修正する
必要がある。この為、サンプリングパルス発生回路とし
てはクロックランイン信号CRの位相が変化しても速み
やかにこの変化(二応答してクロックランイン信号CR
c正確C:同期したサンプリングパルスSPを得るもの
である必整がある。
発明の目的
この発明は王妃の事情Cユ対処すべくなされたもので、
入力信号Cm正確に同期したサンプリングパルスを得る
ことができ、かつ入力信号の位相変化に対する応答が早
く、しかも回路設計が容易°セかつ高価なカウンタ回路
も必要とせず、文字多重信号をチンプリングするチンブ
リングパルスの生成に好適なサンプリングパルス発生回
路を提供することを目的とする。
入力信号Cm正確に同期したサンプリングパルスを得る
ことができ、かつ入力信号の位相変化に対する応答が早
く、しかも回路設計が容易°セかつ高価なカウンタ回路
も必要とせず、文字多重信号をチンプリングするチンブ
リングパルスの生成に好適なサンプリングパルス発生回
路を提供することを目的とする。
発明の概倭
そこで、この発明はサンプリングパルス8Fと同じ周波
数を有し、位相がそれぞれ所定時間ずつ異なる複数の信
号を生成し、この複数の信号の中で位相が鏝も進んだ信
号を基準信号としてこの信号と入力信号の基準位相信号
との位相差を示す誤差信号を検出し、この誤差信号を上
述した複数の信号でサンプリングして得たデータより基
準信号と上述した変換4M号との位相差を検出して前記
基準信号よりこの位相差分だけ位相の遅れた信号を上述
した複数の信号の中から選択するとともに、基準信号の
位相が変換信□ 号の位相より遅れている場合は上述した選択信号の位相
を反転し、逆−二進んでいる場合はそのままにし、これ
をサンプリングパルス8Pとして利用するようじ構成し
たものである。
数を有し、位相がそれぞれ所定時間ずつ異なる複数の信
号を生成し、この複数の信号の中で位相が鏝も進んだ信
号を基準信号としてこの信号と入力信号の基準位相信号
との位相差を示す誤差信号を検出し、この誤差信号を上
述した複数の信号でサンプリングして得たデータより基
準信号と上述した変換4M号との位相差を検出して前記
基準信号よりこの位相差分だけ位相の遅れた信号を上述
した複数の信号の中から選択するとともに、基準信号の
位相が変換信□ 号の位相より遅れている場合は上述した選択信号の位相
を反転し、逆−二進んでいる場合はそのままにし、これ
をサンプリングパルス8Pとして利用するようじ構成し
たものである。
発明の実施例
以下、図面を参照してこの発明の一実施例を詳細−一説
明する。なお、以下の説明ではこの発明を文字多重信号
りをサンプリングする為のパルスを生成する回路(二連
用した場合を代表として説明する。
明する。なお、以下の説明ではこの発明を文字多重信号
りをサンプリングする為のパルスを生成する回路(二連
用した場合を代表として説明する。
第S図はこの実施例の回路図である。図に於いて、31
はフリーランの信号を出力する発振回路である。この発
振回路31の発振周波数はサンプリングパルス8Pの周
波数と等しい値(−設定されている。この発振回路31
の出力信号は第1の遅延回路321:供給される。この
遅延回路32は入力信号を1+Jn(6)ずつ遅延させ
ることにより位相の異なる複数の信号を導出する。
はフリーランの信号を出力する発振回路である。この発
振回路31の発振周波数はサンプリングパルス8Pの周
波数と等しい値(−設定されている。この発振回路31
の出力信号は第1の遅延回路321:供給される。この
遅延回路32は入力信号を1+Jn(6)ずつ遅延させ
ることにより位相の異なる複数の信号を導出する。
なお、この信号の中には例えば発振回路31の出力信号
、つまり全く遅延させない信号も含むものとする。遅延
回路32の各信号は11の切換回路33に供給される。
、つまり全く遅延させない信号も含むものとする。遅延
回路32の各信号は11の切換回路33に供給される。
この切換回路33は遅延回路s2から供給される複数の
信号の中からいずれか1つを任意に選択可能である。切
換回路33がいずれの信号を選択するかは記憶回路34
から供給される制御信号によって制御される。切換回路
33によって選択された信号は第2の切換回路351:
供給される。この第2の切換回路35は詳細を後述する
ROM回路40から供給される制御信号を基に切換回路
33から供給される信号をそのまま出力するか位相を反
転させて出力するかを決める。つまり、入力信号の正転
1反転を制御する。この切換回路35の出力信号がサン
プリングパルス8Pとして利用される。
信号の中からいずれか1つを任意に選択可能である。切
換回路33がいずれの信号を選択するかは記憶回路34
から供給される制御信号によって制御される。切換回路
33によって選択された信号は第2の切換回路351:
供給される。この第2の切換回路35は詳細を後述する
ROM回路40から供給される制御信号を基に切換回路
33から供給される信号をそのまま出力するか位相を反
転させて出力するかを決める。つまり、入力信号の正転
1反転を制御する。この切換回路35の出力信号がサン
プリングパルス8Pとして利用される。
ここで、切換回路13と35の動作を制御する為の構成
及び動作を説明する。波形整形回路121:よってTT
Lレベルの信号に変換された文字多重信号は2人力エク
スクル−シブノア回路36の一方の入力端6二は直接供
給されるとともに、他方の入力端4:は第2の遅延回路
31を介して供給される。この遅延回路37の遅延量は
約8g n 5ee4ニー9定されている。これ1:よ
り、文字多重信号りのクロックランイン信号CMは周波
数を2倍に変換されてエクスクル−シブノア回路36の
出力端に導出される。゛すなわち、クロックランイン信
号ORは周波数が475f8Cで、1サイクルが85o
n(3)であるので、これを遅延回路37で約l/、サ
イクル遅らせることI:より、エクスクルーンプノア回
路36からクロックランイン信号ORの2倍の周波数8
7′5fBO1つまりサンプリングパルスSPと同一周
波数の信号が得られる。
及び動作を説明する。波形整形回路121:よってTT
Lレベルの信号に変換された文字多重信号は2人力エク
スクル−シブノア回路36の一方の入力端6二は直接供
給されるとともに、他方の入力端4:は第2の遅延回路
31を介して供給される。この遅延回路37の遅延量は
約8g n 5ee4ニー9定されている。これ1:よ
り、文字多重信号りのクロックランイン信号CMは周波
数を2倍に変換されてエクスクル−シブノア回路36の
出力端に導出される。゛すなわち、クロックランイン信
号ORは周波数が475f8Cで、1サイクルが85o
n(3)であるので、これを遅延回路37で約l/、サ
イクル遅らせることI:より、エクスクルーンプノア回
路36からクロックランイン信号ORの2倍の周波数8
7′5fBO1つまりサンプリングパルスSPと同一周
波数の信号が得られる。
エクスクル−シブノア回路36の出力信号Soは2人力
エクスクル−シブオア回路38の一方の入力端(二供給
される。このエクスクル−シブオア回路38の他方の入
力端には遅延回路32によって得られる複数の信号のう
ち、全く遅延されない信号が&準信号S1として供給さ
れている。エクスクル−Vプオア回路38は遅延回路3
2から供給される基準信号81とエクスクル−シブノア
回路36の出力信号S・との位相差を示す誤差信号S3
を出力する。
エクスクル−シブオア回路38の一方の入力端(二供給
される。このエクスクル−シブオア回路38の他方の入
力端には遅延回路32によって得られる複数の信号のう
ち、全く遅延されない信号が&準信号S1として供給さ
れている。エクスクル−Vプオア回路38は遅延回路3
2から供給される基準信号81とエクスクル−シブノア
回路36の出力信号S・との位相差を示す誤差信号S3
を出力する。
この誤差信号83はサンプリング回路39に供給され、
遷延回路32から出力される複数の信号によってサンプ
リングされる。このサンプリングデータはROM回路4
oに供給される。
遷延回路32から出力される複数の信号によってサンプ
リングされる。このサンプリングデータはROM回路4
oに供給される。
ROM回路40はサンプリングデータに基づいてエクス
クル−シブノア回路36の出力信号8・よりも基準信号
81の位相が進んでいるか遅れているかの進遅データX
を出力するとともに、位相差の大きさを示す位相差デー
タYを出力する。
クル−シブノア回路36の出力信号8・よりも基準信号
81の位相が進んでいるか遅れているかの進遅データX
を出力するとともに、位相差の大きさを示す位相差デー
タYを出力する。
ROM回路40の出力データのうち位相差データYは比
較回路41に一方の入力として供給される。この比較回
路41の他方の入力としては記憶回路34鑑二記憶され
ているデータが供給される。比較回路41は両データの
大小を比較し、記憶回路J4のデータが小さければ、演
算回路42にて記憶回路34のデータに所定値を加算す
る。逆に小さければ吋憶回路34のデータから所定値を
減算する。この演算結果が記憶回路34の新データとな
り、記憶回路34のデータが書き換えられる。これシー
より切換回路33では今、選択している信号よりも位相
が10nsec遅れた信号を選択する。切換回路35は
ROM回路40より基準信号S1の位相がエクスクル−
シブノア回路36の出力信号Soの位相よりも進んでい
るとの進遅データXが得られている場合は切換回路33
で選択された信号をそのまま(正転)出力する。逆に遅
れているとの進遅データXが得られている場合は反転し
て出力する。
較回路41に一方の入力として供給される。この比較回
路41の他方の入力としては記憶回路34鑑二記憶され
ているデータが供給される。比較回路41は両データの
大小を比較し、記憶回路J4のデータが小さければ、演
算回路42にて記憶回路34のデータに所定値を加算す
る。逆に小さければ吋憶回路34のデータから所定値を
減算する。この演算結果が記憶回路34の新データとな
り、記憶回路34のデータが書き換えられる。これシー
より切換回路33では今、選択している信号よりも位相
が10nsec遅れた信号を選択する。切換回路35は
ROM回路40より基準信号S1の位相がエクスクル−
シブノア回路36の出力信号Soの位相よりも進んでい
るとの進遅データXが得られている場合は切換回路33
で選択された信号をそのまま(正転)出力する。逆に遅
れているとの進遅データXが得られている場合は反転し
て出力する。
初期状態、つまり誤差信号S2のサンプリングを開始す
る前は、記憶回路34のデータは切換回路33によって
;Ji延回路32の各信号のうち全く遅砥されていない
信号が選択されるようなデータに設定されている。そし
て、誤差信号S!のサンプリングが開始され、ROM回
路40から位相差データYが得られると、この位相差デ
ータYと記憶回路34に記憶されている■ データとの大小が比較され、その比較結果に基づいて演
算回路42で演算がなされ、記憶回路34のデータが書
き換えられる。この一連の動作は基準信号81のlクロ
ッ7分毎に繰り返えし行なわれる。これにより記憶回路
34のデータが変化して行き、ROM回路40の位相差
データに一致するようになる。
る前は、記憶回路34のデータは切換回路33によって
;Ji延回路32の各信号のうち全く遅砥されていない
信号が選択されるようなデータに設定されている。そし
て、誤差信号S!のサンプリングが開始され、ROM回
路40から位相差データYが得られると、この位相差デ
ータYと記憶回路34に記憶されている■ データとの大小が比較され、その比較結果に基づいて演
算回路42で演算がなされ、記憶回路34のデータが書
き換えられる。この一連の動作は基準信号81のlクロ
ッ7分毎に繰り返えし行なわれる。これにより記憶回路
34のデータが変化して行き、ROM回路40の位相差
データに一致するようになる。
43はカウンタ回路で、サンプリングパルスSPの位相
がクロックランイン信号CRの位相と同期した時点で位
相合せ動作を停止させる。
がクロックランイン信号CRの位相と同期した時点で位
相合せ動作を停止させる。
すなわち、位相が一致したことの判定はROM回路40
から出力される位相差データYと記憶回路34のデータ
が一致したときに比較回路41から出力される一致パル
スをカウントし、このカウント値が所定値に達したとき
(二行なう。
から出力される位相差データYと記憶回路34のデータ
が一致したときに比較回路41から出力される一致パル
スをカウントし、このカウント値が所定値に達したとき
(二行なう。
そして、位相合せ動作を停ルさせることはそのカウント
アツプ出力をインバータ44を介して2人カアンド回路
45の一方の入力端(=供給し、このアンド回路45の
他方の入力端に供給されている記憶回路34のラッチパ
ルスがこの記憶回路34に供給されるのを111止する
ことC:よって行なわれる。なお、記憶回路34のラッ
チパルスとしては例えば、連結回路S2の複数の信号の
うち全く遅砥されない信号が用いられている。比較回路
41から出力される一致パルスが所定数4−なったとき
、位相合せ動作を停止させるようにしたのは、1回だけ
の一致だとノイズ等の影響による誤動作が考えられる為
で、数回の一致を取って判定することじよりノイズ等に
よる誤動作を極力少なくすることができる。なお、グロ
ックランイン信号CRの到来期間(:比較回路41から
所定数の一致パルスが得られないごとも考えられるので
、カウンタ回路43は一致パルスの他に遅砥回路32の
複数の信号のうち全く遅砥されない信号をカウントする
ことにより、一致パルスが所定数に達しない場合でも皇
紀信号のカウント値が16、つまりクロックランイン信
号CI(の8個分をカウントしたときはカウントアツプ
状態となり、記憶回路34に対するラッチパルスの供給
を阻止するようになっている。なお、カウンタ回路43
は取り込みゲートGにより、文字多電信号りが存在しな
い期間はクリアされるように設定されている。
アツプ出力をインバータ44を介して2人カアンド回路
45の一方の入力端(=供給し、このアンド回路45の
他方の入力端に供給されている記憶回路34のラッチパ
ルスがこの記憶回路34に供給されるのを111止する
ことC:よって行なわれる。なお、記憶回路34のラッ
チパルスとしては例えば、連結回路S2の複数の信号の
うち全く遅砥されない信号が用いられている。比較回路
41から出力される一致パルスが所定数4−なったとき
、位相合せ動作を停止させるようにしたのは、1回だけ
の一致だとノイズ等の影響による誤動作が考えられる為
で、数回の一致を取って判定することじよりノイズ等に
よる誤動作を極力少なくすることができる。なお、グロ
ックランイン信号CRの到来期間(:比較回路41から
所定数の一致パルスが得られないごとも考えられるので
、カウンタ回路43は一致パルスの他に遅砥回路32の
複数の信号のうち全く遅砥されない信号をカウントする
ことにより、一致パルスが所定数に達しない場合でも皇
紀信号のカウント値が16、つまりクロックランイン信
号CI(の8個分をカウントしたときはカウントアツプ
状態となり、記憶回路34に対するラッチパルスの供給
を阻止するようになっている。なお、カウンタ回路43
は取り込みゲートGにより、文字多電信号りが存在しな
い期間はクリアされるように設定されている。
これはこの期間に系の安定化を図る為である。
この実施例の場合、エクスクル−シブノア回路46の出
力信号8・がこの発明の入力信号を意味する。
力信号8・がこの発明の入力信号を意味する。
ここで、第8図の具体的回路構成の一例を第4図に示し
、その構成及び動作を第5図のタイミングチャート及び
発明の詳細な説明の一番最後C二載せる表を参照しなが
ら説明する。
、その構成及び動作を第5図のタイミングチャート及び
発明の詳細な説明の一番最後C二載せる表を参照しなが
ら説明する。
まず、第5図(a) (:示す信号は取り込みゲートG
である。同図(b) t:示す信号は波形整形回路12
から出力されるクロックランイン信号CRである。同図
(e) l:示す信号はこのクロックランイン信号CR
v遅延回路37で遅延した信号CB’である。同図(d
l (m示す信号はエクスクル−シブノア回路36の出
力信号8・で、周波数は8,151B □である。同図
(e)に示す信号は発振回路31から出力されるフ、リ
ーランの信号で、基準信号81等に相当する。同図(f
)はエクスクル−シブオア回路38から出力される誤差
信号83である。同図(g)〜(El)は遅延回路32
から出力される誤差信号S・のサンプリングパルスであ
る。遅延回路32は第4図に示す如く9個のT ’1’
L遅延線321〜329を有する。各T’l’L遅延
線321〜329は1Qnseeの遅装置を有する。こ
のうち、T ’1’ L遅延線32ノの入力信号は基準
信号81.記憶回路34のラッチパルス、カウンタ43
のクロックパルスとして用いられる。また、このTTL
遅延線321の人出力信号及びTTL遅−延線322〜
327の出力信号は切換回路33(:供給される。また
、T1’L遅延線322〜329の出力信号は誤差信号
83のサンプリングパルスとして用いられる。
である。同図(b) t:示す信号は波形整形回路12
から出力されるクロックランイン信号CRである。同図
(e) l:示す信号はこのクロックランイン信号CR
v遅延回路37で遅延した信号CB’である。同図(d
l (m示す信号はエクスクル−シブノア回路36の出
力信号8・で、周波数は8,151B □である。同図
(e)に示す信号は発振回路31から出力されるフ、リ
ーランの信号で、基準信号81等に相当する。同図(f
)はエクスクル−シブオア回路38から出力される誤差
信号83である。同図(g)〜(El)は遅延回路32
から出力される誤差信号S・のサンプリングパルスであ
る。遅延回路32は第4図に示す如く9個のT ’1’
L遅延線321〜329を有する。各T’l’L遅延
線321〜329は1Qnseeの遅装置を有する。こ
のうち、T ’1’ L遅延線32ノの入力信号は基準
信号81.記憶回路34のラッチパルス、カウンタ43
のクロックパルスとして用いられる。また、このTTL
遅延線321の人出力信号及びTTL遅−延線322〜
327の出力信号は切換回路33(:供給される。また
、T1’L遅延線322〜329の出力信号は誤差信号
83のサンプリングパルスとして用いられる。
サンプリング回路39は8個のDフリップフロラプ回路
391〜398から成り、各り入力端に誤差信号83が
供給されている。そして、前述したサンプリングパルス
84〜811は各対応するDフリップフロラプ回路39
1〜398のクロック入力端に供給されている。サンプ
リング回路39の8ピツトのチンプリングデータA0〜
A1はROM回路40に供給される。
391〜398から成り、各り入力端に誤差信号83が
供給されている。そして、前述したサンプリングパルス
84〜811は各対応するDフリップフロラプ回路39
1〜398のクロック入力端に供給されている。サンプ
リング回路39の8ピツトのチンプリングデータA0〜
A1はROM回路40に供給される。
ROM回路40の出力データは例えば4ビツト(Ds〜
Do )から成り、このうちり、〜D。
Do )から成り、このうちり、〜D。
が位相データYとして利用され、最上位ビットDIが進
遅データXとして利用される。同様に記憶回路34のデ
ータも8ピツ)Qs=Q1から成る。
遅データXとして利用される。同様に記憶回路34のデ
ータも8ピツ)Qs=Q1から成る。
表に於いて、サンプリングデータA・〜Aマがl l
l 11111 gm相当する部分が基準信号8にの位
相とエクスクル−シブノア回路36の出力信号S・の位
相が1stl°ずれている場合I:相当する。ここを境
C二表中上方は位相が進んでいる状態、つまり第5図(
e)に破線で示す基準信号81が図示矢印al方回にレ
フトしている場合である。そして、この部分で表中上方
に行けば行く程位相進みが小さくなる。一方、上記境を
中心(二表中下方は位相が遅れている場合、つまり基準
信号が図示矢印11方向にレフトしている場合である。
l 11111 gm相当する部分が基準信号8にの位
相とエクスクル−シブノア回路36の出力信号S・の位
相が1stl°ずれている場合I:相当する。ここを境
C二表中上方は位相が進んでいる状態、つまり第5図(
e)に破線で示す基準信号81が図示矢印al方回にレ
フトしている場合である。そして、この部分で表中上方
に行けば行く程位相進みが小さくなる。一方、上記境を
中心(二表中下方は位相が遅れている場合、つまり基準
信号が図示矢印11方向にレフトしている場合である。
そして、この部分では表中下方6二行けば行く程位相遅
れが大きくなる。基準信号S1の位相が進んでいる場合
は、基準信号SRよりも位相の遅れた信号をサンプリン
グパルスSPとして選択して行けばよいので、ROM回
路40から出力される進遅データX、つまりビットDs
は0となり、切換回路33で選択された遅延回路32の
任意の信号は切換回路35からそのまま(正転)出力さ
れる。一方、基準信号S1の位相が遅れている場合は、
基準信号81よりも位相の進んだ信号をサンプリングパ
ルス8Pとして選択する必要があるので、この場合は進
遅データXはlとなり、切換回路33で選択されな基準
4ti号81を連線させた信号は切換回路35にて反転
されて出力される。−第5図は基準信号81の位詐が信
号S・の位相よりも遅れている場合を代表として示す。
れが大きくなる。基準信号S1の位相が進んでいる場合
は、基準信号SRよりも位相の遅れた信号をサンプリン
グパルスSPとして選択して行けばよいので、ROM回
路40から出力される進遅データX、つまりビットDs
は0となり、切換回路33で選択された遅延回路32の
任意の信号は切換回路35からそのまま(正転)出力さ
れる。一方、基準信号S1の位相が遅れている場合は、
基準信号81よりも位相の進んだ信号をサンプリングパ
ルス8Pとして選択する必要があるので、この場合は進
遅データXはlとなり、切換回路33で選択されな基準
4ti号81を連線させた信号は切換回路35にて反転
されて出力される。−第5図は基準信号81の位詐が信
号S・の位相よりも遅れている場合を代表として示す。
今、サンプリングデータAo%Ayが(Jut)Lll
lllであるとすると、このときのROM回路40の出
力データDs−D・は表より1100となる。
lllであるとすると、このときのROM回路40の出
力データDs−D・は表より1100となる。
この状態は、基準信号81がエフシフルーシブノア回路
j6の出力信号8oC対して41Jnsec連れている
状態である。この場合、基準信号81の位相が遅れてい
るから、ROM回路4゜から出力される進遅データX(
ピッ)Ds)は1となる。また、位相差データY(ビッ
トD3〜Do )は100となり、4きざみ分ずれてい
ることを示す。
j6の出力信号8oC対して41Jnsec連れている
状態である。この場合、基準信号81の位相が遅れてい
るから、ROM回路4゜から出力される進遅データX(
ピッ)Ds)は1となる。また、位相差データY(ビッ
トD3〜Do )は100となり、4きざみ分ずれてい
ることを示す。
ところで、誤差信号81のサンプリングが開始される直
重では記憶回路34のデータQs〜Q1は000にあり
、切換回路33では基準信号81と等しいイg号が選択
されている。比較回路41ではまずROM回路40から
出力される位相差データYIUUと記憶回路34のデー
タ000との比較がなされる。この場合、位相差データ
Yの方が大きいので、演算回路4zでは記憶回路34の
データに+1する演算が行なわれ、この演算結果OUl
が記憶回路34の新データとなる。これにより、切換回
路33ではTTL遅延線321の出力信□号83が選択
される。この場合、サンプリングパルス8Pはまだ(d
号S・に同期していないので、基準信号81の次のクロ
ックで再び上述した動作が繰り返えされ、記憶回路34
のデータは0101こ書き換えられる。このような動作
を基準信号81の4クロック分にわたって繰り返えすと
、記憶回路3dのデータは100となる。これにより、
サンプリングパルスSPは信号S・、言い換えればクロ
ックランイン信号CRに同期したことになる。これを第
5図を用いて説明すると、同図(e)4二示す基準信号
S!のクロックc1がら位相合せ動作が始まり、クロッ
クc4で切換回路33によって信号S@ (同図(el
参照)が選択されたところで位相合せが終了する。但し
、この信号8−はエクスクル−シブノア回路36の出力
信号8oとは位相が180’異なるので切換回路35で
反転される。
重では記憶回路34のデータQs〜Q1は000にあり
、切換回路33では基準信号81と等しいイg号が選択
されている。比較回路41ではまずROM回路40から
出力される位相差データYIUUと記憶回路34のデー
タ000との比較がなされる。この場合、位相差データ
Yの方が大きいので、演算回路4zでは記憶回路34の
データに+1する演算が行なわれ、この演算結果OUl
が記憶回路34の新データとなる。これにより、切換回
路33ではTTL遅延線321の出力信□号83が選択
される。この場合、サンプリングパルス8Pはまだ(d
号S・に同期していないので、基準信号81の次のクロ
ックで再び上述した動作が繰り返えされ、記憶回路34
のデータは0101こ書き換えられる。このような動作
を基準信号81の4クロック分にわたって繰り返えすと
、記憶回路3dのデータは100となる。これにより、
サンプリングパルスSPは信号S・、言い換えればクロ
ックランイン信号CRに同期したことになる。これを第
5図を用いて説明すると、同図(e)4二示す基準信号
S!のクロックc1がら位相合せ動作が始まり、クロッ
クc4で切換回路33によって信号S@ (同図(el
参照)が選択されたところで位相合せが終了する。但し
、この信号8−はエクスクル−シブノア回路36の出力
信号8oとは位相が180’異なるので切換回路35で
反転される。
但し、次のクロックでHUM回路4oから出力される位
相差データYがtillとなった場合には記憶回路34
のデータからlを減算しなければならない。この場合、
演算器42として加算器を用いる場合はその補数10L
II=1を加えたデータを加算すること(二より、1を
引算したことになるので、これを利用して記憶回路s4
のデータを100から011に変換することができる。
相差データYがtillとなった場合には記憶回路34
のデータからlを減算しなければならない。この場合、
演算器42として加算器を用いる場合はその補数10L
II=1を加えたデータを加算すること(二より、1を
引算したことになるので、これを利用して記憶回路s4
のデータを100から011に変換することができる。
第す図のタイミングチャーH=は基準信号81の位相が
信号8・よりも遅れている場合のみを示して説明したが
、進んでいる場合も同様で、記憶回路114のデータが
位相差データY4=一致するように記憶回路34のデー
タに1を加減算する動作を行なえばよい。但し、この場
合は切換回路35で信号を反転する必要はない。
信号8・よりも遅れている場合のみを示して説明したが
、進んでいる場合も同様で、記憶回路114のデータが
位相差データY4=一致するように記憶回路34のデー
タに1を加減算する動作を行なえばよい。但し、この場
合は切換回路35で信号を反転する必要はない。
また、基準信号8.の位相が1800ずれている場合は
切換回路S3で基準信号81を選択し、これを反転する
だけで位相が合うので、ROM回路40からは000と
いう位相差データYが出力される。
切換回路S3で基準信号81を選択し、これを反転する
だけで位相が合うので、ROM回路40からは000と
いう位相差データYが出力される。
このようにこの実施例は、サンプリングパルスBPと等
しい周波数を有する信号を出力する発振回路11の出力
信号を順次IQnsaずつ遅延させて壷数の位相の異な
る信号を生成する。
しい周波数を有する信号を出力する発振回路11の出力
信号を順次IQnsaずつ遅延させて壷数の位相の異な
る信号を生成する。
そして、遅延量の最も少ない信号を基準信号としてクロ
ックランイン信号CIから得られる信号8・との位相差
を示す誤差信号B−を生成する。そして、基準信号81
の半クロツク期間、例えばへイレベルの期間luwA!
信号8雪を上述した複数の遅延信号でサンプリングする
。そして、基準信号81の次の半クロツク期間にサンプ
リングデータな基砿二基準信号81と信号8゜との位相
差データYを検出し、切換回路3Jで選択される信号を
弁選択されている信号よりも位相が1Qnse遅れた次
の信号4二切り換える。
ックランイン信号CIから得られる信号8・との位相差
を示す誤差信号B−を生成する。そして、基準信号81
の半クロツク期間、例えばへイレベルの期間luwA!
信号8雪を上述した複数の遅延信号でサンプリングする
。そして、基準信号81の次の半クロツク期間にサンプ
リングデータな基砿二基準信号81と信号8゜との位相
差データYを検出し、切換回路3Jで選択される信号を
弁選択されている信号よりも位相が1Qnse遅れた次
の信号4二切り換える。
このような動作を基準信号81の各クロック毎に繰り返
えし、切換回路2J1;よって選択される信号と基準信
号Slとの位相差を基準信号8にと信号S・との位相!
lに1合わせるよう1ニジ、両者が合ったときの切換回
路JJの選択信号をサンプリングパルス8Fとして使用
する。このとき、切換回路33には基準信号S1を遅延
させた信号のみが供給されているので、基準信号81の
位相が信号8・より遅れている場合は、切換回路ISの
選択信号の位相を反転させるようにしている。したがっ
て、この実施例i:よれば、クロックランイン信号CR
(二正確に同期したサンプリングパルス8Pを得ること
ができる。
えし、切換回路2J1;よって選択される信号と基準信
号Slとの位相差を基準信号8にと信号S・との位相!
lに1合わせるよう1ニジ、両者が合ったときの切換回
路JJの選択信号をサンプリングパルス8Fとして使用
する。このとき、切換回路33には基準信号S1を遅延
させた信号のみが供給されているので、基準信号81の
位相が信号8・より遅れている場合は、切換回路ISの
選択信号の位相を反転させるようにしている。したがっ
て、この実施例i:よれば、クロックランイン信号CR
(二正確に同期したサンプリングパルス8Pを得ること
ができる。
また、りaツクランイン信号CRの位相が変化した場合
でも、その都度速みやかにサンプリングパルス8Pの位
相を修正することができるので、文字多重信号りが重畳
される水平走査期間が変わっても確実に文字多重信号り
をサンプリングし得るようなサンプリングパルスSPを
得ることができる。
でも、その都度速みやかにサンプリングパルス8Pの位
相を修正することができるので、文字多重信号りが重畳
される水平走査期間が変わっても確実に文字多重信号り
をサンプリングし得るようなサンプリングパルスSPを
得ることができる。
また、動作N4波数がサンプリングパルス8Pの局波数
と同じでよい為、回路素子に高価な高速の素子を必要と
せず、かつ回路設計が容易となり、また、位相制御時積
分効果が働くので、ノイズの影響を受は難い利点がある
。
と同じでよい為、回路素子に高価な高速の素子を必要と
せず、かつ回路設計が容易となり、また、位相制御時積
分効果が働くので、ノイズの影響を受は難い利点がある
。
なお、この発明は先の実施例に限定されるものではない
。例えば、轡娠回路3)の出力信号を遅延させる手段と
しては、TTL遅延線(二限らず、TTL論理ゲートの
遅れを利用するような構成であってもよい。この他にも
各部の具体的構成は種々様々変形実施可能である。
。例えば、轡娠回路3)の出力信号を遅延させる手段と
しては、TTL遅延線(二限らず、TTL論理ゲートの
遅れを利用するような構成であってもよい。この他にも
各部の具体的構成は種々様々変形実施可能である。
また、この発明は文字多重放送信号をサンプリングする
為のパルスを生成する回路以外にも適用可能なことは勿
論である。
為のパルスを生成する回路以外にも適用可能なことは勿
論である。
発明の効果
このようにこの発明によれば、入力信号に正確(−同期
したサンプリングパルスを得ることができ、かつ入力信
号の位相変化に対する応答が早く、しかも回路設計が容
易でかつ高価なカウンタ回路も必要とせず、文字多重信
号をサンプリングするサンプリングパルスの生成(二好
適なサンプリングパルス発生回路を提供することができ
る。
したサンプリングパルスを得ることができ、かつ入力信
号の位相変化に対する応答が早く、しかも回路設計が容
易でかつ高価なカウンタ回路も必要とせず、文字多重信
号をサンプリングするサンプリングパルスの生成(二好
適なサンプリングパルス発生回路を提供することができ
る。
411
第1図(s)〜(d)は文字多重放送の信号フォーマッ
トを説明する為の信号波形図、第2図は文字多重信号処
理回路の一例を示すブロック図、第8図はこの発明に係
るサンプリングパルス発生回路の一実施例を示す回路図
、il’s4図は第8図の具体的構成の一例を示す回路
図、第5図(ml−(01は第4図の動作説明に供する
タイミングチャートである。 31・・・発振回路、32・・・第1の遅延回路、33
・・・第1の切換回路、34・・・記憶回路、35・・
・第2の記憶回路、36・・・エクスクル−シブノア回
路、Sy・・・第2の遅延回路、38・・・エフシフル
ーシブオア回路、39・・・サンプリング回路、40・
・・ROM回路、41・・・比較回路、42・・・演算
回路、4S・・・カウンタ回路、44・・・インバー!
回路、45・・・アンド回路。
トを説明する為の信号波形図、第2図は文字多重信号処
理回路の一例を示すブロック図、第8図はこの発明に係
るサンプリングパルス発生回路の一実施例を示す回路図
、il’s4図は第8図の具体的構成の一例を示す回路
図、第5図(ml−(01は第4図の動作説明に供する
タイミングチャートである。 31・・・発振回路、32・・・第1の遅延回路、33
・・・第1の切換回路、34・・・記憶回路、35・・
・第2の記憶回路、36・・・エクスクル−シブノア回
路、Sy・・・第2の遅延回路、38・・・エフシフル
ーシブオア回路、39・・・サンプリング回路、40・
・・ROM回路、41・・・比較回路、42・・・演算
回路、4S・・・カウンタ回路、44・・・インバー!
回路、45・・・アンド回路。
Claims (1)
- 入力信号をチンプリングする為のサンプリングパルスを
前記入力信号の先順c:設けられる該入力信号の基準位
相を示す基準位相信号に周期させるようにして生成する
サンプリングパルス発生回路1:於いて、前記チンプリ
ングパルスと等しい陶波数を有し位相がそれぞれ所定特
開ずつ異なる複数の信号を生成する信号生成手段と、こ
の信号生成手段の複数の信号の中がらいずれか1つの信
号を任意に選択可能な第1の切換手段と、この第1の切
換手段によって選択すべき信号を決める為の制御信号を
導出するとともにこの制御信号を保持可能な制御信号出
方手段と、前記第1の切換手段によって選択された信号
をそのままあるいは位相を反転した状態で出力可能な第
2の切換手段と、前記信号生成手段の複数の信号のうち
位相が最も進んだ信号を基準信号としてこの基準信号と
前記周波数変換手段の出力信号との位相差を示す誤差信
号を検出する誤差信号検出手段と、この誤差信号検出手
段から出力される誤差信号を前記信号生成手段の信号を
用いて順次サンプリングするサンプリング手段と、この
サンプリング手段のサンプリングデータな基に前記周波
数変換手段の出力信号と前記基準信号との位相差を判別
する位相差判別手段と、この位相差判別手段の判別結果
を基に前記第1の切換手段によって前記基準信号とは前
記位相差分だけ位相がずれた信号が選択されるように1
記基準信号の繰り返えし周期毎4二前記制御信号出力手
段に保持されている制御手号の内容な沓き換える暑き換
え手段と、前記サンプリング手段のサンプリングデータ
な1&(二前記基準信号が前記周波数変換手段の出力信
号よりも位相が進んでいるか遅れているかを判別し遅れ
ている場合は前記第2の切換手段によって前記第1の切
換手段の出力信号の位相が反転されるようにする位相道
連判別手段とを具備した夛ンプリングパルス発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21557481A JPS58111592A (ja) | 1981-12-25 | 1981-12-25 | サンプリングパルス発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21557481A JPS58111592A (ja) | 1981-12-25 | 1981-12-25 | サンプリングパルス発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58111592A true JPS58111592A (ja) | 1983-07-02 |
Family
ID=16674683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21557481A Pending JPS58111592A (ja) | 1981-12-25 | 1981-12-25 | サンプリングパルス発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58111592A (ja) |
-
1981
- 1981-12-25 JP JP21557481A patent/JPS58111592A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5434624A (en) | Apparatus for producing a multi-scene video signal | |
JPS60164A (ja) | テレビジヨンフレ−ム信号の同期回路 | |
JP2597239B2 (ja) | ディジタル位相同期ループ及び該ディジタル位相同期ループを具える受信機及びその制御方法 | |
JPS62206976A (ja) | ビデオメモリ−の制御装置 | |
JPS58111592A (ja) | サンプリングパルス発生回路 | |
JPH07170493A (ja) | データストリーム同期回路装置 | |
US4970596A (en) | Pseudo line locked write clock for picture-in-picture video applications | |
JPS58111591A (ja) | サンプリングパルス発生回路 | |
JPS5972883A (ja) | サンプリングパルス発生回路 | |
SU1751806A2 (ru) | Устройство дл формировани изображений линий второго пор дка на экране телевизионного приемника | |
JPH08275074A (ja) | デジタル・クロック発生装置 | |
JP2522193B2 (ja) | 水平同期信号変換装置 | |
JP2557700Y2 (ja) | Crt表示装置の複合同期信号発生回路 | |
JP2958929B2 (ja) | 時間軸補正方法および装置 | |
GB2150391A (en) | Sync signal generator | |
JP2800724B2 (ja) | 画像合成回路 | |
JP3070198B2 (ja) | 非同期映像信号の同期化装置 | |
JPH04258047A (ja) | データ変換装置 | |
JPS6362144B2 (ja) | ||
JPH01228228A (ja) | 多重フレームアライナ回路 | |
JPS5836088A (ja) | パルス同期回路 | |
JPS63111778A (ja) | Pipテレビ受像機の副画面信号記憶回路 | |
JPS5860886A (ja) | クロツク発生回路 | |
JPH01264024A (ja) | フレーム同期装置 | |
JPS6358513B2 (ja) |