JPS60164A - テレビジヨンフレ−ム信号の同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョンフレーム信号の同期回路に関する
。

背景技術とその問題点 本出願人の出願に係わるイギリス連合王国出願番号第８
３０６６０６号の同時係属特許出願には、入力テレビジ
ョン信号をデジタル信号に変換するＡ／Ｄ変換器及びそ
のデジタル信号をアナログ信号に戻すように変換するＤ
／Ａ変換器の間に直列に接続された複数のデジタルテレ
ビジョン信号プロセッサを有するテレビジョン信号処理
回路番が記載されている。その信号処理回路の少なくと
も１つは、その信号処理回路に供給されるフレームパル
スに応じてデジタルテレビジョン信号をフレーム同期化
し得、又、フレームパルスを形成し及びそれを信号処理
回路に戻すためのＤ／Ａコンバータに関連せしめられた
回路がある。この回路は、出方アナログテレビジョン信
号をシステムテレビジョン同期信号に所要に同期させる
ように、７レ一ム同期信号処理回路が、Ｄ／Ａコンバー
タに供給される入力デジタルテレビジョン信号のタイミ
ングを調節して、システムテレビジョン同期信号発生源
に関連して形成するフレームパルスを同期化するように
動作する。

本発明は、上述において稜要を述べた装置における、フ
レームパルスを形成するための回路として使用して特に
好適なテレビジョンフレーム信号同期回路に関する。

発明の目的 本発明の第１の目的は、テレビジョン信号をフレーム同
期化するためのフレームパルスを形成スるテレビジョン
フレーム同期回路を提供するＫある。

本発明の第２の目的は、基準フレームパルス発生源に人
力テレビジョンフレームパルスを同期させるためのテレ
ビジョンフレーム同期回路を提供するにある。

本発明の第３の目的は、基準テレビジョン信号に関連し
てテレビジョン信号のタイミングを調節するテレビジョ
ンフレーム同期回路を提供するにある。

発明の概要 本発明によるテレビジョンフレーム信号の同期回路は、
プリセット可能なサイクリックカウンタと、このカウン
タにクロックパルスを供給するクロックパルス発生器と
、カウンタの計数値を記憶するメモリと、入力テレビジ
ョンフレームパルスが同期せしめられる基準テレビジョ
ンフレームパルス発生源と、テレビジョン信号プロセッ
サトラ有し、該テレビジョン信号プロセッサは、通過す
るテレビジョン信号のタインミング、この通過するテレ
ビジョン信号のタイミングを調節するテレビジョン信号
プロセッサに供給する逆テ１／ヒジョンフレームハルス
を形成するカウンタからのキヤライ信号、入力テレビジ
ョンフレームパルスを含むテレビジョン信号及びカウン
タの計数値を記憶するメモリから派生すると共に供給さ
れる入力フレームパルスノ少すくともいくつかを、逆テ
レビジョンフレームパルスに応じて調節し得るようにな
され、各基準フレームパルスによってメモリに記憶され
ている計数値がカウンタにロードせしめラレ、入力フレ
ームパルスを基準フレームパルス／スに同期させるよう
にテレビジョン信号のタイミングな調節するようＫした
ことを特徴とするもので＼ ある。

斯る本発明によれば、テレビジョン信号なフレーム同期
化するフレームパルスを形成するテレビジョンフレーム
同期回路を得ることができる。

更に、本発明によれば、基準フレームパルス発生源に入
力テレビジョンフレームパルスを同期化するテレビジョ
ンフレーム同期回路を得ることかできる。

更に本発明によれば、基準テレビジョン信号に関連した
テレビジョン信号のタイミングを調節するテレビジョン
フレーム同期回路を得ることができる。

実施例 本実施例の説明に先立ち、その理解を助けるために、ア
ナログテレビジョン信号及びデジタルテレビジョン信号
に影響する時間的制約（ｔｉｍｅｃｏｎｓｔｒａｉｎｔ
ｓ）　Ｋついて先ず論議しよう。

動画がサンプルされてアナログテレビジョン信号が形成
されるとき、同期化の要請が導入され、これはライン、
フィールド及びフレーム同期信号を形成することによっ
て達成される。これら同期信号における時間的制約は非
常に厳しい。若しアナログテレビジョン信号がサンプル
され゛〔、デジタル処理のためにデジタルテレビジョン
信号が形成されると、時間的制約は異なっている。各ビ
デオ走査ラインにおけるサンプル数及びそのサンプルの
相対的タイミングは正確でなければならないが、サンプ
リング後は時間的制約は解除される。

その理由は、各サンプルがデジタルライン同期信号及び
デジタルフレーム同期信号に関連した位置に関して吃−
のものとして判別される。換言すれば、サンプルの位置
は単にサンプルを計数することによって決定され得る。

デジタルテレビジョン信号を処理するどんなシステムも
、以下に述べる条件が満される限り必要なタイミングの
正確さを達成し得る。

（１）　処理されるべきデータ信号は、デジタルフレー
ム同期信号及びデジタルライン同期信号の全体を示す選
択されたワードを含まなければならない。

（２）　そのフレーム、は、アクティブサンプル、即ち
映像情報を含むサンプルの全体の総量を含まなければな
らない。

（３）　同期信号はアクティブサンプルに関連した正確
な相対位相をもたなければならない。

（４）処理されるべき信号は、総べての補助のユーザの
情報、必要ならばテレテキスト及び総べての必要な制御
及び識別情報、特別なシステムに依存するこの情報の正
確な形態を含み及び保有しなければならない。

（５１デジタルフレーム同期信号の時間分割は、名目上
アナリグフレーム期間と等しくなければならない。

デジタルテレビジョン信号が１つまたはそれ以上のデジ
タルプロセッサにおいて処理されたとき、回避すること
のできないいくらかの遅延が含まれることになる。それ
ゆえ、デジタル処理の後に、デジタルテレビジョン信号
がデジタルプロセッサの次段のＤ／Ａコンバータにおい
てアナログ信号に再変換されたときに、いくつかのシス
テム・テレビジョン同期イ１号に関連した再同期化を行
わせる必要がある。

上述した本出願人の同時係属特許出願に記載したように
、これによれば、デジタルプロセッサにおいて用いられ
ているクロック信号をアナログテレビジョン信号の同期
信号にロックさせる必要がないので、デジタルプロセッ
サの設計及び手法がかなり単純化されるという効果があ
る。

以下に述べる本発明の実施例は、特に上述したシステム
の再同期化に用いられるフレーム信号を形成するテレビ
ジョンフレーム信号同期回路に関する。

第１図を参照するに、デジタルテレビジョン信号発生源
（１）は、直列接続された複数のデジタルテレビジョン
信号プロセッサを含み、その信号プロる逆フレームパル
スに応じて、通過するデジタルテレビジョン信号をフレ
ーム同期化し得る。フレーム検出器（２）は、基準フレ
ームパルス発生源（３）から受けた基準フレームパルス
及びデジタルテレビジョン信号発生源（１）の出力端子
に得られるデジタルテレビジョン信号から派生する入力
フレームパルテレビジョン信号のフレーム同期化に影響
を与える信号プロセッサは、時間軸補正回路又はフィー
ルド或いはフレームメモリの如きデジタルテレビジョン
信号メモリを含むいくつかの他の信号プロセッサでもよ
い。

又、デジタルテレビジョン信号発生源（１）はその出力
デジタルテレビジョン信号なり／Ａ変換器・（４）に供
給する。そのＤ／Ａ変換器（４；はデジタルテレビジョ
ン信号をアナログテレビジョン信号に変換して出力端子
（５）に供給する。後述する理由から、Ｄ／Ａ変換器（
４）は通常ある程度制限された時間軸補正が可能である
。

第１図のフレーム検出器（２）及び基準フレニムパルス
発生源（３）を、第２図を参照してより詳細に説明しよ
う。

基準フレームパルス発生源（３）によって供給された基
準フレームパルスは、ｎビットの出力を有スるプリセッ
トの可能な（Ｍ＋１）サイクルのサイクリッククロック
カウンタのためのロード信号を形成する。但しｎは（Ｍ
＋１）クロックサイクルを実現するに必要なビット数で
ある。最大計数値検出器（９１はカウンタＨの計数値が
Ｍに達したときカウンタ囮をクリヤする。カウンタαｌ
はクロックパルス発生器ａυによって供給されるクロッ
クパルスを計数する。クロックパルス発生器αＤは、好
ましくは基準フレームパルスに口′ツクした同期水晶発
振器である。カウンタ（１０１のｎビットの出力は、ｎ
ビットの広いフリップフロップ回路（１２＋構成のメモ
リに供給され、そのｎビットの出力はカウンタ帥の入力
に帰還される。入力フレームパルスは入力端子α〜を通
じて分局器０４１に供給され、この分局器α４）はフリ
ップフロップ回路αｌのクロック端子に供給する毎ｍ入
力フレームパルスからその１つを選択し、一方カウンタ
（１０１のキアライ出力は出力端子Ｑ５１に供給されて
逆フレームパルスを形成する。

又、基準フレームパルスは遅延回路（１６１に供給され
、その出力はＤ型フリップフロップ回路（１７）のクロ
ック入力端子に供給される。又、入力フレームパルスは
ウィンド回路（１８１に供給され、その出力はフリップ
フロップ回路α７）のＤ入力端子に供給される。フリッ
プフロップ回路（１７１の出力はロックインジケータ株
うに供給される。

第３図を参照して説明するに、第２図の回路は逆フレー
ムパルスをシフトすることによって入力フレームパルス
を基準フレームパルスに同期させるように動作し、これ
により所望の同期が達成されるまで、第１図のデジタル
テレビジョン信号発生源（１１の信号プロセッサによっ
て入力フレームパルスをシフトさせる。この逆フレーム
パルスのシフトは、分周器圓によって選択された入力フ
レームパルスのｍ個のうちの１つを用いて行われる。

ｍの値は通常４あるいは８で、デジタルテレビジョン信
号発生源（１）（第１図）をして各シフトの後に安定化
するような倍数に選ばれる。

クロックパルス発生器（［１１は基準フレームパルスの
周波数のＭ＋１倍のクロックパルスを発生する。

基準フレームパルス（２０（第３図Ａ）の前縁をカウン
タ（１（ｌのロード端子に供給する場合、カウンタＱＯ
Ｉはフリツブフ四ツブ回路αカによって供給されるｎビ
ット数をロードし、その数からクロックパルスの計数を
継続する。第３図Ｂに示されるように、そのロードされ
る数をＸとする。カウンタＱ（ｌにおける計数値が最大
計数値Ｍに達したとき、最大計数値検出器ａαがらの出
力は出力端子０．５１に供給され、逆フレームパルスｃ
！１１　（第３図Ｃ）を形成する。

又、カウンタ（１０１の計数値は継続的にフリップフロ
ップ回路（１２＋に供給されるが、入力フレームパルス
ＣＩ！２１（第３図Ｄ）の前縁を受けたときのみフリッ
プフロップ回路（１２＋に取込まれる。入力フレームパ
ルス（２ｚは、カウンタ（１０１の計数値かＸ＋Ｙに成
ったとき生じるものとする。かくして、次の基準フレー
ムパルスｃ！３（第３図Ａ）を受けたとき、カウンタ（
１０１にロードされる計数値はＸ十Ｙと成り、それゆえ
カウンタ帥が次に最大計数値Ｍに達する時間はＹクロッ
クパルスに対応する時間によって決められる。次のキア
ライ信号、即ち次の基準フレームパルスＱ句（第３図Ｃ
）はそれゆえＹクロックパルスに応じた時間だけ早くな
る。これは、所望の同期化か達成されるように、次の入
力フレームパルス（ハ）がＹクロックパルスに応じた時
間だけ早（なることを意味する。

かくして、この回路は、入力フレームパルスが基準フレ
ームパルスと同期したときのみ安定となり、その結果フ
リップフロップ回路（１２＋によってカウンタ００）に
ロードされた計数値はカウンタ００の現在の計数値と同
じになる。かくして、ロードパルスが生じたときにカウ
ンタ（ＩＯｌの計数値がＺになったら、ロード計数値は
同様に２となり、その結果カウンタ０（肺の出力はその
まま変化が生じないようになる。それゆえ、キャライ出
力のタイミングは変化しない。

第１図に示した如く、基準フレームパルスはデジタルテ
レビジョン信号発生源（１）に帰還され、入力フレーム
パルスの所望のシフトが行われる。例エバ、逆フレーム
パルスかフレームメモリを有スる信号プロセッサに帰還
され、そして逆フレームパルスはフレームメモリからの
読み出しを開始する同期信号を形成するようにしても良
い。

上述の実施例の特別の例において、ｎは１６、Ｍは６５
５３５、クロックパルス発生器（１１１の周波数は１．
６３８４ＭＨｚ　、即ち毎秒２５フレームのテレビジョ
ン方式のフレーム周波数の２　倍である２１６Ｘ　２５
Ｈｚである。それゆえ、クロック周期は６１０ｎ秒で、
これは入力フレームパルスが基準フレームパルスに同期
し得る正確さである。若し出力アナログテレビジョン信
号（第１図）のより完全な同期化か要請されれば、その
ときはクロックパルス発生器（１１１の周波数を上げる
か、あるいはＤ／Ａ変換器（４１を、約２μ秒までタイ
ミングを修整し得る時間軸補正回路に関連づけることが
可能である。この２μ秒は±６１０ｎ秒をわずかに上ま
わるだけである。

上述の実施例の他の例としては、Ｍが５３９９９９、ｎ
が２０、クロック信号パルス発生器（Ｉｌｌの周波数が
１３．５　ＭＨｚ　、即ちＣＣｌＲ６０１デジタルビデ
オ信号の輝度サンプル周波数である。クロック周期は７
４ｎ秒で、Ｄ／Ａ変換器（４）のサンプリングクロック
信号と同期する。この場合Ｄ／Ａコンバータ（４）の時
間軸補正は少なく例えば±７４ｎ秒、即ち１クロツクで
ある。

第２図及び第４図を参照するに、例えばＬＥＤを含み得
るロックインジケータ住９は、入力フレームパルス及び
基準フレームパルスの間において所望の同期が行われた
とき表示を行う。第４図Ａ及び第４図Ｂは基準フレーム
パルス（至）及び入力フレームパルスＧυを夫々示し、
一方第４図Ｃは遅延回路Ｑ６１の出力を形成する負パル
ス０３を示す。パルスｃ３３の前縁は基準フレームパル
ス（至）の前縁と一致している。第４図りはウィンド回
路０＆の出力であるウィンドパルス□□□を示し、その
前縁は入力フレームパルスＧυの前縁と一致している。

フリップフロップ回路Ｑ７１はパルス０４の後縁がウィ
ンドパルス（ハ）のウィンド幅内に位置したときに、出
力信号を供給してロックインジケータ（１！ｌを動作さ
せる。

勿論各種変形が可能で、例えば上述において、クロック
パルス信号発生器ＯＢは非同期、即ち基準フレームパル
スと非同期としたが、その代わりに、クロックパルス信
号発生器旧１が例えば適当なＰＬＬ回路を含むことによ
って基準フレームパルスト同期可能となる。

本発明の具体的実施例を絡付図面を参照して詳細に説明
したが、本発明はこの実施例そのものに限定されるもの
ではなく、種々の変形及び変更が、添付された特許請求
の範囲によって限定された本発明の範囲及び精神を逸脱
しない範囲で成し得ることが、当業者によって理解され
るであろう。

発明の効果 上述せる本発明によれば、テレビジョン信号をフレーム
同期化するフレームパルスを形成するテレビジョンフレ
ーム同期回路を得ることができる。

又、本発明によれば、基準フレームパルス発生源に入力
テレビジョンフレームパルスを同期化し得るテレビジョ
ンフレーム同期回路を得ることができる。

更に本発明によれば、テレビジョン信号のタイミングを
基準テレビジョン信号に関連して調節することのできる
テレビジョンフレーム同期回路を得ることができる。

【図面の簡単な説明】 第１図はテレビジョン信号処理装置の部分を形成するブ
ロックダイヤグラム、第２図は本発明によるテレビジョ
ンフレーム信号同期回路の一実施例を示すブロック吻図
、第３図は第２図の回路の動作説明に供する波形図、第
４図は第２図の回路の動作説明に供する波形図である。 （３）は基準フレームパルス発生源、（ｉｏ＋はカウン
タ、αＤはクロックパルス発生器、（１２１はメモリと
してのフリップフロップ回路で０４１は分周器、（１７
Ｉはフリップフロップ回路、吐はウィンド回路である。

Claims (1)

【特許請求の範囲】
1. プリセット可能なサイクリックカウンタと、該カウンタ
   にクロックパルスを供給するクロックパルス発生器と、
   上記カウンタの計数値を記憶するメモリと、入力テレビ
   ジョンフレームパルスが同期せしめられる基準テレビジ
   ョンフレームパルス発生源と、テレビジョン信号プロセ
   ッサとを有し、該テレビジョン信号プロセッサは、通過
   するテレビジョン信号のタイミング、該通過するテレビ
   ジョン信号のタイミングを調節する上記テレビジョン信
   号プロセッサに供給する上記逆テレビジョンフレームパ
   ルスを形成する上記カウンタからのキャライ信号、上記
   入力テレビジョンフレームパルスを含む上記テレビジョ
   ン信号及び上記カウンタの計数値を記憶する上記メそり
   から派生すると共に供給される上記入力フレームパルス
   の少なくともいくつかを、逆テレビジョンフレームパル
   スに応じて調節し得るようになされ、上記各基準フレー
   ムパルスによって上記メモリに記憶されている計数値が
   上記カウンタにロードせしめられ、上記人力フレームパ
   ルスを上記基準フレームパルスに同期させるように上記
   テレビジョン信号のタイミングを調整するようにしたこ
   とを％徴とするテレビジョンフレーム信号の同期回路。