JP3318179B2 - データ受信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル通信用
のデータ受信装置に関し、特に、ビットクロックの再生
を小さい回路規模の装置で実現できるようにしたもので
ある。

【０００２】

【従来の技術】データ受信装置は、送信側とフレーム同
期を取ることにより、受信信号からの情報入手が可能と
なる。このフレーム同期を確立するため、データ受信装
置は、まず、受信信号のシンボル識別点と位相同期が取
れたビットクロックを再生し、次いで、このビットクロ
ックを使って、受信信号のシンボル識別点における信号
を復号して、受信信号に含まれる同期ワードを検出し、
フレーム同期を獲得している。

【０００３】こうした動作を行なう従来のデータ受信装
置は、図１９に示すように、受信信号Ｓａを自走クロッ
クで検波する検波手段３と、この自走クロックを生成す
るための発振器１と分周器２と、検波手段３の出力から
リファレンスビットクロックを抽出するクロック抽出手
段４と、リファレンスビットクロックのジッタ量を抑え
るためのディジタルＰＬＬ(Phase Locked Loop）手段５
と、ディジタルＰＬＬ手段５から出力された再生ビット
クロックをサンプリングクロックとして検波手段３の出
力をアナログ−ディジタル変換するＡ／Ｄ変換手段８
と、Ａ／Ｄ変換手段８によってディジタル化された受信
信号からデータ復号を行なうデータ復号手段９と、復号
データより同期ワードを抽出しフレーム同期を獲得し
て、タイマリセット信号を発生するフレーム同期手段10
と、ディジタルＰＬＬ手段５から出力された再生ビット
クロックをタイマクロックとし、フレーム同期手段10か
ら出力されたタイマリセット信号によってフレーム同期
を保持し、受信装置に対して、フレームに同期したタイ
ミング信号を発生するフレーム同期タイミング発生手段
11とを備えている。

【０００４】また、ディジタルＰＬＬ手段５は、自走ク
ロックの分周比を制御信号によって可変する可変分周手
段６と、クロック抽出手段４から出力されたリファレン
スクロックと可変分周手段６から出力されたクロックと
の位相を比較し、可変分周手段６に対して可変分周比を
設定するための制御信号を出力する位相比比較手段７と
を具備している。

【０００５】この装置の動作について説明する。

【０００６】まず、この装置におけるクロック再生動作
を説明する。図２０は、クロック再生のタイミングを模
式的に示したタイミング例である。クロック抽出手段４
は、検波手段３の出力から、ビットクロック（シンボル
識別点と位相同期が取れたクロック）に同期するリファ
レンスクロックを抽出する。しかし、回線上のレイリー
フェージングや受信装置の無線部の発生する雑音等によ
り、リファレンスクロックはジッタを持つ。ディジタル
ＰＬＬ手段５は、このジッタ成分を最小限に抑えて、ビ
ットクロックを再生する。

【０００７】次に、受信動作及びフレーム同期動作を説
明する。Ａ／Ｄ変換手段８は、シンボル識別点と位相同
期が取れた再生ビットクロックに合わせて、受信信号を
シンボル識別点でディジタル信号に変換し、データ復号
回路９は、この変換されたディジタル信号から復号デー
タを得る。

【０００８】図２１に復号データの構成を示すフレーム
構成例を示す。復号データは、図に示すようにデータ部
と既知データである同期ワード部とから構成されてお
り、このフレーム構成によって周期的にデータが受信さ
れる。データ受信装置は、受信信号Ｓａから同期ワード
とのビット相関を取ることによってフレーム同期を獲得
する。

【０００９】図２２は、フレーム同期タイミング信号の
タイミング例を示すタイミングチャートである。フレー
ム同期手段10は、フレーム同期獲得を検出すると、フレ
ーム同期タイミング発生手段11に対してタイマリセット
信号を送出する。フレーム同期タイミング発生手段11
は、ＴＤＭＡフレームと同一周期のタイマを持ってお
り、タイマリセット信号により、ＴＤＭＡフレームと同
期したタイマカウント動作をスタートする。そして、こ
のタイマのカウント値に応じて、フレーム同期タイミン
グ信号を発生する。

【００１０】

【発明が解決しようとする課題】しかし、従来のデータ
受信装置は、ビットクロックを再生するためのクロック
抽出手段４やディジタルＰＬＬ手段５などの専用回路が
必要であり、そのため回路規模が増大する。しかもクロ
ック抽出手段４は、アナログ信号を扱うため、受信装置
を構成する上で回路が複雑になるという問題点がある。

【００１１】また、初期同期引き込み時に、リファレン
スクロックとディジタルＰＬＬ手段５の可変分周手段６
との位相がπに近い値でずれていた場合には、同期引き
込みに時間が掛かるという問題点がある。

【００１２】本発明は、こうした従来の問題点を解決す
るものであり、簡単な機構により、また、少ない演算量
のディジタル信号処理によってビットクロックを再生す
ることができ、また、高速での初期同期引き込みが可能
なデータ受信装置を提供することを目的としている。

【００１３】

【課題を解決するための手段】そこで、本発明のデータ
受信装置では、受信信号をシンボルレートのＮ倍（Ｎは
整数）のサンプリング周波数でオーバサンプリングし、
サンプル値をディジタル化するＡ／Ｄ変換手段と、Ａ／
Ｄ変換されたディジタル信号を格納するデータ蓄積手段
とを設け、このデータ蓄積手段から読み出したサンプル
値をシンボル間隔ごとにＭシンボル区間（Ｍは整数）に
渡って同期加算し、その結果からシンボル識別点を検出
し、シンボル識別点のずれからクロックを補正して再生
ビットクロックを生成し、また、復号された同期ワード
を基にＴＤＭＡフレームに同期したタイミング信号を生
成している。

【００１４】この装置は、構成が簡単であり、ＤＳＰ
（Digital Signal Processor）等を用いたディジタル信
号処理によりビットクロックの再生を行なうことができ
る。このとき、受信データをデータ蓄積手段に一旦格納
しているため、ディジタル信号処理の時間が受信スロッ
ト時間を超える場合でも、データの蓄積後にその処理を
時系列的に行なうことができる。

【００１５】

【発明の実施の形態】本発明の請求項１に記載の発明
は、受信信号からビットクロックを再生し、データを復
号し、フレーム同期タイミング信号を生成するデータ受
信装置において、受信信号をシンボルレートのＮ倍（Ｎ
は整数）のサンプリング周波数でオーバサンプリング
し、サンプル値をディジタル化するＡ／Ｄ変換手段と、
Ａ／Ｄ変換されたディジタル信号を格納するデータ蓄積
手段と、データ蓄積手段から読み出したサンプル値をシ
ンボル間隔ごとにＭシンボル区間（Ｍは整数）に渡って
同期加算し、Ｎ個の同期加算結果を得る同期加算手段
と、同期加算手段で得られた同期加算結果からシンボル
識別点を検出するシンボル識別点検出手段と、シンボル
識別点検出手段が検出したシンボル識別点でデータ復号
を行なうデータ復号手段と、異なる受信スロットについ
て検出されたシンボル識別点の間の差分を検出し、この
差分を基にクロックを補正して再生ビットクロックを生
成するクロック補正手段と、復号された同期ワードを基
にフレーム同期を獲得し、ＴＤＭＡフレームに同期した
タイミング信号を発生するタイミング制御手段とを設け
たものであり、従来の装置が備えていたクロック抽出手
段や、ディジタルＰＬＬ手段における位相比較手段が不
要となり、構成が簡単になる。また、ＤＳＰ等を用いて
ディジタル信号処理によりビットクロックの再生を行な
うことができる。このとき、受信データを一旦格納する
データ蓄積手段を備えているため、同期加算処理、シン
ボル識別点検出処理、クロック位相補正処理及びデータ
復号処理を合わせた処理時間が受信スロット時間を超え
る場合でも、蓄積一括処理でこれらの機能を時系列的に
処理することができる。

【００１６】請求項２に記載の発明は、クロック補正手
段が、前記差分に基づいて自走ビットクロックの周波数
を可変分周し、再生ビットクロックを生成するように構
成したものであり、生成された再生ビットクロックがタ
イミング制御手段やデータ受信装置の必要な箇所に入力
する。

【００１７】請求項３に記載の発明は、クロック補正手
段が、前記差分に基づいて、ビットレートのＮｔ倍で動
作するフレーム同期タイマの初期値を補正するように構
成したものである。この場合、可変分周手段も不要にな
り、回路規模を小さくすることができる。また、ＰＬＬ
手段における位相比較動作を必要としないため、初期同
期引き込みを高速で行なうことができる。

【００１８】請求項４に記載の発明は、同期加算手段
が、受信スロットのシンボル数をＬとするとき、Ｌ＞Ｍ
の関係にあるＭシンボル区間に渡ってサンプル値を同期
加算するように構成したものであり、ＤＳＰを用いたと
きの同期加算処理における演算量を削減することがで
き、低消費電力化を図ることができる。

【００１９】請求項５に記載の発明は、同期加算手段
が、前回のＭシンボル区間に渡る同期加算の結果に基づ
いて検出されたシンボル識別点及びその前後のサンプル
点の合わせて３点のサンプルについて同期加算を行な
い、シンボル識別点検出手段が、その３点の中からシン
ボル識別点を検出するようにしたものであり、ＤＳＰを
用いたときの同期加算処理における演算量を削減するこ
とができ、低消費電力化を図ることができる。

【００２０】請求項６に記載の発明は、データ蓄積手段
が、前回のＭシンボル区間に渡る同期加算の結果に基づ
いて検出されたシンボル識別点及びその前後のサンプル
点の合わせて３点のサンプルについてのサンプル値を格
納するように構成したものであり、データ蓄積手段の容
量を大幅に削減することができる。

【００２１】請求項７に記載の発明は、タイミング制御
手段から発生されるＴＤＭＡフレームに同期したタイミ
ング信号を受けて、Ａ／Ｄ変換手段に対し、スロット受
信期間のみ自走クロックを供給する間欠クロック生成手
段を設けたものであり、Ａ／Ｄ変換手段を間欠的に動作
させて低消費電力化を図ることができる。

【００２２】以下、本発明の実施の形態について、図面
を用いて説明する。

【００２３】（第１の実施の形態）第１の実施形態のデ
ータ受信装置は、図１に示すように、受信信号Ｓａを自
走クロックによって検波する検波手段23と、その自走ク
ロックを生成する発振器21と分周器22と、検波手段23か
ら出力されたＩ、Ｑ信号を自走クロックによりシンボル
レートのＮ倍（Ｎは整数）のサンプリング周波数でオー
バサンプリングしてディジタル化するＡ／Ｄ変換手段24
と、Ａ／Ｄ変換されたディジタル信号を格納するデータ
蓄積手段25と、シンボルレートのＮ倍でオーバサンプリ
ングされた１シンボル区間のサンプル値をシンボル間隔
ごとにＭシンボル区間（Ｍは整数）に渡って同期加算
し、Ｎ個の同期加算結果を得る同期加算手段26と、同期
加算手段26の同期加算結果に基づいてシンボル識別点を
検出するシンボル識別点検出手段27と、シンボル識別点
検出手段27の検出したシンボル識別点においてデータ復
号を行なうデータ復号手段29と、復号データより同期ワ
ードを抽出し、フレーム同期を獲得してタイマリセット
信号を発生するフレーム同期手段30と、シンボル識別点
検出手段27より得られたシンボル識別点情報を基に基地
局との位相ずれを検出し、自走ビットクロックの位相補
正を行ない基地局に同期した再生ビットクロックを生成
するクロック位相補正手段28と、再生ビットクロックを
動作クロックに用いてＴＤＭＡフレームに同期したタイ
ミング信号を発生するフレーム同期タイミング発生手段
31とを備えている。

【００２４】次に、このデータ受信装置の動作について
説明する。まず、データ蓄積手段25、同期加算手段26、
シンボル識別点検出手段27、及びデータ復号手段29の動
作を説明する。

【００２５】図２は、検波後のＩ及びＱ信号のシンボル
波形を模式的に示した図である。説明を容易にするた
め、ここではＡ／Ｄ変換手段24のサンプリングレートＮ
を１０とし、同期加算シンボル数をＭシンボルとして説
明する。Ａ／Ｄ変換手段24は、図２に示すように、検波
されたＩ及びＱ信号をシンボルレートの１０倍のサンプ
リングレートでアナログ−ディジタル変換する。

【００２６】同期加算手段26は、ディジタル化されたＩ
及びＱ信号に対して、次式１により同期加算演算を行な
う。

【００２７】 Ａ₀＝Σ（Ｉ_j0 ²＋Ｑ_j0 ²） Ａ₁＝Σ（Ｉ_j1 ²＋Ｑ_j1 ²） ‥‥‥‥‥‥‥‥ Ａ₉＝Σ（Ｉ_j9 ²＋Ｑ_j9 ²） （式１） （但し、Σはｊ＝０からＭ−１まで加算） 同期加算演算によって得られたＡ₀〜Ａ₉の１０個の結果
は、図３の例に示すようなピークを持った波形となる。
図３では、Ａ₅が最大値を示しており、このときシンボ
ル識別点検出手段27は、シンボル識別点番号が５である
と判定する。

【００２８】一方、データ蓄積手段25は、図４に示すよ
うに、Ａ／Ｄ変換手段24でディジタル化された受信デー
タＩ及びＱをそれぞれ同じタイミングで格納することが
できる２面のメモリを有している。このメモリには１受
信スロットのシンボル数Ｌシンボル分以上のデータが格
納できる。ここでは、説明を容易にするため、メモリの
サイズはＬシンボル分のデータが格納できる大きさと
し、アドレスは１０進数で示している。

【００２９】データ蓄積手段25は、フレーム同期タイミ
ング発生手段31より発生される受信タイミングに基づい
て受信データを格納する。受信データの１シンボルはメ
モリの１０ワードに渡って格納される。仮にシンボル識
別点検出手段27が、サンプル番号Ｎｓ＝５をシンボル識
別点であると判定した場合は、メモリからサンプル番号
Ｎｓ＝５のデータ、即ちアドレス００５，００１５，０
０２５，‥の値をデータ復号手段29に転送し、データ復
号を行なう。

【００３０】次に、クロック位相補正手段28の動作を説
明する。クロック位相補正手段28は、図５に示すよう
に、自走ビットクロックを可変分周する可変分周手段44
と、シンボル識別点検出手段27から出力されたシンボル
識別点情報を１ＴＤＭＡフレーム分遅延させて出力する
１ＴＤＭＡ遅延手段41と、１ＴＤＭＡ遅延手段41から出
力された前スロットのシンボル識別点情報と現スロット
のシンボル識別点情報とを比較して位相ずれを検出する
位相ずれ検出手段42と、検出された位相ずれに基づいて
可変分周手段44の分周比を制御する可変分周比制御手段
43とを具備している。

【００３１】図６は、クロック位相補正手段28の動作を
説明する説明図である。図６では、１受信スロットごと
のシンボル識別点判定によって得られたシンボル識別点
番号（シンボル識別点がサンプル番号Ｎｓの何番に当た
るか）が５、５、６、６、と推移した場合の例を示して
いる。このとき、位相ずれ検出手段42は、０、＋１、０
を出力する。可変分周比制御手段42は、位相ずれ検出手
段42より得られた差分信号を基に可変分周比を設定す
る。通常の分周比を１／Ｌとすると、差分信号が０のと
きは、１／Ｌで分周を行ない、＋１のときは、図７に示
すようにＭシンボル中に１度だけ１／Ｌ＋１で分周を行
なう。同様に−１のときは、１／Ｌ−１で分周を行な
い、ビットクロックを再生する。

【００３２】また、図８には、この装置の同期加算手段
26、シンボル識別点手段27、クロック位相補正手段28及
びデータ復号手段29を、１個のＤＳＰを用いてソフト処
理によって実現した場合の処理タイミングの例を示して
いる。受信スロットのタイミングに同期して、フレーム
同期タイミング発生手段31が受信スロットタイミング信
号を発生し、このタイミングを基にデータ蓄積手段25が
データを蓄積する。ＤＳＰは、蓄積されたデータのう
ち、Ｍシンボル分のデータを用いて同期加算処理を行な
い、次にシンボル識別点検出処理を行なう。次いで、得
られたシンボル識別点情報からクロック位相補正処理を
行ない、さらに、データ蓄積手段25からシンボル識別点
のデータを読み出してデータ復号処理を行なう。

【００３３】この図８では、同期加算処理、シンボル識
別点検出処理、クロック位相補正処理及びデータ復号処
理の各処理時間を合わせると受信スロット時間を超える
場合を示しており、この場合でも、データ蓄積手段25に
受信データを格納することにより、受信スロット以外の
空き時間を利用して処理を行なうことができる。

【００３４】また、Ｍは、最大１受信スロット分のシン
ボル数（Ｌ）の同期加算処理が可能であるが、演算量を
削減するために、Ｍ＜Ｌとすることができる。一般にＭ
が大きいほど精度良く識別点を検出することができる
が、ある値を超えると、ほとんど精度は上がらなくな
る。従って、Ｍを最適化することにより、演算量を削減
することができる。

【００３５】なお、この装置のフレーム同期手段30及び
フレーム同期タイミング発生手段31の動作は、従来の装
置と同じである。

【００３６】このように、第１の実施形態のデータ受信
装置では、同期加算手段26で得た同期加算結果からシン
ボル識別点を検出し、クロック位相補正手段28で、時間
的に離れた区間のシンボル識別点のずれから位相ずれを
検出し、この位相ずれに応じて、可変分周手段44の分周
比を制御し、ビットクロックを再生している。

【００３７】そのため、従来の装置が備えていたクロッ
ク抽出手段や、ディジタルＰＬＬ手段における位相比較
手段が不要になり、回路構成が簡略化できる。また、Ｄ
ＳＰ等のディジタル信号処理によりビットクロックを再
生することができる。この場合、受信データを一旦格納
するデータ蓄積手段25を備えているため、同期加算処
理、シンボル識別点検出処理、クロック位相補正処理、
及びデータ復号処理を合わせた処理時間が受信スロット
時間を超えるときでも、ＤＳＰは、蓄積一括処理によ
り、これらの機能を時系列的に処理することができる。

【００３８】（第２の実施の形態）第２の実施形態のデ
ータ受信装置は、サンプルの同期加算における演算量を
減らすことができる。この装置は、図９に示すように同
期加算を３つのサンプルに絞って行なう同期加算手段36
を備えている。その他の構成は、第１の実施形態の装置
（図１）と変わりがない。

【００３９】この装置の同期加算手段36は、直前のＭシ
ンボル期間の同期加算で検出されたシンボル識別点のサ
ンプルと、その前後のサンプル点のサンプルとの合計３
つのサンプルについてＭシンボル期間にわたって同期加
算を行ない、シンボル識別点検出手段37は、この３つの
サンプルの同期加算結果の中で最大値を示すサンプルの
サンプル位置をシンボル識別点として判定する。そし
て、同期加算手段36は、次に、そのシンボル識別点に判
定されたサンプル点、及びその前後のサンプル点の合わ
せて３つのサンプルの同期加算をＭシンボルにわたって
行なう。

【００４０】図１０には、同期加算手段36が３サンプル
の同期加算を行なった結果を示している。３サンプル中
の真ん中の値Ｋが前受信スロットの同期加算結果で判定
されたシンボル識別点である。（ａ）図は、直前のＭシ
ンボルで検出したものと同一のシンボル識別点Ｋが現ス
ロットのシンボル識別点として判定された例であり、こ
の場合、クロック位相補正手段28の中の可変分周手段44
は、通常の１／Ｌの分周比によって分周を行なう。
（ｂ）、（ｃ）図は、直前のＭシンボルで検出したシン
ボル識別点Ｋと異なる点が現スロットのシンボル識別点
として判定された例であり、（ｂ）図は１サンプル前の
Ｋ−を、また、（ｃ）図は１サンプル後のＫ＋をシンボ
ル識別点として検出している。（ｂ）図の場合には、Ｋ
−を検出した直後に１回だけ１／（Ｌ−１）の分周比で
分周が行なわれ、（ｃ）図の場合は、Ｋ＋を検出した直
後に１回だけ１／（Ｌ＋１）の分周比で分周が行なわれ
る。その他の動作は、第１の実施形態のデータ受信装置
と変わりがない。

【００４１】この装置は、位相ずれの少ない伝送環境に
おいて、図８のＤＳＰ処理タイミングチャートにおける
同期加算処理量を削減することが可能であり、ＤＳＰを
用いて実現した場合では、ＤＳＰの動作クロックを落と
すことができ、低消費電力化が実現できる。

【００４２】（第３の実施の形態）第３の実施形態のデ
ータ受信装置は、図１１に示すように、データ蓄積手段
35がシンボル識別点とその前後の合わせて３サンプル分
のデータを蓄積する。その他の構成は、第２の実施形態
の装置（図９）と変わりがない。

【００４３】この装置のデータ蓄積手段35のデータ構成
を図１２に示す。この図では、シンボル識別点の位置が
サンプル番号Ｎｓ＝５の場合を示している。即ち、サン
プル番号Ｎｓ＝５とその前後１サンプル（Ｎｓ＝４、
６）の合わせて３サンプルをデータ蓄積手段35に格納す
るように構成している。

【００４４】このデータ受信装置は、第２の実施形態の
データ受信装置と比較して、データ蓄積手段35の容量を
大幅に削減することができ、第２の実施形態のデータ受
信装置と比較して、さらに少ない回路規模で実現でき
る。また、このメモリ削減効果は、オーバサンプリング
レートＮが大きいほど効果が大きくなる。

【００４５】（第４の実施の形態）第４の実施形態のデ
ータ受信装置は、図１３に示すように、Ａ／Ｄ変換手段
24に与えられる動作クロックを生成する動作クロック生
成手段50を備えている。その他の構成は、第１の実施形
態の装置（図１）と変わりがない。

【００４６】この動作クロック生成手段50には、分周器
22の発生する自走クロックと、フレーム同期タイミング
発生手段31の発生するデータ受信タイミング信号とが入
力する。動作クロック生成手段50は、それらの信号のＡ
ＮＤを取って動作クロックを生成し、その動作クロック
をＡ／Ｄ変換手段24に出力する。従って、この装置のＡ
／Ｄ変換手段24は、図１４に示すように、スロットを受
信するタイミングでのみ、クロックが供給され、この間
だけＡ／Ｄ変換動作を行ない、変換した受信データをデ
ータ蓄積手段25に格納する。そのため、第１の実施形態
のデータ受信装置に比べて低消費電力化を図ることがで
きる。

【００４７】なお、Ａ／Ｄ変換手段以外にも、例えば検
波手段23に対しても同様の制御を行ない、スロット受信
時にのみ動作させることにより、さらに低消費電力化を
図ることができる。

【００４８】（第５の実施の形態）第５の実施形態のデ
ータ受信装置は、図１５に示すように、クロック位相補
正手段の代わりに、フレーム同期タイミング発生手段61
のタイマの初期値を直接補正するタイマ初期値制御手段
60を備えている。また、フレーム同期タイミング発生手
段61は、ビットクロックのＮｔ倍の自走クロックで動作
する、ＴＤＭＡフレームを管理するためのタイマを備え
ている。その他の構成は、第１の実施形態のデータ受信
装置（図１）と変わりがない。

【００４９】タイマ初期値制御手段60は、図１６に示す
ように、シンボル識別点検出手段27から出力されたシン
ボル識別点情報を１ＴＤＭＡフレーム分遅延させて出力
する１ＴＤＭＡ遅延手段67と、１ＴＤＭＡ遅延手段67か
ら出力された前スロットのシンボル識別点情報と現スロ
ットのシンボル識別点情報とを比較して位相ずれを検出
する位相ずれ検出手段65と、検出された位相ずれに基づ
いてフレーム同期タイミング発生手段61のタイマの初期
値を制御するタイマ初期値設定手段66とを具備してい
る。

【００５０】この装置の動作を図１７及び図１８を用い
て説明する。説明を容易にするため、図１７では、受信
Ｉ及びＱ信号をシンボルレートの１０倍（Ｎ＝１０）で
オーバサンプリングするものとする。また、タイマの動
作クロックもシンボルレートの１０倍（Ｎｔ＝１０）で
動作させるものとする。なお、ＮとＮｔとは必ずしも一
致させる必要はないが、Ｎ＝Ｎｔとすることにより、ク
ロック位相ずれの検出結果がクロック補正のジッタ量と
同一となり、制御が最も容易になる。

【００５１】図１７は、シンボル識別点検出手段27が、
同期加算された結果を基に、シンボル識別点を５、５、
６、６、‥と判断した場合を示している。タイマ初期値
制御手段60の位相ずれ検出手段65は、この結果を基に、
前受信スロットとの差分として０、＋１、０、‥を出力
する。

【００５２】フレーム同期タイミング発生手段61のフレ
ーム同期タイマが１ＴＤＭＡフレームに対してＴなるカ
ウント数でカウントするものとすると、タイマ初期値設
定手段66は、Ｔ、Ｔ＋１、Ｔ、‥を出力する。このと
き、フレーム同期タイマは、タイマ初期値設定手段66の
出力に応じて初期値を変更し、図１８に示すカウント動
作を行なう。その結果、フレーム同期タイマによるカウ
ントが、ＴＤＭＡフレームに同期する。

【００５３】その他の動作は、第１の実施形態のデータ
受信装置と変わりがない。

【００５４】この装置は、従来の装置におけるクロック
抽出手段や、ディジタルＰＬＬ手段の位相比較手段を必
要とせずに、ディジタル信号処理によりビットクロック
を再生することができる。また、この装置では、第１の
実施形態の装置における可変分周手段も削除することが
できるため、第１の実施形態よりも、さらに少ない回路
規模を実現することができる。また、この装置では、Ｐ
ＬＬ手段における位相比較動作を必要としないため、初
期同期引き込みを高速で行なうことができる。

【００５５】

【発明の効果】以上の説明から分かるように、本発明の
データ受信装置は、次のような効果を有する。

【００５６】（１）本発明のデータ受信装置では、同期
加算手段が同期加算結果を基にシンボル識別点を検出
し、クロック位相補正手段が時間的に離れた区間でのシ
ンボル識別点のずれより位相ずれを検出し、検出された
位相ずれに基づいて可変分周手段の分周比を制御してビ
ットクロックを再生している。そのため、従来の装置の
ように、クロック抽出手段や、ディジタルＰＬＬ手段に
おける位相比較手段を必要とせず、ＤＳＰ等のディジタ
ル信号処理によってビットクロックの再生を行なうこと
ができる。しかも、受信データを一旦格納するデータ蓄
積手段を備えているため、同期加算処理、シンボル識別
点検出処理、クロック位相補正処理及びデータ復号処理
を合わせた処理が受信スロット時間を超える場合でも、
データの蓄積後に逐次処理を行なう蓄積一括処理によ
り、これらの機能を時系列的に処理することができる。

【００５７】（２）また、同期加算するサンプルの数を
３個に絞り、その中からシンボル識別点を検出する装置
では、ＤＳＰ処理における同期加算処理量を削減するこ
とができ、ＤＳＰを用いる場合の低消費電力化を実現す
ることができる。

【００５８】（３）また、データ蓄積手段に格納するサ
ンプル数を３個に絞る装置では、データ蓄積手段の容量
を大幅に削減することができ、さらに少ない回路規模を
実現することができる。

【００５９】（４）また、Ａ／Ｄ変換手段に対して、ス
ロット受信区間だけクロックを供給し、Ａ／Ｄ変換手段
の動作をスロット受信区間でのみ行なわせる装置では、
この間欠動作により、消費電力の低減を図ることができ
る。

【００６０】（５）また、フレーム同期タイマの動作ク
ロックをビットレートのＮ倍で動作させ、このタイマの
初期値をシンボル識別点の位相ずれに基づいて補正する
装置では、可変分周手段も不要になり、さらに少ない回
路規模を実現することができる。また、初期同期引き込
みを高速で行なうことができる。

【図面の簡単な説明】

【図１】第１の実施形態のデータ受信装置の構成を示す
ブロック図、

【図２】第１の実施形態のデータ受信装置の同期加算手
段の動作を説明する説明図、

【図３】第１の実施形態のデータ受信装置のシンボル識
別点検出手段の動作を説明する説明図、

【図４】第１の実施形態のデータ受信装置のデータ蓄積
手段の構成を説明する説明図、

【図５】第１の実施形態のデータ受信装置のクロック位
相補正手段の構成を示すブロック図、

【図６】第１の実施形態のデータ受信装置のクロック位
相補正手段の動作を説明する説明図、

【図７】第１の実施形態のデータ受信装置の可変分周手
段の動作を説明する説明図、

【図８】第１の実施形態のデータ受信装置の処理タイミ
ングを説明する説明図、

【図９】第２の実施形態のデータ受信装置の構成を示す
ブロック図、

【図１０】第２の実施形態のデータ受信装置の同期加算
手段の動作を説明する説明図、

【図１１】第３の実施形態のデータ受信装置の構成を示
すブロック図、

【図１２】第３の実施形態のデータ受信装置のデータ蓄
積手段の構成を説明する説明図、

【図１３】第４の実施形態のデータ受信装置の構成を示
すブロック図、

【図１４】第４の実施形態のデータ受信装置の動作を説
明する説明図、

【図１５】第５の実施形態のデータ受信装置の構成を示
すブロック図、

【図１６】第５の実施形態のデータ受信装置のタイマ初
期値設定手段の構成を示すブロック図、

【図１７】第５の実施形態のデータ受信装置の動作を説
明する説明図、

【図１８】第５の実施形態のデータ受信装置のフレーム
同期タイマの動作を説明する説明図、

【図１９】従来のデータ受信装置の構成を示すブロック
図、

【図２０】従来のデータ受信装置のビットクロック再生
部の動作を説明するタイミングチャート、

【図２１】受信データのフレーム構成を説明する説明
図、

【図２２】従来のデータ受信装置のフレーム同期タイミ
ング信号の発生を説明するタイミングチャートである。

【符号の説明】

１、21、発振器 ２、22 分周器 ３ 23 検波器 ４ クロック抽出回路 ５ ディジタルＰＬＬ ６ 可変分周器 ７ 位相比較器 ８、24 Ａ／Ｄ変換器 ９、29 データ復号部 10、30 フレーム同期部 11、31 フレーム同期タイミング発生部 25 メモリ 26 Ｍシンボル２乗包絡線同期加算部 27、37 シンボル識別点検出部包絡線 28 クロック位相補正部 35 ３サンプルメモリ 36 Ｍシンボル３サンプル２乗包絡線同期加算部 41 １フレーム遅延部 42 位相ずれ検出部 43 可変分周比制御部 44 可変分周部 50 クロック生成部 60 タイマ初期値設定制御部 65 位相ずれ検出部 66 タイマ初期値設定制御部 67 １フレーム遅延部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−79265（ＪＰ，Ａ) 特開 平７−87153（ＪＰ，Ａ) 特開 平７−46285（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 27/00 - 27/38

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 受信信号からビットクロックを再生し、
   データを復号し、フレーム同期タイミング信号を生成す
   るデータ受信装置において、 受信信号をシンボルレートのＮ倍（Ｎは整数）のサンプ
   リング周波数でオーバサンプリングし、サンプル値をデ
   ィジタル化するＡ／Ｄ変換手段と、 Ａ／Ｄ変換されたディジタル信号を格納するデータ蓄積
   手段と、 前記データ蓄積手段から読み出したサンプル値をシンボ
   ル間隔ごとにＭシンボル区間（Ｍは整数）に渡って同期
   加算し、Ｎ個の同期加算結果を得る同期加算手段と、 前記同期加算手段で得られた同期加算結果からシンボル
   識別点を検出するシンボル識別点検出手段と、 前記シンボル識別点検出手段が検出したシンボル識別点
   でデータ復号を行なうデータ復号手段と、 異なる受信スロットについて検出されたシンボル識別点
   の間の差分を検出し、前記差分を基にクロックを補正し
   て再生ビットクロックを生成するクロック補正手段と、 復号された同期ワードを基にフレーム同期を獲得し、Ｔ
   ＤＭＡフレームに同期したタイミング信号を発生するタ
   イミング制御手段とを備えることを特徴とするデータ受
   信装置。
2. 【請求項２】 前記クロック補正手段が、前記差分に基
   づいて自走ビットクロックの周波数を可変分周し、再生
   ビットクロックを生成することを特徴とする請求項１に
   記載のデータ受信装置。
3. 【請求項３】 前記クロック補正手段が、前記差分に基
   づいて、ビットレートのＮｔ倍で動作するフレーム同期
   タイマの初期値を補正することを特徴とする請求項１に
   記載のデータ受信装置。
4. 【請求項４】 前記同期加算手段が、受信スロットのシ
   ンボル数をＬとするとき、Ｌ＞Ｍの関係にあるＭシンボ
   ル区間に渡ってサンプル値を同期加算することを特徴と
   する請求項１乃至３に記載のデータ受信装置。
5. 【請求項５】 前記同期加算手段が、前回のＭシンボル
   区間に渡る同期加算の結果に基づいて検出されたシンボ
   ル識別点及びその前後のサンプル点の合わせて３点のサ
   ンプルについて同期加算を行ない、前記シンボル識別点
   検出手段が、その３点の中からシンボル識別点を検出す
   ることを特徴とする請求項１乃至４に記載のデータ受信
   装置。
6. 【請求項６】 前記データ蓄積手段が、前回のＭシンボ
   ル区間に渡る同期加算の結果に基づいて検出されたシン
   ボル識別点及びその前後のサンプル点の合わせて３点の
   サンプルについてのサンプル値を格納することを特徴と
   する請求項５に記載のデータ受信装置。
7. 【請求項７】 前記タイミング制御手段から発生される
   ＴＤＭＡフレームに同期したタイミング信号を受けて、
   前記Ａ／Ｄ変換手段に対し、スロット受信期間のみ自走
   クロックを供給する間欠クロック生成手段を設けたこと
   を特徴とする請求項１に記載のデータ受信装置。