CN1238879A - 借助于反向回放的载波相位同步 - Google Patents

借助于反向回放的载波相位同步 Download PDF

Info

Publication number
CN1238879A
CN1238879A CN97180118A CN97180118A CN1238879A CN 1238879 A CN1238879 A CN 1238879A CN 97180118 A CN97180118 A CN 97180118A CN 97180118 A CN97180118 A CN 97180118A CN 1238879 A CN1238879 A CN 1238879A
Authority
CN
China
Prior art keywords
phase
sample
locked loop
reverse order
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97180118A
Other languages
English (en)
Inventor
B·A·科克伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conexant Systems Worldwide Inc
Original Assignee
Sicom Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sicom Inc filed Critical Sicom Inc
Publication of CN1238879A publication Critical patent/CN1238879A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0055—Closed loops single phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0079—Switching between loops
    • H04L2027/0081—Switching between loops between loops of different bandwidths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Abstract

数字解调器(10)把符号样本读入到存储缓冲器(38)中从而可前向和反向地被重放而送到锁相环(48)中。在初始的非数据指向的符号定时估计阶段期间，解调器(10)得到近似频率同步，并开始得到对进入符号流的相位同步。在对于存储的样本的第一前向读取过程(58)期间，锁相环(48)开始频率和相位收敛。在随后的使用反向读取存储样本的过程(60)期间，锁相环(48)继续收敛到零相位误差。然后，进行另一次前向过程(66)，锁相环(48)得到载波的有用的频率和相位同步，并开始正确的数据提取。

Description

借助于反向回放的载波相位同步
                        技术领域
本发明总的涉及其中采用了锁相环的数字通信系统中的同步和解调技术。更具体地，本发明涉及需要把本地振荡器的频率和/或相位同步到所接收的载波的解调方案。
                        发明背景
采用锁相环的解调方案一般不具有初始地与所接收的突发载波信号精确同步的内部信号源。因而，接收机在“获取”接收的载波信号期间，使用锁相环来收敛到输入的频率和/或相位。获取阶段发生在正确的数据可被提取之前，并且获取阶段包括载波获取和符号同步。
在通信系统中，载波获取和符号同步的步骤常常是无收效的额外开销时间。在进行大量数据的冗长的传输的通信系统中，这种额外开销的获取阶段是相对不重要的。然而，在某些其它的系统例如TDMA突发系统中，慢的额外开销获取时间就变成不能接受的低工作效率。
各种不同的解调方法被用来从载波信号中快速地提取数据。作为一个例子，被称为“微分”解调的技术是数据提取的强有力的方法，但使用它的代价是3-6dB的性能损失，这导致了较高的传输功率要求、较大的通量密度、不适当的误码率和/或较大的相邻信道干扰概率。
相位相干解调器解决了微分解调的3-6dB的代价。通过相干解调，锁相环精确地达到载波同步。锁相环获得频率和相位同步的能力的问题在于：获取时间高度地取决于频率和相位误差，或输入的信号与内部的锁相环振荡器之间的偏差量。锁相环可能需要不希望的长时间来收敛到一个信号，除非环路滤波器带宽被做得很宽。带宽越宽，则锁相环呈现越大的相位抖动。
已开发了一种试图通过根据获取的样本块来估计相位而不是仅仅依赖于锁相环而克服这个问题的方案。这个方法被称为块相位估计。块相位估计具有很大的限制性。如果频率误差大于约百分之一的符号率，则它不能很好工作。不幸地，大于百分之一的频率误差是很普通的。
人们可以简单地获取一个完整的突发脉冲，并按照授予给本发明受让人的美国专利N0.5,440,265的教导反复不断地重新处理该突发脉冲。但是对符号的过量的重新处理导致了传输的延时，而这个延时应当保持为最小。而且，在锁相环开始其收敛过程和部分地获取频率和相位以后以一贯地前向次序重新处理符号块将会使得锁相环经受非连续性或非稳定状态，这会延长载波获取时间。具体地，在块结尾处的输入信号的相位典型地与在块起始处的输入信号的相位无关。这样，当随后的块处理过程开始时，先前的块处理过程中的锁相环的相位收敛成果会大量丢失。
                      发明内容揭示
因此，本发明的优点是提供了在采用锁相环的数字通信系统中使用的改进的同步和解调方法。
另一个优点是，本发明提供了具有最小的传输延时和额外开销处理时间的快速载波获取和符号同步。
另一个优点是，本发明允许锁相环根据以反向次序给出的信号来达到载波获取。
本发明的以上的和其它优点是通过用于对以符号流输送数据的输入信号的快速载波相位同步的方法以一种形式实现的。这种方法包括以下步骤：估计输入的符号块的符号定时，根据估计的符号定时来采样输入信号以便产生按照前向次序的样本，把输入的样本块缓存到存储器中，以反向次序从存储器读取样本，以及把振荡器信号进行载波相位同步到以反向次序从存储器读取的样本上。
                        附图概述
当结合附图参考详细的说明和权利要求时，可得出对本发明的更全面的了解，其中相同的参考数字在所有图中是指相同的事项，以及
图1显示了按照本发明配置的数字通信解调器的方框图；
图2显示了通过反向回放处理的载波相位同步的流程图；
图3显示了在载波同步期间的示例性锁相环频率误差的时序图；以及
图4显示了在载波同步期间的示例性锁相环相位误差的时序图。
              用于实现本发明的最佳模式
图1到4显示了数字通信接收机解调器中的快速载波相位同步的装置和方法的优选实施例。快速载波相位同步是通过把存储的样本反向回放到锁相环的方法而得到的。
图1显示了可以用分立元件、用集成电路、或借助于数字信号处理器(DSP)实现的示例性数字通信接收机解调器10的方框图。图1描绘了在数字通信接收机中用于射频信号的同步和解调的数字部件块。通常，解调器10的功能是从基带通信信号中提取数字数据，并把数据传送到应用或使用该数据的装置(未示出)。虽然优选实施例也工作于正交信号，但为简便起见，未显示正交信号。
解调器10的输入端20被耦合到A/D转换器22的第一输入端，该A/D转换器22具有的第一输出端被耦合到多路复接器(mux)24的第一数据输入端。A/D转换器22的第二输入端耦合到符号时钟电路26的输出端。A/D转换器22的第二输出端耦合到先进先出(FIFO)缓冲存储器28的数据输入端。FIFO存储器28的控制输入端耦合到控制器30的输出端。mux24的第二数据输入端被耦合到FIFO存储器28的输出端。mux24的选择输入端被耦合到控制器30的输出端。mux24的输出端耦合到内插器库32的输入端，其每个内插器具有的输出端被耦合到符号同步器电路34的输入端和mux36的数据输入端。mux36的选择输入端被耦合到控制器30的输出端。mux36的输出端耦合到前向/反向读出存储器38的数据输入端。前向/反向读出存储器38的地址输入端耦合到控制器30的输出端。符号同步器电路34的第二输入端耦合到控制器30的输出端。符号同步器电路34的输出端也耦合到控制器30的输入端。前向/反向读出存储器38的数据输出端耦合到相位比较器40的第一输入端。
相位比较器40的输出端耦合到数据检测器42的输入端。数据检测器42的输出端耦合到控制器30的输入端，并提供来自解调器10的数据输出。相位比较器40的输出端也耦合到环路滤波器44的信号输入端。环路滤波器44的输出端耦合到数字控制振荡器(NCO)46的输入端。环路滤波器44的控制输入端耦合到控制器30的输出端。数字控制振荡器46的输出端耦合到相位比较器40的第二输入端。相位比较器40、环路滤波器44和数字控制振荡器46合在一起组成锁相环48。
环路滤波器44按需要通过使用传统的数字滤波技术被构建，这使得锁相环48按照二阶或高阶环来运行。在环路滤波器44内，有一组寄存器50包含着用于确定环路滤波器带宽的滤波器系数，正如数字滤波器中惯用的那样。改变滤波器系数的数值使得环路滤波器呈现可变的带宽。系数值是由控制器30提供到滤波器系数寄存器的，其细节在下面讨论。在环路滤波器44内还有状态可变寄存器52，它存储着描述滤波器44的状态的瞬时频率和相位。相位以及更具体地是频率，其数值由控制器30提供给瞬时频率与相位寄存器52。
进到解调器10的输入的射频信号在提供给A/D转换器22用于采样以前被变换成基带。执行这个基带变换的主要的电路对于本领域技术人员是熟知的，所以在图1上未示出。在从输入的信号中提取有用的数据以前，解调器10进行符号同步和载波获取。在载波获取期间，在进入的基带信号20的频率与本地参考振荡器(即，NCO46)的频率之间的差值由相位比较器40检测，并且锁相环48调整这个差值直到把它减小到零为止。在输入的信号与NCO46之间相位上的差值由锁相环48同样地处理。这样，锁相环48使本振信号“收敛”成为与输入的基带信号相匹配。
然而，在开始载波获取之前，由解调器10执行的初始的任务是达到某个程度的符号同步，而不管有用数据的提取。换句话说，解调器10进行非数据指向的符号同步过程，它不依赖于由提取来自输入的信号的数据所得到的信息。
图2的流程图显示了通过反向回放过程54的载波相位同步。作业56进行非数据指向的符号定时估计。参照图1和2，在作业56期间，基带模拟信号由A/D转换器22在符号时钟26的控制下被转换成采样的数字数据信息流。另外，在作业56期间，mux24把来自A/D转换器22的数据直接切换到内插器32。
起始地，A/D转换器22的输出通过mux24直接被选通到内插器32，而同时把同样的信号装入到FIFO28。正如本领域技术人员将看到的，内插器32重现采样的输入波形，但在时间上延时一个固定的量。在优选实施例中，同样的波形以并行方式同时被提供给每个内插器32，但来自每个内插器32的输出产生相应于在某个时刻对于每个内插器32是唯一的波形的样本。当然，内插器32中的一个内插器可施加零的时间延时，并通过直接信号路径来实现。或者，由内插器32施加的延时量被分布在一个符号时间间隔内。
符号同步器电路34执行由内插器32得到的波形与输送的数据的理想相位状态之间的比较，以检测具有离理想相位状态最小误差的一个波形。控制器30然后选择这一个内插器32以便通过mux24驱动前向/反向存储器38。控制器30然后也使得FIFO28通过mux24读出其内容。从过程54中的这一点出发，来自AD22的所有信号被路由经过FIFO28和mux24而到达内插器32。另外，由所选择的内插器32产生的估计的样本被路由经过mux36而到达存储器38。在优选实施例中，存储器38是能够以符号速率进行写和读的随机存取存储器。换句话说，存储器38可在每个符号时间间隔期间执行写操作和分开的读操作。
在同步过程54中的作业56的结尾处，解调器10估计符号定时，以及过程54开始作业58。为了有助于载波收敛，在作业58和之后的各作业中，锁相环48被引入到过程54。锁相环48收敛在输入的信号的频率和相位上。控制器30可通过改变环路滤波器44中的寄存器50的滤波系数而改变锁相环48的工作带宽(见图1)。为了使得锁相环52收敛到输入的信号上所需要的时间最小化，环路滤波器44在作业58期间被设定为宽的带宽。在这个实施例中，使用了二阶锁相环，它在数学上由以下类型的环路滤波方程决定：f(s)=a(1+b/s)。环路滤波方程的b/s项是具有以瞬时频率寄存器52中的数值为特征的极性的频率项。瞬时频率寄存器52中的数值相应于在由数字控制振荡器46产生的当前频率与来自存储器38的输入的样本之间的差值。
在作业58和随后的作业期间，控制器30把地址提供到存储器38，以便以特定的次序回放样本。在作业58期间，被写入存储器38中的样本立即从存储器被读出。这使得样本以前向次序被回放。图2中的作业58显示了使用宽的带宽的前向次序过程。环路滤波器系数寄存器50被以宽的带宽系数来装载。瞬时频率寄存器50被设定为初始值。
图3显示了在作业58的第一过程的期间锁相环48的示例性输出波形的时序图。与在第一过程的起始处的收敛程度相比，在前向过程作业58的结尾处锁相环48收敛得更加接近于零频率误差值得多。
图4显示了在三个存储器回放过程中的每个过程期间锁相环48的示例性相位误差波形。在作业58的时间间隔期间，锁相环48也已收敛趋向于零相位误差值，如图4所示。然而，只出现小的相位收敛量，部分地这是由于在作业58期间环路滤波器44的宽的带宽所致。
控制器30在作业60的起始处倒置瞬时频率寄存器52的极性，以便为从存储器38反向读取作准备。滤波系数寄存器被设定为窄的带宽以用于较精确的相位收敛，这也减小了在锁相环中的相位“抖动”。
如果在作业58的前向过程以后在锁相环48中呈现从存储器38的另一次同样的前向读取的样本，则在作业58期间趋向于相位收敛所得到的好处将丢失。不同于频率，在作业58的结尾处输入的信号的相位典型地与输入信号的初始相位没有关系。然而，通过在这个交接处倒置提供给锁相环48的样本的方向以及倒置环路滤波器44的频率状态变量的极性以便及时地适应模拟的反向运动，则在作业58期间得到的相位收敛可被保留。
过程54的作业60是使用环路滤波器44的窄的带宽以及在寄存器52中的频率状态变量值的倒置极性时的反向次序的过程。在作业60中，再次地提供了在作业58期间所提供给锁相环48的相同的样本，除了是以反向次序以外。控制器30使得前向/反向存储器38在作业60期间以反向(从后到前)次序被读取。通过作业60，控制器30设定环路滤波系数寄存器50，以使得锁相环48呈现窄的带宽。锁相环48继续趋向于收敛直到在作业58的结尾处停止进行为止。图4所示的虚线62代表如同按时间顺序是反向流动时读出的样本块。图4的第二过程中所示的实线表示以前向方向反映出的同样的波形，以表示在时间上前向进行的相位收敛。在作业60期间，没有丢失输入的数据，因为新的输入数据在先前的数据块样本以反向次序读出的同时被写入前向/反向存储器38中。
还是在作业60期间，控制器30搜索规定输入的信号的起始点的特定的数据模式或前置标记。当例如在时间点63检测到输入的信号的起始点时，控制器30可立即倒置从存储器38读数的方向，并继续提取正确的数据。在这个时间点，锁相环48已接近达到精确的载波同步。
在作业60以后，在本发明的优选实施例中，执行作业66时继续使用环路滤波器44中的窄的带宽。在替换的实施例中，在作业66的第三过程期间，滤波系数50能被渐进地调整用于愈加变窄的带宽。另外，环路滤波器44中的频率状态变量52的极性在作业60的结尾处将它的状态倒置。图4显示了在作业66的结尾处收敛到零相位误差线的波形。在作业66开始处，解调器10已达到足够精确的载波频率和相位同步，这样数据寄存器42可提取正确数据以供数据使用者使用。如所希望的那样，解调器10现在可继续执行对输入的信号的正常的数据提取，或执行由控制器30所需要进行的其它作业。所处理的样本块的长度希望不长于所需要的长度，以使得传输延时最小化。这个块长度是由最坏的频率偏差和信号噪声比来确定的，并随应用情况而改变。
总之，本发明提供了快速载波同步装置和方法。本发明通过把输入的信号存储到前向/反向读取存储器以及在反向读取期间使用锁相环收敛到所存储的样本的相位、并同时利用在先前的过程期间得到的相位收敛，从而来快速获取符号定时。
虽然本发明的优选实施例已被详细地说明和描述，但本领域技术人员将容易看到，在其中可作出各种不同的修改而不背离本发明的精神或附属权利要求的范围。

Claims (20)

1．用于对以符号流形式输送数据的输入信号(20)进行快速载波相位同步的方法(54)，所述方法(54)包括以下步骤：
(a)估计(56)输入的所述符号块的符号定时；
(b)采样所述输入信号(20)以便产生按照前向次序的样本；
(c)把所述输入的所述样本块缓存到存储器(38)中；
(d)以反向次序从所述存储器(38)读取所述样本；以及
(e)把振荡器信号进行载波相位同步到以所述反向次序从存储器(38)读取的所述样本上。
2．如权利要求1中所要求的方法(54)，其特征在于，附加地包括以下步骤：
(f)把所述振荡器信号同步到在所述的以反向次序读取步骤(d)以前的以所述前向次序给出的所述样本。
3．如权利要求2中所要求的方法(54)，其特征在于，附加地包括以下步骤：
利用带有一个具有寄存器(52)的环路滤波器(44)的锁相环(48)来规定一个瞬时频率，所述频率呈现一种极性；以及
在所述前向次序同步步骤(f)和所述反向次序同步步骤(e)之间，倒置所述瞬时频率的所述极性。
4．如权利要求2中所要求的方法(54)，其特征在于，附加地包括以下步骤：
利用带有一个环路滤波器(44)的锁相环(48)；以及
控制所述环路滤波器(44)以便在所述前向次序同步步骤(f)期间呈现相对较宽的带宽、和在所述反向次序同步步骤(e)期间呈现相对较窄的带宽。
5．如权利要求1中所要求的方法(54)，其特征在于，附加地包括以下步骤：
在从所述存储器(38)以所述反向次序读取所述样本的同时检测数据；以及
监视所述检测的数据，以识别所述输入的信号(20)的起始点。
6．如权利要求1中所要求的方法(54)，其特征在于，附加地包括以下步骤：
(f)把所述振荡器信号同步到在所述的以反向次序读取步骤(d)以后的以所述前向次序给出的所述样本。
7．如权利要求6中所要求的方法(54)，其特征在于，附加地包括以下步骤：
利用一个带有具有寄存器(52)的环路滤波器(44)的锁相环(48)来规定一个瞬时频率，所述频率呈现一种极性；以及
在所述反向次序同步步骤(e)和所述前向次序同步步骤(f)之间，倒置所述瞬时频率的所述极性。
8．如权利要求1中所要求的方法(54)，其特征在于，其中所述估计步骤(a)执行非数据指向的符号同步。
9．一种用于对以符号流方式输送数据的输入信号(20)进行操作的快速同步解调器(10)，所述解调器(10)包括：
(a)符号同步器(34)，用于估计(56)输入的所述符号块的符号定时；
(b)耦合到所述符号同步器(34)的采样器，用于采样所述输入的信号(20)以便产生按前向次序的样本；
(c)存储器(38)，具有耦合到所述采样器的数据输入端和具有地址输入端与数据输出端；
(d)耦合到所述存储器(38)的所述地址输入端的控制器(30)，所述控制器(30)被设计成可使得所述样本从所述存储器(38)以反向次序被读取；以及
(e)锁相环(48)，具有耦合到所述存储器(38)数据输出端的输入端。
10．如权利要求9中所要求的解调器(10)，其特征在于，其中：
所述锁相环(48)包括产生振荡器信号的振荡器(46)；
所述控制器(30)被设计成可在使得所述样本以所述反向次序被读出以前使所述样本以所述前向次序提供给所述锁相环(48)；以及
所述锁相环(48)把所述振荡器信号同步到以所述前向次序呈现的所述样本，和同步到以所述反向次序读取的所述样本。
11．如权利要求10中所要求的解调器(10)，其特征在于，其中：
所述锁相环(48)包括一个具有规定瞬时频率的寄存器(52)的环路滤波器(44)，所述频率呈现一种极性；以及
所述控制器(30)使得所述环路滤波寄存器(52)在所述样本的所述前向次序形式与所述样本的所述反向次序的读取之间，倒置所述频率的极性。
12．如权利要求11所要求的解调器(10)，其特征在于，其中：
所述锁相环(48)包括能够呈现可变带宽的环路滤波器(44)；
所述控制器(30)使所述环路滤波器(44)能够在所述样本的所述前向次序形式期间呈现相对较宽的带宽；以及
所述控制器(30)使所述环路滤波器(44)能够在所述样本的所述反向次序的读取期间呈现相对较窄的带宽。
13．如权利要求10所要求的解调器(10)，其特征在于，其中：
所述锁相环(48)包括能够呈现可变带宽的环路滤波器(44)；
所述控制器(30)使所述环路滤波器(44)能够在所述样本的所述前向次序形式期间呈现相对较宽的带宽；以及
所述控制器(30)使所述环路滤波器(44)能够在所述样本的所述反向次序的读取期间呈现相对较窄的带宽。
14．如权利要求10中所要求的解调器(10)，其特征在于，其中：
所述锁相环(48)包括产生振荡器信号的振荡器(46)；
所述控制器(30)被设计成可在使得所述样本以所述反向次序被读取以后使所述样本以所述前向次序提供给所述锁相环(48)；以及
所述锁相环(48)把所述振荡器信号同步到在所述反向次序以后以所述前向次序呈现的所述样本。
15．如权利要求14所要求的解调器(10)，其特征在于，其中：
所述锁相环(48)包括能够呈现可变的带宽的环路滤波器(44)；
所述控制器(30)使所述环路滤波器(44)能够在所述样本的所述反向次序读取以前在所述样本的所述前向次序形式期间呈现第一带宽；
所述控制器(30)使所述环路滤波器(44)能够在所述样本的所述反向次序的读取期间呈现第二带宽；以及
所述控制器(30)使所述环路滤波器(44)能够在所述样本的所述反向次序读取以后的所述样本的所述前向次序形式期间呈现第三带宽。
16．如权利要求15中所要求的解调器(10)，其特征在于，其中：
所述锁相环(48)的所述环路滤波器(44)具有规定瞬时频率的寄存器(52)，所述频率呈现一种极性；以及
所述控制器(30)使得所述环路滤波寄存器(52)在所述样本的所述前向次序形式与所述样本的所述反向次序的读取之间、以及在所述样本的所述反向次序的读取与所述样本的随后的前向次序形式之间，倒置所述频率的极性。
17．如权利要求9中所要求的解调器(10)，其特征在于，其中：
所述锁相环(48)包括产生振荡器信号的振荡器(46)；
所述控制器(30)被设计成可在使得所述样本以所述反向次序被读取以后使所述样本以所述前向次序提供给所述锁相环(48)；以及
所述锁相环(48)把所述振荡器信号同步到以反向次序读取的所述样本，和同步到以所述前向次序呈现的所述样本。
18．如权利要求17中所要求的解调器(10)，其特征在于，其中：
所述锁相环(48)包括具有规定瞬时频率的寄存器(52)的环路滤波器(44)，所述频率呈现一种极性；以及
所述控制器(30)使得所述环路滤波寄存器(52)在所述样本的所述反向次序的读取之后、和在所述样本的所述前向次序形式之前倒置所述频率的极性。
19．如权利要求9中所要求的解调器(10)，其特征在于，其中：
所述解调器(10)附加地包括被设计用来检测来自所述样本的数据的数据检测器(42)；以及
所述控制器(30)在所述样本的所述反向次序读取期间监视由所述数据检测器(42)检测的所述数据，以识别所述输入的信号(20)的起始点。
20．一种用于对以符号流形式输送数据的输入的信号(20)进行快速载波相位同步的方法(54)，所述方法(54)包括以下步骤：
以非数据指向的方式估计(56)输入的所述符号块的符号定时；
采样所述输入的信号(20)以便产生按前向次序的样本；
把所述进入的样本存储到能够以所述前向次序和以反向次序读取的存储器(38)中；
利用带有一个具有规定一个瞬时频率的寄存器(52)的环路滤波器(44)的锁相环(48)，所述频率呈现一种极性；
控制所述存储器(38)以第一过程(58)、第二过程(60)、和第三过程(66)提供所述样本块，所述第一过程(58)以所述前向次序提供所述符号给所述锁相环(48)，所述第二过程(60)以所述反向次序提供所述符号给所述锁相环(48)，以及所述第三过程(66)以所述前向次序提供所述符号给所述锁相环(48)；
控制所述环路滤波器(44)在所述第一过程期间呈现相对较宽的带宽；
在所述第一过程(58)和所述第二过程(60)之间，倒置所述瞬时频率寄存器(52)的所述极性；
控制所述环路滤波器(44)在所述第二过程期间呈现相对较窄的带宽；
在所述第二过程(60)期间检测识别所述输入的信号(20)的数据模式；以及
在所述第二过程(60)和所述第三过程(66)之间，倒置所述瞬时频率的所述极性。
CN97180118A 1996-11-29 1997-11-24 借助于反向回放的载波相位同步 Pending CN1238879A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/758,380 1996-11-29
US08/758,380 US5881110A (en) 1996-11-29 1996-11-29 Carrier phase synchronization by reverse playback

Publications (1)

Publication Number Publication Date
CN1238879A true CN1238879A (zh) 1999-12-15

Family

ID=25051523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97180118A Pending CN1238879A (zh) 1996-11-29 1997-11-24 借助于反向回放的载波相位同步

Country Status (6)

Country Link
US (1) US5881110A (zh)
EP (1) EP0941594A4 (zh)
CN (1) CN1238879A (zh)
AU (1) AU5591698A (zh)
CA (1) CA2272560A1 (zh)
WO (1) WO1998024210A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966416A (en) * 1996-11-21 1999-10-12 Dsp Group, Inc. Verification of PN synchronization in a spread-spectrum communications receiver
US6088389A (en) * 1997-05-13 2000-07-11 Lucent Technologies, Inc. System and method for training a plurality of equalizers and a modem employing the system or method
US6240132B1 (en) * 1998-02-03 2001-05-29 Adtran, Inc. Mechanism for interpolating among samples of received communication signal using asynchronous high speed clock which is a nominal multiple of recovered signalling baud rate
US6381290B1 (en) * 1998-05-15 2002-04-30 Ericsson Inc. Mobile unit for pilot symbol assisted wireless system and method of improving performance thereof
JP2001177586A (ja) * 1999-12-16 2001-06-29 Sony Corp キャリア再生装置およびその方法
US7409028B2 (en) * 2000-12-22 2008-08-05 Ericsson Inc. Clock synchronization in a communications environment
US6917657B2 (en) * 2001-03-20 2005-07-12 Cyntrust Communications, Inc. Reduced MIPS pulse shaping filter
US20060285618A1 (en) * 2005-06-21 2006-12-21 Ehud Shoor Adaptive phase recovery
SG130041A1 (en) * 2005-08-12 2007-03-20 Nanyang Polytechnic Fast symbol synchronizer
US8724757B2 (en) * 2010-03-26 2014-05-13 General Dynamics C4 Systems, Inc. Symbol timing synchronization methods and apparatus
US8817802B2 (en) * 2011-12-21 2014-08-26 Comtech Ef Data Corp. Method and system for providing hitless switching while maintaining a power equivalent bandwidth (PEB) ratio using multiple carriers
US9258107B1 (en) * 2014-12-23 2016-02-09 Texas Instruments Incorporated Local oscillator phase noise tracking for single carrier transmission
FR3085568B1 (fr) * 2018-08-31 2020-08-07 Zodiac Data Systems Procede de datation de signaux de telemesure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466108A (en) * 1981-10-06 1984-08-14 Communications Satellite Corporation TDMA/PSK Carrier synchronization without preamble
US4860321A (en) * 1985-09-13 1989-08-22 Hughes Aircraft Company Lock detector for feedback loops
JP2724145B2 (ja) * 1987-03-24 1998-03-09 株式会社日立製作所 搬送波再生装置
CA2003774C (en) * 1988-11-25 1993-01-26 Atsushi Yoshida Carrier phase synchronizing circuit capable of recovering carrier phase synchronization at a short time
JP2932861B2 (ja) * 1992-10-13 1999-08-09 日本電気株式会社 位相同期検出回路
US5440265A (en) * 1994-09-14 1995-08-08 Sicom, Inc. Differential/coherent digital demodulator operating at multiple symbol points

Also Published As

Publication number Publication date
EP0941594A4 (en) 2002-08-14
CA2272560A1 (en) 1998-06-04
US5881110A (en) 1999-03-09
EP0941594A1 (en) 1999-09-15
WO1998024210A1 (en) 1998-06-04
AU5591698A (en) 1998-06-22

Similar Documents

Publication Publication Date Title
US4703355A (en) Audio to video timing equalizer method and apparatus
USRE33535E (en) Audio to video timing equalizer method and apparatus
CN1238879A (zh) 借助于反向回放的载波相位同步
US9025674B2 (en) Method for reconstructing digital video data stream and apparatus thereof
EP0877505B1 (en) Synchronous circuit controller for controlling data transmission between asynchronous circuits
US7193942B2 (en) Phase difference correction apparatus and data reproduction apparatus including data header detection apparatus
JPH02115774A (ja) ジッタ・タイミング測定方法
JP2770149B2 (ja) 埋め込みオーディオ・デマルチプレックサ用オーディオ・フレーム同期方法及び装置
US20070162168A1 (en) Audio signal delay apparatus and method
JP3064867B2 (ja) データ受信装置
KR100466553B1 (ko) 지연 정정 회로
US6061778A (en) Digital signal processor for detecting out-of-sync and jitter from two clock signals and controlling the interpolation based on deviation and jitter amount
JPH07170493A (ja) データストリーム同期回路装置
US20060017600A1 (en) Image signal processing system
CN102148920B (zh) 同步信号限幅装置与同步信号限幅方法
JP3318179B2 (ja) データ受信装置
CN111030688B (zh) 一种外部输入时钟rpck的同步系统及其方法
US7440476B1 (en) Method and apparatus for video capture
JPH08130534A (ja) データ伝送適応化方式およびこれを備えたデータ伝送装置
JPH11205297A (ja) クロック再生回路
JPH10262223A (ja) 文字多重ビデオ信号のデータ再生装置
JPH0588017B2 (zh)
JPH09284253A (ja) バースト通信同期方法及び装置
JPH01183934A (ja) 非同期データ伝送用送信バッファ回路
JPS58194117A (ja) デイジタル信号記録の同期方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned