CN111030688B - 一种外部输入时钟rpck的同步系统及其方法 - Google Patents

一种外部输入时钟rpck的同步系统及其方法 Download PDF

Info

Publication number
CN111030688B
CN111030688B CN201911180920.5A CN201911180920A CN111030688B CN 111030688 B CN111030688 B CN 111030688B CN 201911180920 A CN201911180920 A CN 201911180920A CN 111030688 B CN111030688 B CN 111030688B
Authority
CN
China
Prior art keywords
clock
rpck
speed clock
output
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911180920.5A
Other languages
English (en)
Other versions
CN111030688A (zh
Inventor
吴汉明
张岚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinchuangzhi Shanghai Microelectronics Co ltd
Original Assignee
Xinchuangzhi Shanghai Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinchuangzhi Shanghai Microelectronics Co ltd filed Critical Xinchuangzhi Shanghai Microelectronics Co ltd
Priority to CN201911180920.5A priority Critical patent/CN111030688B/zh
Publication of CN111030688A publication Critical patent/CN111030688A/zh
Application granted granted Critical
Publication of CN111030688B publication Critical patent/CN111030688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种外部输入时钟RPCK的同步系统及其方法，该同步系统包括外部输入的低速时钟RPCK、高速时钟、分频器M1、采样器M2、分频器M3以及选择模块M4；本方案所提供的外部输入时钟RPCK的同步系统其精确度高，可以在大约一个高速时钟周期以内，能够实现实时判决，即便在输入时钟RPCK频率发生变化时，也能够准确的进行时钟同步，且同步相位差可调，可以选择不同相位输出，以达到需要的相位差。

Description

一种外部输入时钟RPCK的同步系统及其方法
技术领域
本发明涉及接收机数据传输技术领域，具体涉及一种外部输入时钟RPCK的同步系统及其方法。
背景技术
接收机进行数据传输时，有时采用PCLK模式(PHY provides a clock)，即PHY提供一个PCLK作为输出，为了确保时序的正确，会对接口时序进行约束；有时采用RPCK模式，即外部提供一个RPCK时钟作为输入。为了确保时序的正确，同样要对接口时序进行约束，并且RPCK时钟并非直接使用，而是要对它进行同步处理。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种外部输入时钟RPCK的同步系统及其方法，该同步系统其精确度高，能够实现实时判决，准确地进行时钟同步。
为实现上述目的，本发明采用的技术方案如下：
一种外部输入时钟RPCK的同步系统，所述同步系统包括外部输入的低速时钟RPCK、高速时钟、分频器M1、采样器M2、分频器M3以及选择模块M4，其中所述低速时钟RPCK与所述分频器M1相连，进行二分频处理，所述分频器M1的输出端与采样器M2的输入端相连，所述高速时钟与所述采样器M2相连，用于对分频后的低速时钟进行采样，所述高速时钟与分频器M3相连，进行N分频作业，N≥1，所述分频器M3的输出端与选择模块M4相连，所述选择模块M4其上的选择端口Sn与所述采样器M2的输出端相连。
进一步，所述选择端口Sn其输入的数据为用于决定选择模块M4输出的多位数据。
进一步，所述高速时钟为由锁相环PLL产生。
同时，本发明还提供一种用于实现如上述所述的一种外部输入时钟RPCK的同步系统的方法，该方法包括以下步骤：S1、对由外部输入的低速时钟进行二分频作业；S2、高速时钟对上述步骤S1中二分频后的低速时钟进行采样；
S3、高速时钟进行N分频，将频率同步到低速时钟上，输出对应不同的输出相位；S4、选择模块根据步骤S2采样后的数据选择上述步骤S3中高速时钟对应的输出相位作为输出，使得相位同步到低速输入时钟上。
进一步，在上述步骤S2中，低速时钟分频后每一拍的跳变沿都能被高速时钟采到，并在输出体现。
进一步，在上述步骤S4中，选择模块为根据其选择端口接收到的数据决定者高速时钟对应的相位输出。
与传统的技术方案相比，本方案具有的有益技术效果为：本方案所提供的外部输入时钟RPCK的同步系统其精确度高，可以在大约一个高速时钟周期以内，能够实现实时判决，即便在输入时钟RPCK频率发生变化时，也能够准确的进行时钟同步，且同步相位差可调，可以选择不同相位输出，以达到需要的相位差。
附图说明
图1为本实施例中外部输入时钟RPCK的同步系统结构原理示意图。
图2为本实施例中同步系统中低速时钟、高速时钟以及各自对应分频后的时钟频率波形示意图。
具体实施方式
下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。
本发明是针对现有的接收机进行数据传输时，有时采用RPCK模式，即外部提供一个RPCK时钟作为输入。为了确保时序的正确，同样要对接口时序进行约束，并且RPCK时钟并非直接使用，而是要对它进行同步处理；对此本方案提供一种外部输入时钟RPCK的同步系统及其方法，该同步系统其精确度高，能够实现实时判决，准确地进行时钟同步。
参见附图1所示，本实施例提供一种外部输入时钟RPCK的同步系统，其包括低速时钟RPCK、高速时钟TX_PCK、分频器M1、采样器M2、分频器M3以及选择模块M4，低速时钟RPCK其为输入的低速时钟，其由外部提供；高速时钟TX_PCK其由锁相环PLL产生。低速时钟RPCK与分频器M1相连，通过分频器M1对其进行二分频，分频器M1的输出端与采样器M2相连，同时高速时钟TX_PCK与采样器M2相连，以使得高速时钟TX_PCK可以对分频后的低速时钟RPCK进行采样，即低速时钟RPCK分频时的每一拍的跳变沿都能被高速时钟TX_PCK才到，并在后续的输出体现。此外，高速时钟TX_PCK通过分频器M3进行N分频，N为正整数，高速时钟TX_PCK通过分频器M3与选择模块M4相连，同时选择模块M4其上的选择端口Sn与采样器M2的输出端相连，选择模块M4根据其选择端口Sn的状态(Sn并非为单比特的数据，其为多位数据，以此共同决定选择模块M4的输出)，选择对应的RPCKN(N＝0-N)作为输出，以使得内建时钟RPCK_SYNC与外部输出时钟RPCK同步。
结合参照附图2所示，整个同步系统的工作原理如下：
外部输出时钟RPCK的频率已知，但是其占空比和相位未知，外部输出时钟RPCK输入到分频器M1中进行二分频后，分频后的占空比为百分之五十，且分频时钟的每一个跳变沿均对齐输入时钟RPCK的上升沿(即分频时钟的第一个下降沿对应RPCK的第二个上升沿)，即图2中的RPCK_DIV2为外部输出时钟RPCK二分频后的时钟。
采用高速时钟TX_PCK对分频后的低速时钟进行采样，每一拍采样沿都对应一个输出状态，同时高速时钟TX_PCK开始在分频器M3里开始进行N分频，在分频器M3中，高速时钟TX_PCK的每一拍上升沿(也就是采样沿)都对应着一个输出时钟RPCKN的相位。
在高速时钟TX_PCK中的一拍采样沿采样到分频后的低速时钟RPCK的下降沿(也就是采到了输入时钟RPCK的第二个上升沿)，高速时钟TX_PCK的这一拍也会对应一个作为输入时钟RPCK的RPCKN的输出相位，选择模块M4就会选择高速时钟TX_PCK的采样沿所对应的那个相位RPCKN作为输出，使得外部输入时钟RPCK与内建时钟RPCK_SYNC同步，如图2所示，选择模块M4选择了RPCKN作为输入时钟RPCK的同步时钟。
同时，本发明还提供一种用于实现如上述所述的一种外部输入时钟RPCK的同步系统的方法，该方法包括以下步骤：
S1、对由外部输入的低速时钟进行二分频作业；
S2、高速时钟对上述步骤S1中二分频后的低速时钟进行采样，低速时钟分频时每一拍的跳变沿都能被高速时钟采到，并在输出体现；
S3、高速时钟进行N分频，将频率同步到低速时钟上，输出对应不同的输出相位；
S4、选择模块选择上述步骤S3中高速时钟对应的输出相位作为输出，使得相位同步到低速输入时钟上，其中选择模块为根据其选择端口接收到的数据决定者高速时钟对应的相位输出。
综上所述，本发明中的上述外部输入时钟RPCK的同步系统其精确度高，可以在大约一个高速时钟周期以内，能够实现实时判决，即便在输入时钟RPCK频率发生变化时，也能够准确的进行时钟同步，且同步相位差可调，可以选择不同相位输出，以达到需要的相位差。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种外部输入时钟RPCK的同步系统，其特征在于：所述同步系统包括外部输入的低速时钟RPCK、高速时钟、分频器M1、采样器M2、分频器M3以及选择模块M4，其中所述低速时钟RPCK与所述分频器M1相连，进行二分频处理，所述分频器M1的输出端与采样器M2的输入端相连，所述高速时钟与所述采样器M2相连，用于对分频后的低速时钟进行采样，所述高速时钟与分频器M3相连，进行N分频作业，N≥1，所述分频器M3的输出端与选择模块M4相连，所述选择模块M4其上的选择端口Sn与所述采样器M2的输出端相连。
2.根据权利要求1所述的一种外部输入时钟RPCK的同步系统，其特征在于：所述选择端口Sn其输入的数据为用于决定选择模块M4输出的多位数据。
3.根据权利要求1或2所述的一种外部输入时钟RPCK的同步系统，其特征在于：所述高速时钟为由锁相环PLL产生。
4.一种用于实现如上述权利要求1至3任一所述的一种外部输入时钟RPCK的同步系统的方法，该方法包括以下步骤：
S1、对由外部输入的低速时钟进行二分频作业；
S2、高速时钟对上述步骤S1中二分频后的低速时钟进行采样；
S3、高速时钟进行N分频，将频率同步到低速时钟上，输出对应不同的输出相位；
S4、选择模块根据步骤S2采样后的数据选择上述步骤S3中高速时钟对应的输出相位作为输出，使得相位同步到低速输入时钟上。
5.根据权利要求4所述的一种外部输入时钟RPCK的同步方法，其特征在于：在上述步骤S2中，低速时钟分频后每一拍的跳变沿都能被高速时钟采到，并在输出体现。
6.根据权利要求4或5所述的一种外部输入时钟RPCK的同步方法，其特征在于：在上述步骤S4中，选择模块为根据其选择端口接收到的数据决定者高速时钟对应的相位输出。
CN201911180920.5A 2019-11-27 2019-11-27 一种外部输入时钟rpck的同步系统及其方法 Active CN111030688B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911180920.5A CN111030688B (zh) 2019-11-27 2019-11-27 一种外部输入时钟rpck的同步系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911180920.5A CN111030688B (zh) 2019-11-27 2019-11-27 一种外部输入时钟rpck的同步系统及其方法

Publications (2)

Publication Number Publication Date
CN111030688A CN111030688A (zh) 2020-04-17
CN111030688B true CN111030688B (zh) 2023-06-30

Family

ID=70202656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911180920.5A Active CN111030688B (zh) 2019-11-27 2019-11-27 一种外部输入时钟rpck的同步系统及其方法

Country Status (1)

Country Link
CN (1) CN111030688B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5195110A (en) * 1991-04-01 1993-03-16 Nec America, Inc. Clock recovery and decoder circuit for a CMI-encoded signal
JP2004147039A (ja) * 2002-10-24 2004-05-20 Mega Chips Corp クロック同期回路及びクロック同期システム
CN1564464A (zh) * 2004-04-13 2005-01-12 上海迪申电子科技有限责任公司 一种改进的相位开关型预分频器
CN1703074A (zh) * 2004-05-28 2005-11-30 沖电气工业株式会社 点时钟同步生成电路
CN105978539A (zh) * 2016-05-16 2016-09-28 东南大学 一种结构精简的快速时钟拉伸电路
CN107437935A (zh) * 2017-07-31 2017-12-05 湖北三江航天红峰控制有限公司 一种同源同步时钟电路
CN107919153A (zh) * 2016-10-07 2018-04-17 三星电子株式会社 存储系统、存储装置及其执行的时钟同步方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7836324B2 (en) * 2007-02-09 2010-11-16 Apple Inc. Oversampling-based scheme for synchronous interface communication

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5195110A (en) * 1991-04-01 1993-03-16 Nec America, Inc. Clock recovery and decoder circuit for a CMI-encoded signal
JP2004147039A (ja) * 2002-10-24 2004-05-20 Mega Chips Corp クロック同期回路及びクロック同期システム
CN1564464A (zh) * 2004-04-13 2005-01-12 上海迪申电子科技有限责任公司 一种改进的相位开关型预分频器
CN1703074A (zh) * 2004-05-28 2005-11-30 沖电气工业株式会社 点时钟同步生成电路
CN105978539A (zh) * 2016-05-16 2016-09-28 东南大学 一种结构精简的快速时钟拉伸电路
CN107919153A (zh) * 2016-10-07 2018-04-17 三星电子株式会社 存储系统、存储装置及其执行的时钟同步方法
CN107437935A (zh) * 2017-07-31 2017-12-05 湖北三江航天红峰控制有限公司 一种同源同步时钟电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
原荣.TDMA无源光网络上行同步技术.光通信技术.2003,(第10期),6-9. *
张长春 ; 王志功 ; 郭宇峰 ; 施思 ; .高速时钟与数据恢复电路技术研究.电路与系统学报.2012,(第03期),62-67. *
李翠玲 ; .基于高速CMOS时钟的数据恢复电路设计与仿真.电子设计工程.2018,(第06期),186-190. *

Also Published As

Publication number Publication date
CN111030688A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
TW201815100A (zh) 眼圖測量裝置及其時脈資料恢復系統與方法
CN113886315B (zh) 一种时钟数据恢复系统、芯片及时钟数据恢复方法
CN106253902A (zh) 具有多器件同步复位识别校正功能的多通道并行采集系统
JP4808769B2 (ja) 多ピンの非同期シリアル・インターフェースで転送されるデータを同期化するための方法及び装置
CN103809659A (zh) 用于高速接口的时钟校准的设备和方法
CN108881718B (zh) 多组tdi cmos成像系统的同步控制方法
CN109143907B (zh) 同步采样系统及自动相位选择方法
US20130003907A1 (en) Enhanced phase discriminator for fast phase alignment
WO2023109147A1 (zh) 一种时间戳脉冲同步方法、装置、电子设备及存储介质
US12092688B2 (en) Circuit for transferring data from one clock domain to another
CN102651685B (zh) 信号延迟装置和方法
US10965442B2 (en) Low-power, low-latency time-to-digital-converter-based serial link
CN111262578B (zh) 针对高速ad/da芯片的多芯片同步电路、系统及方法
JPH07336342A (ja) クロック再生回路
US7409023B2 (en) Method and apparatus for effecting synchronous pulse generation for use in serial communications
CN111030688B (zh) 一种外部输入时钟rpck的同步系统及其方法
CN1238879A (zh) 借助于反向回放的载波相位同步
US8199869B2 (en) Communication apparatus
US7194057B2 (en) System and method of oversampling high speed clock/data recovery
CN113722258B (zh) 读取资料的方法和资料读取装置
CN113626355B (zh) 实现串行接口全双工通信的从机芯片的电路结构
CN110046125B (zh) 一种同频连续串行数据同步方法及装置
US20030118209A1 (en) Data and clock extractor with improved linearity
US20040190667A1 (en) Clock extracting circuit and clock extracting method
JPH09139731A (ja) 伝送装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230531

Address after: Room 310, Building 1, No. 2966 Jinke Road, Pudong New Area Free Trade Pilot Zone, Shanghai, March 2012

Applicant after: Xinchuangzhi (Shanghai) Microelectronics Co.,Ltd.

Address before: 100176 1717, 17th floor, block a, building 1, No. 10, Ronghua Middle Road, Beijing Economic and Technological Development Zone, Daxing District, Beijing

Applicant before: ELOWNIPMICROELECTRONICS(BEIJING) Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant