CN113886315B - 一种时钟数据恢复系统、芯片及时钟数据恢复方法 - Google Patents

一种时钟数据恢复系统、芯片及时钟数据恢复方法 Download PDF

Info

Publication number
CN113886315B
CN113886315B CN202111114822.9A CN202111114822A CN113886315B CN 113886315 B CN113886315 B CN 113886315B CN 202111114822 A CN202111114822 A CN 202111114822A CN 113886315 B CN113886315 B CN 113886315B
Authority
CN
China
Prior art keywords
data
sampling
phase
clock signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111114822.9A
Other languages
English (en)
Other versions
CN113886315A (zh
Inventor
高桂
何再生
肖刚军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Amicro Semiconductor Co Ltd
Original Assignee
Zhuhai Amicro Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Amicro Semiconductor Co Ltd filed Critical Zhuhai Amicro Semiconductor Co Ltd
Priority to CN202111114822.9A priority Critical patent/CN113886315B/zh
Publication of CN113886315A publication Critical patent/CN113886315A/zh
Application granted granted Critical
Publication of CN113886315B publication Critical patent/CN113886315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开一种时钟数据恢复系统、芯片及时钟数据恢复方法，所述时钟恢复系统包括采样模块、边沿检测模块和时钟相位调整模块；采样模块用于以预设多相位时钟依次采样串行接口的接收端接收到的待处理数据，得到每个数据周期内的预设数量组目标采样数据；边沿检测模块用于当检测到待处理数据在当前一个数据周期内的特定跳变沿位置时，将上一个数据周期的恢复时钟信号延迟预设时钟相位，得到当前一个数据周期的预采样时钟信号；时钟相位调整模块用于根据当前一个数据周期的预采样时钟信号的采样位置与上一个数据周期的恢复时钟信号的采样位置的相位关系，确定当前一个数据周期的恢复时钟信号。

Description

一种时钟数据恢复系统、芯片及时钟数据恢复方法
技术领域
本发明涉及时钟数据采样的技术领域，具体涉及一种基于空间过采样法的时钟数据恢复系统、芯片及时钟数据恢复方法。
背景技术
通用串行总线是一种高速串行总线，在串行数据通信中，为了节省开销，一般只传送数据信号而不传送与数据信号同步的时钟信号，特别是USB传输的数据包中存在的NRZI(Non Return to Zero Invert，不归零就反向)的编码方式，无须同步的时钟信号也能产生同步的数据存取，因此，通常采用时钟数据恢复电路CDR(Clock Data Recovery，简写为CDR)从接收的数据中提取时钟。
然而，一方面，由于串行总线中的数据传输速率较高，采样时钟需要到达数据传输速率的数倍以上，使得CDR电路系统的设计成本和采样难度增大；另一方面，由于接收数据边沿的不确定性，可能导致采样时钟的采样位置偏离理想的采样位置，影响到接收数据的误码率，进而影响了高速串行接口的性能和系统稳定性。
发明内容
为解决上述问题，本发明基于空间过采样的逻辑结构实现准确的时钟数据恢复，并能够动态监测数据与时钟的相位偏移、频率偏移，根据偏移程度自动变化切换时钟，具体的技术方案如下：
一种时钟数据恢复系统，其特征在于，所述时钟数据恢复系统包括依次连接的采样模块、边沿检测模块和时钟相位调整模块；采样模块，用于以预设多相位时钟依次采样串行接口的接收端接收到的待处理数据，得到每个数据周期内的预设数量组目标采样数据，再将当前得到的目标采样数据依次传输给边沿检测模块；边沿检测模块，用于将相邻两组目标采样数据进行异或运算，再基于异或运算的结果去检测待处理数据在一个数据周期内的特定跳变沿位置；边沿检测模块，还用于当检测到待处理数据在当前一个数据周期内的特定跳变沿位置时，将上一个数据周期的恢复时钟信号延迟预设时钟相位，得到当前一个数据周期的预采样时钟信号，使得当前一个数据周期的预采样时钟信号的采样位置处于当前一个数据周期的预设采样区域；时钟相位调整模块，用于根据当前一个数据周期的预采样时钟信号的采样位置与上一个数据周期的恢复时钟信号的采样位置的相位关系，确定当前一个数据周期的恢复时钟信号。
该技术方案使用前述依次连接的采样模块、边沿检测模块和时钟相位调整模块对串行接口的接收端处的数据进行采样和更新处理出相应数据周期内的恢复时钟信号，简化传统的时钟恢复电路的逻辑；另一方面，本技术方案通过对上一个数据周期的恢复时钟信号的延迟处理和相邻两个数据周期的数据跳变沿的采样位置的相位比较，挑选出对应相位位置逼近待处理数据的周期波形的中间位置，能够有效的避免数据采样发生在数据跳变边沿时引起不定态问题，可以有效的减少数据抖动的影响。
进一步地，边沿检测模块，用于当检测到待处理数据在当前一个数据周期内的特定跳变沿位置时，在所述上一个数据周期的恢复时钟信号中指示出该特定跳变沿位置的相位，并将该特定跳变沿位置的相位设置为所述上一个数据周期的恢复时钟信号的采样位置；其中，当前一个数据周期的预采样时钟信号的采样位置处于当前一个数据周期的预设采样区域具体是指：所述上一个数据周期的恢复时钟信号的采样位置经过预设时钟相位的延迟后到达当前一个数据周期的中间位置或者到达比当前一个数据周期的中间位置提前一个预设误差相位的位置；其中，所述上一个数据周期的恢复时钟信号的采样位置对准待处理数据在当前一个数据周期内的特定跳变沿位置；所述上一个数据周期的恢复时钟信号的采样位置经过预设时钟相位的延迟后成为当前一个数据周期的预采样时钟信号的采样位置。
与现有技术相比，该技术方案通过对预先获得的恢复时钟信号进行相位偏移的方式来获得对应数据周期内的恢复时钟信号，使得用于检测待处理数据的特定跳变沿位置的边沿时钟在相位偏移后到达当前一个数据周期的中间位置、或比当前一个数据周期的中间位置提前一个预设误差相位的位置，成为所述当前一个数据周期的预采样时钟信号，但还不能用于采样数据，而是用于所述时钟相位调整模块的比较和调整更换。
进一步地，所述当前一个数据周期的预采样时钟信号的采样位置标记为当前数据跳变沿位置；所述上一个数据周期的恢复时钟信号的采样位置标记为上一个数据跳变沿位置；所述时钟相位调整模块，用于当检测到所述当前数据跳变沿位置的相位与所述上一个数据跳变沿位置的相位相等时，选择上一个数据周期的恢复时钟信号作为当前一个数据周期的恢复时钟信号；所述时钟相位调整模块，还用于当检测到所述当前数据跳变沿位置与所述上一个数据跳变沿位置的相位差的绝对值大于所述预设时钟相位时，选择上一个数据周期的恢复时钟信号作为所述当前一个数据周期的恢复时钟信号；所述时钟相位调整模块，还用于当检测到所述当前数据跳变沿位置与所述上一个数据跳变沿位置的相位的绝对值小于或等于所述预设时钟相位时，选择当前一个数据周期的预采样时钟信号作为所述当前一个数据周期的恢复时钟信号；其中，所述当前数据跳变沿位置与所述上一个数据跳变沿位置的相位差不等于0。
该技术方案通过比较延迟处理前后的数据的特定跳变沿的采样位置的相位关系，去更新所述预采样时钟，获取真正用于当前一个数据周期的采样时钟，即更新出最新一个恢复时钟信号，以实现根据相位偏移程度自动更新恢复时钟信号，使得最新确定的恢复时钟信号的采样位置接近所述待处理数据在当前一个数据周期内的中间位置(一个周期的输入数据的正中央)或比该中间位置提前一个预设误差相位，即特定跳变沿位置在延迟后更加接近或对齐所述待处理数据在对应一个眼图“开口”最大的位置，克服数据信号和时钟信号出现抖动偏差而造成的数据采样错误的问题。
进一步地，所述边沿检测模块，用于先将所述预设多相位时钟设置为第一个数据周期的恢复时钟信号，然后在第一个数据周期内检测到待处理数据的特定跳变沿位置时，将所述预设多相位时钟延迟一个所述预设时钟相位，然后将经过一个所述预设时钟相位延迟处理的所述预设多相位时钟设置为第二个数据周期的预采样时钟信号，使得所述预设多相位时钟相对于所述第二个数据周期的预采样时钟信号成为所述上一个数据周期的恢复时钟信号。该技术方案从所述待处理数据的第一个数据周期开始，将所述预设多相位时钟设置为常见的边沿检测法中的边沿时钟，开始进行数据信号和时钟信号的对齐检测，捕获跳变沿位置并延迟处理出第一个恢复时钟信号，以便于在后续的每个数据周期内进行恢复时钟信号的自动更新。
进一步地，所述边沿检测模块包括多个异或门、以及级联的多个数据寄存器，级联的多个寄存器的数目是所述预设数量，异或门的数目是所述预设数量；第一级数据寄存器的输入端，用于接收所述采样模块输出的目标采样数据；相邻两级数据寄存器的输出端分别连接到对应的一个异或门的两个输入端，该异或门的输出结果，用于反映相邻两级数据寄存器输出的数据之间的跳变情况；第一级数据寄存器的输出端和最后一级数据寄存器的输出端分别连接到对应一个异或门的两个输入端，该异或门的输出结果，用于反映出第一级数据寄存器输出的当前一个数据周期内的最后一组目标采样数据相对于最后一级数据寄存器输出的当前一个数据周期内的第一组目标采样数据的跳变情况，进而反映出下一个数据周期内的第一组目标采样数据相对于当前一个数据周期内的最后一组目标采样数据的跳变情况。
本技术方案中，每个异或门对对应级联的两个数据寄存器进行异或处理，从而以并行硬件电路的方式对分周期采样到的目标采样数据进行跳变沿检测，使得每个异或门输出的结果都反映最新采样的一组目标采样数据与在先采样的一组目标采样数据的跳变情况，增强所述待处理数据的跳变沿检测的实时性和完整性。
进一步地，所述异或门，用于比较与其连接的两级数据寄存器输出的逻辑电平是否相同，当该两级数据寄存器输出的逻辑电平相同时，输出低电平以确定当前检测的两组目标采样数据之间不存在跳变沿位置；当该两级数据寄存器输出的逻辑电平不相同时，输出高电平以确定检测到跳变沿位置。
进一步地，所述采样模块，用于先对所述待处理数据进行延迟处理，再采用所述预设多相位时钟采样经过延迟处理后的待处理数据，得到预设数量组的目标采样数据。防止对应相位时钟采样所述待处理数据时出现亚稳态。
进一步地，所述预设多相位时钟在每个数据周期内是由预设数量个相位时钟组成，每相位相邻的两个相位时钟之间的相位偏移相等，每相位相邻的两个相位时钟之间的时间间隔相等；每个相位时钟按照时钟周期采样一个比特位的数据，以将所述待处理数据在每个数据周期内的数据划分为预设数量组的目标采样数据，实现预设数量倍空间过采样。从而通过将单位周期内的输入数据等分采样的方式来恢复出所述接收端接收到的数据，满足高速接口数据的恢复要求，特别是对USB传输数据中的同步头的恢复。
进一步地，所述待处理数据在一个数据周期内的特定跳变沿位置是所述待处理数据在该数据周期内的第一个跳变沿位置；所述预设数量是偶数时，所述预设时钟相位所包含的时钟相位的数量为所述预设数量的一半与数值1的差值；或者，所述预设数量是奇数时，所述预设时钟相位所包含的时钟相位的数量为所述预设数量与数值1的和值的一半；其中，一个相位时钟在一个所述数据周期内存在一个时钟相位。
从而，在每个数据周期内检测到第一个跳变沿位置时，就尽早开始将当前用于边沿检测的所述边沿时钟(相当于所述上一个数据周期的恢复时钟信号)进行相位延迟，使得采样位置在误差允许范围内提前接近所述待处理数据的波形在当前一个数据周期的中间位置，但不允许相位延迟后的所述边沿时钟(相当于所述上一个数据周期的恢复时钟信号)的采样位置延迟于所述待处理数据的波形在当前一个数据周期的中间位置。实现所述采样位置位于预设采样区域，有效的降低了采样数据的误码率。
一种芯片，该芯片包括所述时钟数据恢复系统，用于采样串行接口的接收端接收到的待处理数据，以生成恢复时钟信号。通过将串行接口的接收端的多相位的边沿检测时钟延迟整个数据信号所占据的周期的一半，自适应地调整成为采样时钟，以使采样时钟的采样位置在接近数据信号的正中间的前提下准确地恢复出相应数据。
一种时钟数据恢复方法，包括：步骤A、以预设多相位时钟依次采样串行接口的接收端接收到的待处理数据，以将所述待处理数据在一个数据周期内的数据划分为预设数量组目标采样数据；步骤B、将相邻两组目标采样数据进行异或运算，再基于异或运算的结果去检测待处理数据在一个数据周期内的特定跳变沿位置；步骤C、当检测到待处理数据在当前一个数据周期内的特定跳变沿位置时，将上一个数据周期的恢复时钟信号延迟预设时钟相位，得到当前一个数据周期的预采样时钟信号，使得当前一个数据周期的预采样时钟信号的采样位置处于当前一个数据周期的预设采样区域；步骤D、根据当前一个数据周期的预采样时钟信号的采样位置与上一个数据周期的恢复时钟信号的采样位置的相位关系，确定当前一个数据周期的恢复时钟信号。。该技术方案能够有效的避免数据采样发生在数据跳变边沿时引起不定态问题，准确的判断数据的跳变边沿，也有效的减少数据抖动。
进一步地，所述上一个数据周期的恢复时钟信号的采样位置对准所述待处理数据在当前一个数据周期内的特定跳变沿位置；所述上一个数据周期的恢复时钟信号的采样位置经过所述预设时钟相位的延迟后成为所述当前一个数据周期的预采样时钟信号的采样位置；其中，所述当前一个数据周期的预采样时钟信号的采样位置处于当前一个数据周期的预设采样区域具体是指：所述上一个数据周期的恢复时钟信号的采样位置经过预设时钟相位的延迟后到达当前一个数据周期的中间位置、或比当前一个数据周期的中间位置提前一个预设误差相位的位置。
与现有技术相比，该技术方案通过对预先获得的恢复时钟信号进行相位偏移的方式来获得对应数据周期内的恢复时钟信号，使得用于检测待处理数据的特定跳变沿位置的边沿时钟在相位偏移后到达当前一个数据周期的中间位置、或比当前一个数据周期的中间位置提前一个预设误差相位的位置，成为所述当前一个数据周期的预采样时钟信号，但还不能用于采样数据，而是用于所述时钟相位调整模块的比较和调整更换。
进一步地，所述当前一个数据周期的预采样时钟信号的采样位置标记为当前数据跳变沿位置；所述上一个数据周期的恢复时钟信号的采样位置标记为上一个数据跳变沿位置；所述步骤D具体包括：步骤D1、判断所述当前数据跳变沿位置的相位是否与所述上一个数据跳变沿位置的相位相等，是则选择上一个数据周期的恢复时钟信号作为当前一个数据周期的恢复时钟信号，否则进入步骤D2；步骤D2、判断所述当前数据跳变沿位置与所述上一个数据跳变沿位置的相位差的绝对值是否大于所述预设时钟相位，是则选择所述上一个数据周期的恢复时钟信号作为所述当前一个数据周期的恢复时钟信号，否则选择所述当前一个数据周期的预采样时钟信号作为所述当前一个数据周期的恢复时钟信号。
该技术方案通过比较延迟处理前后的数据的特定跳变沿的采样位置的相位关系，去自动更新所述预采样时钟，获取真正用于当前一个数据周期的采样时钟，以实现根据相位偏移程度自动更新恢复时钟信号，使得最新确定的恢复时钟信号的采样位置在延迟后更加接近或对准所述待处理数据在对应一个眼图“开口”最大的位置，克服数据信号和时钟信号出现抖动偏差而造成的数据采样错误的问题。
进一步地，所述步骤C还包括：每当检测所述待处理数据在下一个数据周期内的特定跳变沿位置之前，将最新确定的所述当前一个数据周期的恢复时钟信号更新为所述上一个数据周期的恢复时钟信号。推进恢复时钟信号在每个数据周期内进行更新迭代，从而随着数据的采样，最新被提取出的恢复时钟信号越来越接近对应数据周期的中间位置，提高采样出的数据的准确性，保证时钟恢复数据的准确性最高。
进一步地，所述步骤B具体包括：当相邻两组目标采样数据的异或运算的结果是逻辑1时，则确定当前参与异或运算的两组目标采样数据之间不存在跳变沿位置；当相邻两组目标采样数据的异或运算的结果是逻辑0时，则确定检测到跳变沿位置，并指示跳变相位是在相邻两组目标采样数据中，最先采样到一组目标采样数据的相位；其中，所述待处理数据在一个数据周期内的特定跳变沿位置是所述待处理数据在该数据周期内的第一个跳变沿位置。使得每相邻两组目标采样数据的异或运算结果都反映最新采样的一组目标采样数据与在先采样的一组目标采样数据的跳变情况。
进一步地，所述预设多相位时钟是第一个数据周期的恢复时钟信号，其中，预设多相位时钟在每个数据周期内是由预设数量个相位时钟组成，每相位相邻的两个相位时钟之间的相位偏移相等，每相位相邻的两个相位时钟之间的时间间隔相等；每个相位时钟按照时钟周期采样一个比特位的数据，以将所述待处理数据在每个数据周期内的数据划分为预设数量组的目标采样数据，实现预设数量倍空间过采样。从而通过将单位周期内的输入数据等分采样的方式来恢复出所述接收端接收到的数据，满足高速接口数据的恢复要求，特别是对USB传输数据中的同步头的恢复。
附图说明
图1为本发明一实施例公开的基于空间过采样法的时钟数据恢复系统的模块示意图。
图2为本发明另一实施例公开的基于空间过采样法的时钟数据恢复方法流程图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
在USB等高速串行接口中，由于数据的时间宽度仅有几十皮秒，且时钟信号和数据信号的匹配度受PCB电路板上的走线限制，时钟信号和数据信号很难保证在传输过程中完全对齐。因此，高速串行接口的接收端需要利用时钟和数据恢复(Clock and DataRecovery，简称CDR)电路将接收到数据信号和时钟信号的位置重新对齐。因此，需要通过CDR电路将串行接口中的接收端接收到的信号(外部PCB板上传输的高速模拟信号)正确地采样并生成与本地时钟同步的编码数据。具体的，CDR电路采用一对边沿时钟和采样时钟对输入数据进行采样，其中，边沿时钟的采样结果用于判定数据信号边沿的位置，采样时钟得到的结果作为正确数据信号输出给内部的数字电路。如果边沿时钟和采样时钟采到的结果相同，则表明采集时钟在数据信号边沿的位置采集数据，此时应当调整边沿时钟和采样时钟使采样时钟的采样位置提前、或者使边沿时钟的采样位置推后，进而使边沿时钟的采样位置靠近数据跳变边沿，使采样时钟的采样位置位于数据正中间。根据USB2.0协议要求，USB2.0高速数据速率为480Mbps，为了适应USB等高速串行接口中的接收端接收到高速数据的采样和恢复处理，一般对采样时钟的时钟频率的要求较高，需要达到数据速率的数倍以上，会增加系统设计的成本及难度，且数据传输过程中可能积累抖动。需要说明的是，所述接收端是属于串行接口(比如USB接口)内部的信号串行输入端口或内部的接口转换模块的接收端口。
针对背景技术中提到的CDR电路和边沿检测法，本发明实施例公开一种基于空间过采样法的时钟数据恢复系统，需要说明的是，空间过采样法需将频率数值和数据传输速率数值相同的本地时钟进行相位偏移处理，变成相位间隔相等的多相位时钟，采用此多相位时钟对数据进行采样，即对按照一定的相位间隔进行数据的采样，等效于采用原始的本地时钟对逐比特位插值后的待处理数据进行采样，适用于高速数据恢复。如图1所示，所述时钟数据恢复系统包括依次连接的采样模块、边沿检测模块和时钟相位调整模块。采样模块，用于以预设多相位时钟依次采样串行接口的接收端(本领域技术人员可以将所述接收端理解为串行接口的RXD端)接收到的待处理数据，得到每个数据周期内的预设数量组目标采样数据，再将当前得到的目标采样数据依次传输给边沿检测模块；其中，预设多相位时钟是存在的相位时钟的数量为所述预设数量，这预设数量个相位时钟在不同时刻依次对所述待处理数据(一个数据周期内的输入数据)进行采样，将所述待处理数据在每个数据周期内的数据划分为预设数量组目标采样数据，实现所述预设数量倍空间过采样。优选地，所述串行接口是USB接口。
边沿检测模块，用于将所述采样模块依次传输过来的相邻两组目标采样数据进行异或运算，再基于异或运算的结果去检测待处理数据在一个数据周期内的特定跳变沿位置；其中，每组目标采样数据作为所述预设数量倍空间过采样结果，并缓存到边沿检测模块内的寄存器；边沿检测模块，还用于当检测到待处理数据在当前一个数据周期内的特定跳变沿位置时，将上一个数据周期的恢复时钟信号延迟预设时钟相位，得到当前一个数据周期的预采样时钟信号，使得当前一个数据周期的预采样时钟信号的采样位置处于当前一个数据周期的预设采样区域，具体地，边沿检测模块使用上一个数据周期的恢复时钟信号作为边沿时钟，检测采样数据的跳变沿，当检测到待处理数据在当前一个数据周期内的特定跳变沿位置时，指示数据跳变的相位并对应标记为采样位置，该数据跳变的相位既对应于边沿时钟，也对应于所述待处理数据；经过延迟得到当前一个数据周期的预采样时钟信号的同时，所述指示数据跳变的相位也同步所述预设时钟相位，延迟后的相位等于所述指示数据跳变的相位与所述预设时钟相位的和值，作为该预采样时钟信号的采样位置，相当于新的时钟选择相位，且处于处于当前一个数据周期的预设采样区域，具体地，在该预设采样区域内，采样模块采集获取到的目标采样数据被作为正确数据使用，会被所述时钟数据恢复系统外部的数字电路使用，其误码率能够满足预设要求，考虑到示波器观察的眼图因素，优选地，当前一个数据周期的预设采样区域是所述待处理数据在当前一个数据周期内的数据中央的预设采样区域。
时钟相位调整模块，用于根据当前一个数据周期的预采样时钟信号的采样位置与上一个数据周期的恢复时钟信号的采样位置的相位关系，确定当前一个数据周期的恢复时钟信号。具体地，本实施例基于不同数据周期内的前述特定跳变沿位置存在的相位相同、提前的相位、延迟的相位，比较当前一个数据周期内发挥边沿检测作用的恢复时钟信号所选择的采样位置的相位与同一数据周期内延迟得到的即将被用于采样的预采样时钟信号对应的采样位置的相位，从二者中选择一个，确定为当前一个数据周期的恢复时钟信号，用于采样到当前一个数据周期内的准确数据，也作为边沿时钟用于下一个数据周期的数据的跳变沿的检测，再在此基础上，作为检测到数据的跳变沿时需要更新切换的恢复时钟信号。
综上，本实施例使用前述依次连接的采样模块、边沿检测模块和时钟相位调整模块对串行接口的接收端处的数据进行采样和更新处理出相应数据周期内的恢复时钟信号，简化传统的时钟恢复电路的逻辑；另一方面，本技术方案通过对上一个数据周期的恢复时钟信号的延迟处理和相邻两个数据周期的数据跳变沿的采样位置的相位比较，挑选出对应相位位置逼近待处理数据的周期波形的中间位置，能够有效的避免数据采样发生在数据跳变边沿时引起不定态问题，既可以准确的判断数据的跳变边沿，又可以有效的减少数据抖动。
作为一种实施例，所述边沿检测模块，用于当检测到待处理数据在当前一个数据周期内的特定跳变沿位置时，也就是采用所述上一个数据周期的恢复时钟信号检测到该特定跳变沿位置时，在所述上一个数据周期的恢复时钟信号中指示出该特定跳变沿位置的相位，并将该特定跳变沿位置的相位设置为所述上一个数据周期的恢复时钟信号的采样位置，这样具备与当前一个数据周期的预采样时钟信号的采样位置的相位进行比较的物理意义。具体地，当前一个数据周期的预采样时钟信号的采样位置处于当前一个数据周期的预设采样区域具体是指：所述上一个数据周期的恢复时钟信号的采样位置经过预设时钟相位的延迟后到达当前一个数据周期的中间位置或到达比当前一个数据周期的中间位置提前一个预设误差相位的位置。在本实施例中，所述待处理在每个数据周期内的前沿受到的影响比后沿要大，在眼图中的表现为跳变前沿比后沿更靠近眼图中心位置，因此应该将所述上一个数据周期的恢复时钟信号的采样位置往后移，即将延迟该采样位置的相位，直至逼近所述预设采样区域的前沿，以更加接近甚至到达眼图中心位置，以这种方式处理原来的恢复时钟信号，由于延迟后的相位大概率地指示在波形的中间位置，接收端接收的待处理数据的任何可能会发生抖动，将不会导致数据状态发生变化。需要说明的是，所述上一个数据周期的恢复时钟信号的采样位置对准待处理数据在当前一个数据周期内的特定跳变沿位置；所述上一个数据周期的恢复时钟信号的采样位置经过预设时钟相位的延迟后成为当前一个数据周期的预采样时钟信号的采样位置。与现有技术相比，本实施例通过对预先获得的恢复时钟信号进行相位偏移的方式来获得对应数据周期内的恢复时钟信号，使得用于检测待处理数据的特定跳变沿位置的边沿时钟在相位偏移后到达当前一个数据周期的中间位置、或比当前一个数据周期的中间位置提前一个预设误差相位的位置，成为所述当前一个数据周期的预采样时钟信号，但还不能用于采样数据，而是用于所述时钟相位调整模块的比较和调整更换。
需要说明的是，将示波器跨接在接收串行接口的输出端，然后调整示波器扫描周期，使示波器水平扫描周期与接收码元的周期同步，这时示波器屏幕上看到的图形就称为眼图。示波器一般测量的信号是一些位或某一段时间的波形，更多的反映的是细节信息，而眼图则反映的是延迟链路上传输的所有数字信号的整体特征。当眼图的张开度与抖动和BER相关联；眼图张开越大，表明对噪声和抖动的容许误差越大；眼图张开越大，表明接收器判断灵敏度越好；眼顶、眼底和转换区域宽表明接收器判断灵敏度降低；同步实时性的显示功能可以让本领域技术人员更直观地对波形和眼图进行观察；当采样位置越接近眼图的正中央(开口最大的位置，即波形中央处)时，采样到的数据的抗抖动能力越强，同时受到的抖动偏差的影响程度越弱。
作为一种实施例，所述当前一个数据周期的预采样时钟信号的采样位置标记为当前数据跳变沿位置；所述上一个数据周期的恢复时钟信号的采样位置标记为上一个数据跳变沿位置。因而，所述时钟相位调整模块，用于当检测到所述当前数据跳变沿位置的相位与所述上一个数据跳变沿位置的相位相同时，即所述当前一个数据周期的预采样时钟信号的采样位置与所述上一个数据周期的恢复时钟信号的采样位置对齐时，所述上一个数据周期的恢复时钟信号仍能在所述当前一个数据周期内正常且准确地采样数据，不受频率抖动和相位抖动的影响，此时，本实施例沿用所述上一个数据周期的恢复时钟信号对所述待处理数据进行采样，因而选择上一个数据周期的恢复时钟信号作为当前一个数据周期的恢复时钟信号；在一些实施例中，所述上一个数据周期的恢复时钟信号是所述预设多相位时钟，对应的采样位置是所述边沿检测模块检测到的第一个跳变沿位置，作为初始时钟相位的选择。
所述时钟相位调整模块，还用于当检测到所述当前数据跳变沿位置与所述上一个数据跳变沿位置的相位差的绝对值大于所述预设时钟相位时，即所述当前一个数据周期的预采样时钟信号的采样位置超前所述上一个数据周期的恢复时钟信号的采样位置的相位大于一个所述预设时钟相位时，选择上一个数据周期的恢复时钟信号作为所述当前一个数据周期的恢复时钟信号，表示所述待处理数据在当前一个数据周期内的特定跳变沿位置与所述当前一个数据周期的预采样时钟信号的采样位置的相位偏差较大，可能是主从机频率在所述待处理数据传输过程中出现差异，导致时钟信号的相位相对于数据信号的相位发生较大偏移，以至于所述当前一个数据周期的预采样时钟信号的采样位置越过所述当前一个数据周期的中间位置，表示所述当前一个数据周期的预采样时钟信号的采样位置相对于所述待处理数据的一个数据周期内的眼图的正中央位置延迟一定的相位，此时，为了保证数据采样的正确性，选择选择上一个数据周期的恢复时钟信号作为所述当前一个数据周期的恢复时钟信号。
所述时钟相位调整模块，还用于当检测到所述当前数据跳变沿位置与所述上一个数据跳变沿位置的相位的绝对值小于或等于所述预设时钟相位时，即所述当前一个数据周期的预采样时钟信号的采样位置超前所述上一个数据周期的恢复时钟信号的采样位置的相位小于或等于一个所述预设时钟相位时，选择当前一个数据周期的预采样时钟信号作为所述当前一个数据周期的恢复时钟信号，表示所述待处理数据在当前一个数据周期内的特定跳变沿位置相对于所述当前一个数据周期的预采样时钟信号的采样位置更加接近或已经到达所述当前一个数据周期的中间位置(当前一个数据周期内的眼图的开口最大的位置)，所述的接近是指到达比当前一个数据周期的中间位置提前一个预设误差相位的位置，这个预设误差相位是被配置为允许数据被正确采样且眼图张开比较大的区域(相对于眼图的两端的抖动相位区域而言)，值得注意的是，所述当前数据跳变沿位置与所述上一个数据跳变沿位置的相位差不等于0。此时，确定取到最优采样点，一般来说，输入数据的任何可能会发生抖动，都不会导致数据状态发生变化，提高了系统恢复数据的稳定性。
综上，所述时钟相位调整模块通过比较延迟处理前后的数据的特定跳变沿的采样位置的相位关系，去更新所述预采样时钟，获取真正用于当前一个数据周期的采样时钟，即更新出最新一个恢复时钟信号，以实现根据相位偏移程度自动更新恢复时钟信号，使得最新确定的恢复时钟信号的采样位置接近所述待处理数据在当前一个数据周期内的中间位置(一个周期的输入数据的正中央)或比该中间位置提前一个预设误差相位，即特定跳变沿位置在延迟后更加接近或对齐所述待处理数据在对应一个眼图“开口”最大的位置，克服数据信号和时钟信号出现抖动偏差而造成的数据采样错误的问题。
在前述实施例的基础上，所述边沿检测模块，用于先将所述预设多相位时钟设置为第一个数据周期的恢复时钟信号，从而在初始的一个数据周期内进行跳变沿位置前就确定第一个恢复时钟信号，以便于之后的跳变沿位置确定是否需要切换最初确定的恢复时钟信号；然后在第一个数据周期内检测到待处理数据的特定跳变沿位置时，将所述预设多相位时钟延迟一个所述预设时钟相位，然后将经过一个所述预设时钟相位延迟处理的所述预设多相位时钟设置为第二个数据周期的预采样时钟信号，使得所述预设多相位时钟(未经过延迟处理的)相对于所述第二个数据周期的预采样时钟信号成为所述上一个数据周期的恢复时钟信号。本实施例从所述待处理数据的第一个数据周期开始，将所述预设多相位时钟设置为常见的边沿检测法中的边沿时钟，开始进行数据信号和时钟信号的对齐检测，捕获跳变沿位置并延迟处理出第一个恢复时钟信号，以便于在后续的每个数据周期内进行恢复时钟信号的自动更新。
值得注意的是，所述边沿检测模块，还用于每当开始检测待处理数据在下一个数据周期内的特定跳变沿位置时，或每当检测待处理数据在下一个数据周期内的特定跳变沿位置之前，将在先确定好的当前一个数据周期的恢复时钟信号更新为所述上一个数据周期的恢复时钟信号。从而推进恢复时钟信号在每个数据周期内进行更新迭代，从而随着数据的采样，最新被提取出的恢复时钟信号越来越接近对应数据周期的中间位置，提高采样出的数据的准确性，进而保证时钟恢复数据的准确性最高。在本实施例中，所述边沿检测模块采用状态机实施前述恢复时钟信号的更新调整，其中状态机是硬件编程语言进行编译形成的一种数字电路模块，或者是由设计者在具备电路绘制或编译功能的软件上进行电路绘制或编译形成的数字电路模块。
作为一种实施例，所述边沿检测模块包括多个异或门、以及级联的多个数据寄存器，级联的多个寄存器的数目是所述预设数量，异或门的数目是所述预设数量，即预设数量级寄存器级联形成所述级联的多个寄存器，所述边沿检测模块包括数目为预设数量的数据寄存器的级联结构，每一个数据寄存器对应级联结构的一级，形成移位寄存器；第一级数据寄存器的输入端，用于接收所述采样模块输出的目标采样数据；每一级数据寄存器都能够缓存在每个数据周期内依次接收预设数量组目标采样数据；相邻两级数据寄存器的输出端分别连接到对应的一个异或门的两个输入端，该异或门的输出结果，用于反映相邻两级数据寄存器输出的数据之间的跳变情况，也标记为相位比较信号，每相邻两级数据寄存器匹配单独一个异或门。
第一级数据寄存器的输出端和最后一级数据寄存器的输出端分别连接到对应一个异或门的两个输入端，第一级数据寄存器和最后一级数据寄存器也是对应连接到单独一个异或门，在一些实施例中，该异或门的输出结果，用于反映出第一级数据寄存器输出的当前一个数据周期内的最后一组目标采样数据相对于最后一级数据寄存器输出的当前一个数据周期内的第一组目标采样数据的跳变情况。
在一些实施例中，当前一个数据周期的覆盖区域大于预设数量组目标采样数据的采样区域；具体地，为了让逻辑电路完整准确地进行边沿检测，需要间隔一个采样延迟周期，让当前一个数据周期内的最后一组目标采样数据从第一级数据寄存器输出，依次经过相邻的更高一级数据寄存器，直至输入最后一级数据寄存器，此时已经经过一个采样延迟周期，再触发第一级数据寄存器开始让接收下一个数据周期内的第一组目标采样数据，若当前一个数据周期内的最后一组目标采样数据保存到最后一级数据寄存器时，第一级数据寄存器保存下一个数据周期内的第一组目标采样数据，此时，该异或门的输出结果，还可以用于反映出第一级数据寄存器保存的下一个数据周期内的第一组目标采样数据相对于最后一级数据寄存器保存的当前一个数据周期内的最后一组目标采样数据的跳变情况，也标记为相位比较信号，以实现检测相邻两个周期的输入数据之间的跳变沿，从而反映出一个数据周期内的预设数量组目标采样数据的所有跳变沿位置，进而可以提取出一个特定跳变沿位置，即待处理数据在当前一个数据周期内的特定跳变沿位置；其中，所述一个数据周期包括一个采样延迟周期和级联的多个数据寄存器完整采样所述预设数量组目标采样数据的时间，使得所述预设数量组目标采样数据从依次输入预设数量级寄存器的级联结构到依次输出最后一级寄存器。前述的特定跳变沿位置是属于相邻两组目标采样数据之间的跳变沿位置。
需要说明的是，所述异或门，用于比较与其连接的两级数据寄存器输出的逻辑电平是否相同，当该两级数据寄存器输出的逻辑电平相同时，输出低电平以确定当前检测的两组目标采样数据之间不存在跳变沿位置；当该两级数据寄存器输出的逻辑电平不相同时，输出高电平以确定检测到跳变沿位置。
综上，在所述边沿检测模块硬件化的实施例中，每个异或门对对应级联的两个数据寄存器进行异或处理，从而以并行硬件电路的方式对分周期采样到的目标采样数据进行跳变沿检测，使得每个异或门输出的结果都反映最新采样的一组目标采样数据与在先采样的一组目标采样数据的跳变情况，增强所述待处理数据的跳变沿检测的实时性和完整性。
作为一种实施例，所述预设多相位时钟在每个数据周期内是由预设数量个相位时钟组成，每相位相邻的两个相位时钟之间的相位偏移相等，每相位相邻的两个相位时钟之间的时间间隔相等，其中，每个相位时钟按照时钟周期采样一个比特位的数据，以将所述待处理数据在每个数据周期内的数据划分为预设数量组的目标采样数据，实现预设数量倍空间过采样。需要说明的是，所述预设数量是由所述串行接口传输的数据包的同步域决定的；本实施例中，一个相位时钟在一个所述数据周期内存在一个时钟相位，以将时钟相位作为所述数据周期内的相位计数单位。优选地，所述预设数量设置为16，是由所述采样模块预先配置好，并由内部的模拟电路传输出16相位时钟，则所述预设多相位时钟成为16相位时钟，这样在单位数据周期内的待处理数据被分成16等分，实现16倍空间过采样，其中，相位相邻的两个相位时钟的相位偏移是360/16＝22.5°，相位相邻的两个相位时钟之间的时间间隔是1/480/16＝130ps。各个相位时钟在不同时刻出现时钟跳变，16个相位偏移相等的时钟在不同时刻依次对待处理数据进行采样。从而，本实施例通过将单位周期内的输入数据等分采样的方式来恢复出所述接收端接收到的数据，满足高速接口数据的恢复要求，特别是对USB传输数据中的同步头的恢复。
优选地，在所述时钟数据恢复系统内，由于所述接收端RXD接收到的待处理数据的跳变沿位置相对于所述预设多相位时钟的采样位置是未知的。如果所述预设多相位时钟的采样时刻或采样位置刚好发生在待处理数据的一个跳变边沿上，则当前采样的数据可能会出现不定态(1/0)，为了避免这种情况的发生，防止造成对应相位时钟采样时出现亚稳态，所述采样模块先对所述待处理数据进行延迟处理，再采用所述预设多相位时钟采样经过延迟处理后的待处理数据，得到预设数量组的目标采样数据。其中，所述延迟处理是对待处理数据进行打两拍操作，再将两拍后的空间过采样结果作为所述边沿检测模块的输入数据。防止对应相位时钟采样所述待处理数据时出现亚稳态。
优选地，所述采样模块在每一个数据周期内采样所述预设数量组目标采样数据，其中，预设数量组的目标采样数据是可以占据一个数据周期或在一个数据周期之内，每一组目标采样数据是占据一个时钟周期，每一组目标采样数据是一个比特位的二进制数据。从而让相位间隔相等的预设数量的时钟相位在不同时刻依次对所述待处理数据进行采样，实现预设数量倍空间过采样。
在前述实施例中，所述待处理数据在一个数据周期内的特定跳变沿位置是所述待处理数据在该数据周期内的第一个跳变沿位置。所述预设数量是偶数时，所述预设时钟相位所包含的时钟相位的数量为所述预设数量的一半与数值1的差值；或者，所述预设数量是奇数时，所述预设时钟相位所包含的时钟相位的数量为所述预设数量与数值1的和值的一半，使得所述边沿检测模块在检测到对应异或门输出的属于第一个跳变沿位置的相位比较信号时，对应产生的相位延迟能够将所述上一个数据周期的恢复时钟信号(等效于边沿时钟)的采样位置(对齐所述待处理数据在当前一个数据周期内的第一个跳变沿位置)延迟至接近当前一个数据周期的正中央或达到当前一个数据周期的正中央。同时将所述预设时钟相位作为当前一个数据周期内的最佳延迟相位。在本实施例中，在每个数据周期内检测到第一个跳变沿位置时，就尽早开始将当前用于边沿检测的所述边沿时钟进行相位延迟，使得采样位置在误差允许范围内提前接近所述待处理数据的波形在当前一个数据周期的中间位置，但不允许相位延迟后的所述边沿时钟的采样位置延迟于所述待处理数据的波形在当前一个数据周期的中间位置。实现所述采样位置位于预设采样区域，有效的降低了采样数据的误码率。
一种芯片，该芯片包括所述时钟数据恢复系统，用于采样串行接口的接收端接收到的待处理数据，以生成恢复时钟信号。该芯片通过将串行接口的接收端的多相位的边沿检测时钟延迟整个数据信号所占据的周期的一半，自适应地调整成为采样时钟，以使采样时钟的采样位置在接近数据信号的正中间的前提下准确地恢复出相应数据。
作为一种实施例，还公开一种时钟数据恢复方法，如图2所示，具体包括：
步骤S1、以预设多相位时钟依次采样串行接口的接收端接收到的待处理数据，以将所述待处理数据在每个数据周期内的数据划分为预设数量组目标采样数据，并得到当前一个数据周期内的预设数量组目标采样数据，然后进入步骤S2。关于步骤S1的具体实现原理和技术效果与前述实施例的采样模块类似，可参照上述图1所示实施例中的介绍，此处不再赘述。
步骤S2、将相邻两组目标采样数据进行异或运算，再基于异或运算的结果去检测待处理数据在当前一个数据周期内的特定跳变沿位置；然后进入步骤S3。关于步骤S2的具体实现原理和技术效果与前述实施例的边沿检测模块类似，可参照上述图1所示实施例中的介绍，此处不再赘述。
步骤S3、当检测到待处理数据在当前一个数据周期内的特定跳变沿位置时，将上一个数据周期的恢复时钟信号(作为当前一个数据周期内的边沿时钟)延迟预设时钟相位，得到当前一个数据周期的预采样时钟信号，使得当前一个数据周期的预采样时钟信号的采样位置处于当前一个数据周期的预设采样区域；然后进入步骤S4。关于步骤S3的具体实现原理和技术效果与前述实施例的边沿检测模块类似，可参照上述图1所示实施例中的介绍，此处不再赘述。
步骤S4、判断所述当前一个数据周期的预采样时钟信号的采样位置的相位是否与所述上一个数据周期的恢复时钟信号的采样位置的相位相等，是则确定所述当前一个数据周期的预采样时钟信号的采样位置与所述上一个数据周期的恢复时钟信号的采样位置相匹配，并选择上一个数据周期的恢复时钟信号作为当前一个数据周期的恢复时钟信号，否则进入步骤S5。其中，所述上一个数据周期的恢复时钟信号包括所述预设多相位时钟。
步骤S5、判断所述当前一个数据周期的预采样时钟信号的采样位置与所述上一个数据周期的恢复时钟信号的采样位置的相位差的绝对值是否大于所述预设时钟相位，是则选择上一个数据周期的恢复时钟信号作为所述当前一个数据周期的恢复时钟信号，否则选择当前一个数据周期的预采样时钟信号作为所述当前一个数据周期的恢复时钟信号。至此，步骤S4和步骤S5实现根据当前一个数据周期的预采样时钟信号的采样位置与上一个数据周期的恢复时钟信号的采样位置的相位关系，确定当前一个数据周期的恢复时钟信号。
步骤S1至步骤S5能够有效的避免数据采样发生在数据跳变边沿时引起不定态问题，准确的判断数据的跳变边沿，也有效的减少数据抖动。
具体地，在上述实施例中，所述上一个数据周期的恢复时钟信号的采样位置对准所述待处理数据在当前一个数据周期内的特定跳变沿位置；所述上一个数据周期的恢复时钟信号的采样位置经过所述预设时钟相位的延迟后成为所述当前一个数据周期的预采样时钟信号的采样位置；其中，所述当前一个数据周期的预采样时钟信号的采样位置处于当前一个数据周期的预设采样区域具体是指：所述上一个数据周期的恢复时钟信号的采样位置经过预设时钟相位的延迟后到达当前一个数据周期的中间位置、或比当前一个数据周期的中间位置提前一个预设误差相位的位置。具体的实现原理和技术效果与前述实施例公开的边沿检测模块相同，可参照边沿检测模块所述的实施例中的介绍，此处不再赘述。与现有技术相比，所述时钟数据恢复方法通过对预先获得的恢复时钟信号进行相位偏移的方式来获得对应数据周期内的恢复时钟信号，使得用于检测待处理数据的特定跳变沿位置的边沿时钟在相位偏移后到达当前一个数据周期的中间位置、或比当前一个数据周期的中间位置提前一个预设误差相位的位置，成为所述当前一个数据周期的预采样时钟信号，但还不能用于采样数据，而是用于所述时钟相位调整模块的比较和调整更换。
需要说明的是，前述步骤S4确定选择所述上一个数据周期的恢复时钟信号作为所述当前一个数据周期的恢复时钟信号后，进入步骤S2；前述步骤S5确定选择所述上一个数据周期的恢复时钟信号作为所述当前一个数据周期的恢复时钟信号、或选择所述当前一个数据周期的预采样时钟信号作为所述当前一个数据周期的恢复时钟信号后，进入步骤S2。以继续在下一个数据周期内检测相邻两组目标采样数据之间的跳变沿位置，进而检测出待处理数据在下一个数据周期内的特定跳变沿位置。
在所述步骤S2和所述步骤S3之间，还包括：每当检测所述待处理数据在下一个数据周期内的特定跳变沿位置之前，将上一轮执行步骤S3时所确定的当前一个数据周期的恢复时钟信号更新为所述上一个数据周期的恢复时钟信号。推进恢复时钟信号在每个数据周期内进行更新迭代，从而随着数据的采样，最新被提取出的恢复时钟信号越来越接近对应数据周期的中间位置，提高采样出的数据的准确性，保证时钟恢复数据的准确性最高。
作为一种实施例，根据当前一个数据周期的预采样时钟信号的采样位置与上一个数据周期的恢复时钟信号的采样位置的相位关系，确定当前一个数据周期的恢复时钟信号的方法具体包括：步骤D1、判断所述当前数据跳变沿位置的相位是否与所述上一个数据跳变沿位置的相位相同，是则选择上一个数据周期的恢复时钟信号作为当前一个数据周期的恢复时钟信号，否则进入步骤D2；步骤D2、判断所述当前数据跳变沿位置与所述上一个数据跳变沿位置的相位差的绝对值是否大于所述预设时钟相位，是则选择上一个数据周期的恢复时钟信号作为所述当前一个数据周期的恢复时钟信号，否则选择当前一个数据周期的预采样时钟信号作为所述当前一个数据周期的恢复时钟信号。其中，所述当前一个数据周期的预采样时钟信号的采样位置标记为当前数据跳变沿位置；所述上一个数据周期的恢复时钟信号的采样位置标记为上一个数据跳变沿位置。具体的流程可以参考前述时钟相位调整模块的实施例，此处不再赘述。
作为一种实施例，所述步骤S2具体包括：当相邻两组目标采样数据的异或运算的结果是逻辑1时，则确定当前参与异或运算的两组目标采样数据之间不存在跳变沿位置；当相邻两组目标采样数据的异或运算的结果是逻辑0时，则确定检测到跳变沿位置，并指示跳变相位是在相邻两组目标采样数据中，最先采样到一组目标采样数据的相位，使得每相邻两组目标采样数据的异或运算结果都反映最新采样的一组目标采样数据与在先采样的一组目标采样数据的跳变情况；其中，所述待处理数据在一个数据周期内的特定跳变沿位置是所述待处理数据在该数据周期内的第一个跳变沿位置，在此限定条件的基础上，实现基于异或运算的结果去检测待处理数据在一个数据周期内的特定跳变沿位置。具体的实施原理和技术效果参考所述边沿检测模块相关联的实施例，此处不再赘述。
需要理解的是，所述预设多相位时钟是第一个数据周期的恢复时钟信号，在一些实施例中是由本地时钟经过相位偏移得到的；其中，预设多相位时钟在每个数据周期内是由预设数量个相位时钟组成，每相位相邻的两个相位时钟之间的相位偏移相等，每相位相邻的两个相位时钟之间的时间间隔相等；每个相位时钟按照时钟周期采样一个比特位的数据，以将所述待处理数据在每个数据周期内的数据划分为预设数量组的目标采样数据，实现预设数量倍空间过采样；在一些实施例中，本地时钟的频率的数值与待处理数据的传输速率数值相等。从而通过将单位周期内的输入数据等分采样的方式来恢复出所述接收端接收到的数据，满足高速接口数据的恢复要求，特别是对USB传输数据中的同步头的恢复。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上各实施例仅表达了本发明的几种实施例，其描述较为具体和详细，但并不能因此而理解为发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。

Claims (16)

1.一种时钟数据恢复系统，其特征在于，所述时钟数据恢复系统包括依次连接的采样模块、边沿检测模块和时钟相位调整模块；
采样模块，用于以预设多相位时钟依次采样串行接口的接收端接收到的待处理数据，得到每个数据周期内的预设数量组目标采样数据，再将当前得到的目标采样数据依次传输给边沿检测模块；
边沿检测模块，用于将相邻两组目标采样数据进行异或运算，再基于异或运算的结果去检测待处理数据在一个数据周期内的特定跳变沿位置；
边沿检测模块，还用于当检测到待处理数据在当前一个数据周期内的特定跳变沿位置时，将上一个数据周期的恢复时钟信号延迟预设时钟相位，得到当前一个数据周期的预采样时钟信号，使得当前一个数据周期的预采样时钟信号的采样位置处于当前一个数据周期的预设采样区域；
时钟相位调整模块，用于根据当前一个数据周期的预采样时钟信号的采样位置与上一个数据周期的恢复时钟信号的采样位置的相位关系，确定当前一个数据周期的恢复时钟信号。
2.根据权利要求1所述时钟数据恢复系统，其特征在于，边沿检测模块，用于当检测到待处理数据在当前一个数据周期内的特定跳变沿位置时，在所述上一个数据周期的恢复时钟信号中指示出该特定跳变沿位置的相位，并将该特定跳变沿位置的相位设置为所述上一个数据周期的恢复时钟信号的采样位置；
其中，当前一个数据周期的预采样时钟信号的采样位置处于当前一个数据周期的预设采样区域具体是指：所述上一个数据周期的恢复时钟信号的采样位置经过预设时钟相位的延迟后到达当前一个数据周期的中间位置或者到达比当前一个数据周期的中间位置提前一个预设误差相位的位置；
其中，所述上一个数据周期的恢复时钟信号的采样位置对准待处理数据在当前一个数据周期内的特定跳变沿位置；所述上一个数据周期的恢复时钟信号的采样位置经过预设时钟相位的延迟后成为当前一个数据周期的预采样时钟信号的采样位置。
3.根据权利要求2所述时钟数据恢复系统，其特征在于，所述当前一个数据周期的预采样时钟信号的采样位置标记为当前数据跳变沿位置；所述上一个数据周期的恢复时钟信号的采样位置标记为上一个数据跳变沿位置；
所述时钟相位调整模块，用于当检测到所述当前数据跳变沿位置的相位与所述上一个数据跳变沿位置的相位相等时，选择上一个数据周期的恢复时钟信号作为当前一个数据周期的恢复时钟信号；
所述时钟相位调整模块，还用于当检测到所述当前数据跳变沿位置与所述上一个数据跳变沿位置的相位差的绝对值大于所述预设时钟相位时，选择上一个数据周期的恢复时钟信号作为所述当前一个数据周期的恢复时钟信号；
所述时钟相位调整模块，还用于当检测到所述当前数据跳变沿位置与所述上一个数据跳变沿位置的相位的绝对值小于或等于所述预设时钟相位时，选择当前一个数据周期的预采样时钟信号作为所述当前一个数据周期的恢复时钟信号；其中，所述当前数据跳变沿位置与所述上一个数据跳变沿位置的相位差不等于0。
4.根据权利要求3所述时钟数据恢复系统，其特征在于，所述边沿检测模块，用于先将所述预设多相位时钟设置为第一个数据周期的恢复时钟信号，然后在第一个数据周期内检测到待处理数据的特定跳变沿位置时，将所述预设多相位时钟延迟一个所述预设时钟相位，然后将经过一个所述预设时钟相位延迟处理的所述预设多相位时钟设置为第二个数据周期的预采样时钟信号，使得所述预设多相位时钟相对于所述第二个数据周期的预采样时钟信号成为所述上一个数据周期的恢复时钟信号。
5.根据权利要求1所述时钟数据恢复系统，其特征在于，所述边沿检测模块包括多个异或门、以及级联的多个数据寄存器，级联的多个寄存器的数目是所述预设数量，异或门的数目是所述预设数量；
第一级数据寄存器的输入端，用于接收所述采样模块输出的目标采样数据；
相邻两级数据寄存器的输出端分别连接到对应的一个异或门的两个输入端，该异或门的输出结果，用于反映相邻两级数据寄存器输出的数据之间的跳变情况；
第一级数据寄存器的输出端和最后一级数据寄存器的输出端分别连接到对应一个异或门的两个输入端。
6.根据权利要求5所述时钟数据恢复系统，其特征在于，所述异或门，用于比较与其连接的两级数据寄存器输出的逻辑电平是否相同，当该两级数据寄存器输出的逻辑电平相同时，输出低电平以确定当前检测的两组目标采样数据之间不存在跳变沿位置；当该两级数据寄存器输出的逻辑电平不相同时，输出高电平以确定检测到跳变沿位置。
7.根据权利要求1所述时钟数据恢复系统，其特征在于，所述采样模块，用于先对所述待处理数据进行延迟处理，再采用所述预设多相位时钟采样经过延迟处理后的待处理数据，得到预设数量组的目标采样数据。
8.根据权利要求2至7任一项所述时钟数据恢复系统，其特征在于，所述预设多相位时钟在每个数据周期内是由预设数量个相位时钟组成，每相位相邻的两个相位时钟之间的相位偏移相等，每相位相邻的两个相位时钟之间的时间间隔相等；每个相位时钟按照时钟周期采样一个比特位的数据，以将所述待处理数据在每个数据周期内的数据划分为预设数量组的目标采样数据，实现预设数量倍空间过采样。
9.根据权利要求8所述时钟数据恢复系统，其特征在于，所述待处理数据在一个数据周期内的特定跳变沿位置是所述待处理数据在该数据周期内的第一个跳变沿位置；
所述预设数量是偶数时，所述预设时钟相位所包含的时钟相位的数量为所述预设数量的一半与数值1的差值；或者，所述预设数量是奇数时，所述预设时钟相位所包含的时钟相位的数量为所述预设数量与数值1的和值的一半；
其中，一个相位时钟在一个所述数据周期内存在一个时钟相位。
10.一种芯片，其特征在于，该芯片包括权利要求1至9任一项所述时钟数据恢复系统，用于采样串行接口的接收端接收到的待处理数据，以生成恢复时钟信号。
11.一种时钟数据恢复方法，其特征在于，包括：
步骤A、以预设多相位时钟依次采样串行接口的接收端接收到的待处理数据，以将所述待处理数据在一个数据周期内的数据划分为预设数量组目标采样数据；
步骤B、将相邻两组目标采样数据进行异或运算，再基于异或运算的结果去检测待处理数据在一个数据周期内的特定跳变沿位置；
步骤C、当检测到待处理数据在当前一个数据周期内的特定跳变沿位置时，将上一个数据周期的恢复时钟信号延迟预设时钟相位，得到当前一个数据周期的预采样时钟信号，使得当前一个数据周期的预采样时钟信号的采样位置处于当前一个数据周期的预设采样区域；
步骤D、根据当前一个数据周期的预采样时钟信号的采样位置与上一个数据周期的恢复时钟信号的采样位置的相位关系，确定当前一个数据周期的恢复时钟信号。
12.根据权利要求11所述时钟数据恢复方法，其特征在于，所述上一个数据周期的恢复时钟信号的采样位置对准所述待处理数据在当前一个数据周期内的特定跳变沿位置；所述上一个数据周期的恢复时钟信号的采样位置经过所述预设时钟相位的延迟后成为所述当前一个数据周期的预采样时钟信号的采样位置；
其中，所述当前一个数据周期的预采样时钟信号的采样位置处于当前一个数据周期的预设采样区域具体是指：所述上一个数据周期的恢复时钟信号的采样位置经过预设时钟相位的延迟后到达当前一个数据周期的中间位置、或比当前一个数据周期的中间位置提前一个预设误差相位的位置。
13.根据权利要求12所述时钟数据恢复方法，其特征在于，所述当前一个数据周期的预采样时钟信号的采样位置标记为当前数据跳变沿位置；所述上一个数据周期的恢复时钟信号的采样位置标记为上一个数据跳变沿位置；
所述步骤D具体包括：
步骤D1、判断所述当前数据跳变沿位置的相位是否与所述上一个数据跳变沿位置的相位相等，是则选择上一个数据周期的恢复时钟信号作为当前一个数据周期的恢复时钟信号，否则进入步骤D2；
步骤D2、判断所述当前数据跳变沿位置与所述上一个数据跳变沿位置的相位差的绝对值是否大于所述预设时钟相位，是则选择所述上一个数据周期的恢复时钟信号作为所述当前一个数据周期的恢复时钟信号，否则选择所述当前一个数据周期的预采样时钟信号作为所述当前一个数据周期的恢复时钟信号。
14.根据权利要求11所述时钟数据恢复方法，其特征在于，所述步骤C还包括：每当检测所述待处理数据在下一个数据周期内的特定跳变沿位置之前，将最新确定的所述当前一个数据周期的恢复时钟信号更新为所述上一个数据周期的恢复时钟信号。
15.根据权利要求12所述时钟数据恢复方法，其特征在于，所述步骤B具体包括：
当相邻两组目标采样数据的异或运算的结果是逻辑1时，则确定当前参与异或运算的两组目标采样数据之间不存在跳变沿位置；
当相邻两组目标采样数据的异或运算的结果是逻辑0时，则确定检测到跳变沿位置，并指示跳变相位是在相邻两组目标采样数据中，最先采样到一组目标采样数据的相位；
其中，所述待处理数据在一个数据周期内的特定跳变沿位置是所述待处理数据在该数据周期内的第一个跳变沿位置。
16.根据权利要求11至15任一项所述时钟数据恢复方法，其特征在于，所述预设多相位时钟是第一个数据周期的恢复时钟信号，其中，预设多相位时钟在每个数据周期内是由预设数量个相位时钟组成，每相位相邻的两个相位时钟之间的相位偏移相等，每相位相邻的两个相位时钟之间的时间间隔相等；每个相位时钟按照时钟周期采样一个比特位的数据，以将所述待处理数据在每个数据周期内的数据划分为预设数量组的目标采样数据，实现预设数量倍空间过采样。
CN202111114822.9A 2021-09-23 2021-09-23 一种时钟数据恢复系统、芯片及时钟数据恢复方法 Active CN113886315B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111114822.9A CN113886315B (zh) 2021-09-23 2021-09-23 一种时钟数据恢复系统、芯片及时钟数据恢复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111114822.9A CN113886315B (zh) 2021-09-23 2021-09-23 一种时钟数据恢复系统、芯片及时钟数据恢复方法

Publications (2)

Publication Number Publication Date
CN113886315A CN113886315A (zh) 2022-01-04
CN113886315B true CN113886315B (zh) 2024-05-03

Family

ID=79010303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111114822.9A Active CN113886315B (zh) 2021-09-23 2021-09-23 一种时钟数据恢复系统、芯片及时钟数据恢复方法

Country Status (1)

Country Link
CN (1) CN113886315B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114968889A (zh) * 2022-03-31 2022-08-30 珠海泰芯半导体有限公司 高速usb采样方法及系统
CN114844603A (zh) * 2022-04-26 2022-08-02 长鑫存储技术有限公司 一种信号检测方法、装置及存储器
CN115877914B (zh) * 2023-01-17 2024-02-20 北京象帝先计算技术有限公司 信号控制方法、采样方法、装置、系统及电子设备
CN117573597B (zh) * 2024-01-15 2024-05-14 广东高云半导体科技股份有限公司 一种数据恢复电路及方法

Citations (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959846A (en) * 1989-09-11 1990-09-25 Raynet Corporation Clock recovery apparatus including a clock frequency adjuster
US6639956B1 (en) * 1999-12-31 2003-10-28 Intel Corporation Data resynchronization circuit
CN1535502A (zh) * 2001-07-27 2004-10-06 �Ҵ���˾ 具有外部早/晚输入的时钟数据恢复系统
EP1538775A1 (en) * 2003-12-05 2005-06-08 Ricoh Company, Ltd. Data recovery method and data recovery circuit
JP2006166229A (ja) * 2004-12-09 2006-06-22 Ricoh Co Ltd データリカバリ方法及びデータリカバリ回路及びこれを用いたデータ受信装置
CN1917489A (zh) * 2006-09-05 2007-02-21 华为技术有限公司 一种时钟数据恢复的方法及电路
CN1925387A (zh) * 2005-08-29 2007-03-07 中兴通讯股份有限公司 一种数据时钟恢复电路
WO2007058279A1 (ja) * 2005-11-17 2007-05-24 Thine Electronics, Inc. クロックデータ復元装置
CN101140792A (zh) * 2006-09-06 2008-03-12 三星电子株式会社 同步半导体存储器件
JP2009077134A (ja) * 2007-09-20 2009-04-09 Ricoh Co Ltd データリカバリ方法およびデータリカバリ回路
WO2010039108A1 (en) * 2008-10-02 2010-04-08 Zenko Technologies, Inc. Data sampling circuit and method for clock and data recovery
CN101753288A (zh) * 2009-12-11 2010-06-23 西安邮电学院 基于过采样的时钟数据恢复和串并转换电路
JP2011199720A (ja) * 2010-03-23 2011-10-06 Renesas Electronics Corp クロックデータリカバリ回路および送受信半導体集積回路
JP2012044446A (ja) * 2010-08-19 2012-03-01 Renesas Electronics Corp クロックデータリカバリ回路
CN102447554A (zh) * 2011-11-02 2012-05-09 中兴通讯股份有限公司 过采样并行数据恢复方法和装置
CN102510328A (zh) * 2011-12-29 2012-06-20 成都三零嘉微电子有限公司 一种高速并行接口电路
JP2012244537A (ja) * 2011-05-23 2012-12-10 Ricoh Co Ltd データリカバリ方法およびデータリカバリ装置
CN103051441A (zh) * 2013-01-23 2013-04-17 和记奥普泰通信技术有限公司 基于fpga的时钟数据恢复处理方法
CN103427830A (zh) * 2013-08-08 2013-12-04 南京邮电大学 一种具有高锁定范围的半盲型过采样时钟数据恢复电路
CN103475362A (zh) * 2013-09-29 2013-12-25 灿芯半导体(上海)有限公司 基于过采样的无需时钟恢复的数据恢复电路
TW201404105A (zh) * 2012-07-06 2014-01-16 Novatek Microelectronics Corp 時脈資料回復電路及方法
CN104363016A (zh) * 2014-10-17 2015-02-18 青岛歌尔声学科技有限公司 一种时钟数据恢复电路和时钟数据恢复方法
CN105577350A (zh) * 2015-12-17 2016-05-11 武汉烽火网络有限责任公司 一种时钟数据恢复方法及装置
CN106021025A (zh) * 2016-05-24 2016-10-12 成都欧飞凌通讯技术有限公司 一种过采样数据时钟恢复的fpga实现系统及方法
CN106385251A (zh) * 2016-09-14 2017-02-08 豪威科技(上海)有限公司 时钟数据恢复电路
CN106844253A (zh) * 2016-12-15 2017-06-13 北京时代民芯科技有限公司 一种低采样率的串口通讯时钟数据恢复系统
CN107147379A (zh) * 2017-04-26 2017-09-08 烽火通信科技股份有限公司 基于fpga的边沿检测方法、系统及时钟数据恢复电路
CN107329915A (zh) * 2017-05-31 2017-11-07 烽火通信科技股份有限公司 通过高速SerDes接口恢复低速数据的方法及系统
CN107425848A (zh) * 2016-05-23 2017-12-01 龙芯中科技术有限公司 时钟数据恢复电路和方法
CN107508662A (zh) * 2017-09-22 2017-12-22 深圳朗田亩半导体科技有限公司 一种时钟恢复电路及方法
CN107659392A (zh) * 2017-03-13 2018-02-02 广东高云半导体科技股份有限公司 一种时钟数据恢复系统
CN207218713U (zh) * 2017-09-22 2018-04-10 深圳朗田亩半导体科技有限公司 一种时钟恢复电路
CN107925564A (zh) * 2015-09-01 2018-04-17 高通股份有限公司 多相时钟数据恢复电路校准
CN108063616A (zh) * 2018-01-24 2018-05-22 上海先基半导体科技有限公司 一种基于过采样的非同源时钟数据恢复系统
CN108259156A (zh) * 2013-12-27 2018-07-06 英特尔公司 用于时钟与数据恢复电路的相位调整电路
CN108429549A (zh) * 2017-02-15 2018-08-21 华为技术有限公司 同源时序自适应方法、装置和芯片
CN109818610A (zh) * 2017-11-20 2019-05-28 三星电子株式会社 时钟数据恢复电路及方法、包括时钟数据恢复电路的装置
CN110489372A (zh) * 2019-07-22 2019-11-22 珠海泰芯半导体有限公司 滤波单元、时钟数据恢复电路及高速usb时钟数据恢复电路
US10756742B1 (en) * 2019-02-27 2020-08-25 Toshiba Memory Corporation Clock recovery circuit and receiving device
CN112073169A (zh) * 2019-06-11 2020-12-11 中车株洲电力机车研究所有限公司 一种串行通讯动态位恢复装置及方法
CN112073058A (zh) * 2020-08-24 2020-12-11 烽火通信科技股份有限公司 一种基于fpga的时钟数据恢复电路和方法
CN112187391A (zh) * 2020-09-04 2021-01-05 烽火通信科技股份有限公司 一种环路带宽动态调整的过采样时钟数据恢复方法及系统
US10924119B1 (en) * 2019-12-10 2021-02-16 Samsung Electronics Co., Ltd. Clock data recovery circuit and apparatus including the same
CN112468139A (zh) * 2020-11-05 2021-03-09 深圳市紫光同创电子有限公司 时钟数据恢复电路、方法及装置
CN112506841A (zh) * 2020-12-11 2021-03-16 中国科学院微电子研究所 一种串行数据恢复方法、接口及电子设备
US10999049B1 (en) * 2018-04-05 2021-05-04 Marvell Asia Pte, Ltd. Phase and frequency control for clock-data recovery
CN112994684A (zh) * 2021-02-06 2021-06-18 北京集睿致远科技有限公司 一种时钟数据恢复电路和串行数据传输方法
CN113037667A (zh) * 2021-02-24 2021-06-25 电子科技大学 一种基于fpga的数据信号恢复方法
CN113054995A (zh) * 2021-03-29 2021-06-29 南方电网数字电网研究院有限公司 时钟数据恢复方法及装置

Patent Citations (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959846A (en) * 1989-09-11 1990-09-25 Raynet Corporation Clock recovery apparatus including a clock frequency adjuster
US6639956B1 (en) * 1999-12-31 2003-10-28 Intel Corporation Data resynchronization circuit
CN1535502A (zh) * 2001-07-27 2004-10-06 �Ҵ���˾ 具有外部早/晚输入的时钟数据恢复系统
EP1538775A1 (en) * 2003-12-05 2005-06-08 Ricoh Company, Ltd. Data recovery method and data recovery circuit
JP2006166229A (ja) * 2004-12-09 2006-06-22 Ricoh Co Ltd データリカバリ方法及びデータリカバリ回路及びこれを用いたデータ受信装置
CN1925387A (zh) * 2005-08-29 2007-03-07 中兴通讯股份有限公司 一种数据时钟恢复电路
WO2007058279A1 (ja) * 2005-11-17 2007-05-24 Thine Electronics, Inc. クロックデータ復元装置
CN1917489A (zh) * 2006-09-05 2007-02-21 华为技术有限公司 一种时钟数据恢复的方法及电路
CN101140792A (zh) * 2006-09-06 2008-03-12 三星电子株式会社 同步半导体存储器件
JP2009077134A (ja) * 2007-09-20 2009-04-09 Ricoh Co Ltd データリカバリ方法およびデータリカバリ回路
WO2010039108A1 (en) * 2008-10-02 2010-04-08 Zenko Technologies, Inc. Data sampling circuit and method for clock and data recovery
CN101753288A (zh) * 2009-12-11 2010-06-23 西安邮电学院 基于过采样的时钟数据恢复和串并转换电路
JP2011199720A (ja) * 2010-03-23 2011-10-06 Renesas Electronics Corp クロックデータリカバリ回路および送受信半導体集積回路
JP2012044446A (ja) * 2010-08-19 2012-03-01 Renesas Electronics Corp クロックデータリカバリ回路
JP2012244537A (ja) * 2011-05-23 2012-12-10 Ricoh Co Ltd データリカバリ方法およびデータリカバリ装置
CN102447554A (zh) * 2011-11-02 2012-05-09 中兴通讯股份有限公司 过采样并行数据恢复方法和装置
CN102510328A (zh) * 2011-12-29 2012-06-20 成都三零嘉微电子有限公司 一种高速并行接口电路
TW201404105A (zh) * 2012-07-06 2014-01-16 Novatek Microelectronics Corp 時脈資料回復電路及方法
CN103051441A (zh) * 2013-01-23 2013-04-17 和记奥普泰通信技术有限公司 基于fpga的时钟数据恢复处理方法
CN103427830A (zh) * 2013-08-08 2013-12-04 南京邮电大学 一种具有高锁定范围的半盲型过采样时钟数据恢复电路
CN103475362A (zh) * 2013-09-29 2013-12-25 灿芯半导体(上海)有限公司 基于过采样的无需时钟恢复的数据恢复电路
CN108259156A (zh) * 2013-12-27 2018-07-06 英特尔公司 用于时钟与数据恢复电路的相位调整电路
CN104363016A (zh) * 2014-10-17 2015-02-18 青岛歌尔声学科技有限公司 一种时钟数据恢复电路和时钟数据恢复方法
CN107925564A (zh) * 2015-09-01 2018-04-17 高通股份有限公司 多相时钟数据恢复电路校准
CN112751660A (zh) * 2015-09-01 2021-05-04 高通股份有限公司 用于多相时钟数据恢复电路校准的方法和装置
CN105577350A (zh) * 2015-12-17 2016-05-11 武汉烽火网络有限责任公司 一种时钟数据恢复方法及装置
CN107425848A (zh) * 2016-05-23 2017-12-01 龙芯中科技术有限公司 时钟数据恢复电路和方法
CN106021025A (zh) * 2016-05-24 2016-10-12 成都欧飞凌通讯技术有限公司 一种过采样数据时钟恢复的fpga实现系统及方法
CN106385251A (zh) * 2016-09-14 2017-02-08 豪威科技(上海)有限公司 时钟数据恢复电路
CN106844253A (zh) * 2016-12-15 2017-06-13 北京时代民芯科技有限公司 一种低采样率的串口通讯时钟数据恢复系统
CN108429549A (zh) * 2017-02-15 2018-08-21 华为技术有限公司 同源时序自适应方法、装置和芯片
CN107659392A (zh) * 2017-03-13 2018-02-02 广东高云半导体科技股份有限公司 一种时钟数据恢复系统
CN107147379A (zh) * 2017-04-26 2017-09-08 烽火通信科技股份有限公司 基于fpga的边沿检测方法、系统及时钟数据恢复电路
CN107329915A (zh) * 2017-05-31 2017-11-07 烽火通信科技股份有限公司 通过高速SerDes接口恢复低速数据的方法及系统
CN107508662A (zh) * 2017-09-22 2017-12-22 深圳朗田亩半导体科技有限公司 一种时钟恢复电路及方法
CN207218713U (zh) * 2017-09-22 2018-04-10 深圳朗田亩半导体科技有限公司 一种时钟恢复电路
CN109818610A (zh) * 2017-11-20 2019-05-28 三星电子株式会社 时钟数据恢复电路及方法、包括时钟数据恢复电路的装置
CN108063616A (zh) * 2018-01-24 2018-05-22 上海先基半导体科技有限公司 一种基于过采样的非同源时钟数据恢复系统
US10999049B1 (en) * 2018-04-05 2021-05-04 Marvell Asia Pte, Ltd. Phase and frequency control for clock-data recovery
US10756742B1 (en) * 2019-02-27 2020-08-25 Toshiba Memory Corporation Clock recovery circuit and receiving device
CN112073169A (zh) * 2019-06-11 2020-12-11 中车株洲电力机车研究所有限公司 一种串行通讯动态位恢复装置及方法
CN110489372A (zh) * 2019-07-22 2019-11-22 珠海泰芯半导体有限公司 滤波单元、时钟数据恢复电路及高速usb时钟数据恢复电路
US10924119B1 (en) * 2019-12-10 2021-02-16 Samsung Electronics Co., Ltd. Clock data recovery circuit and apparatus including the same
CN112073058A (zh) * 2020-08-24 2020-12-11 烽火通信科技股份有限公司 一种基于fpga的时钟数据恢复电路和方法
CN112187391A (zh) * 2020-09-04 2021-01-05 烽火通信科技股份有限公司 一种环路带宽动态调整的过采样时钟数据恢复方法及系统
CN112468139A (zh) * 2020-11-05 2021-03-09 深圳市紫光同创电子有限公司 时钟数据恢复电路、方法及装置
CN112506841A (zh) * 2020-12-11 2021-03-16 中国科学院微电子研究所 一种串行数据恢复方法、接口及电子设备
CN112994684A (zh) * 2021-02-06 2021-06-18 北京集睿致远科技有限公司 一种时钟数据恢复电路和串行数据传输方法
CN113037667A (zh) * 2021-02-24 2021-06-25 电子科技大学 一种基于fpga的数据信号恢复方法
CN113054995A (zh) * 2021-03-29 2021-06-29 南方电网数字电网研究院有限公司 时钟数据恢复方法及装置

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
EPON系统中突发接收的CDR电路研究与设计;梁慜;武汉理工大学学报(信息与管理工程版)(第05期);全文 *
一种基于FPGA的时钟数据恢复电路的设计与实现;刘征;;电信技术(第10期);全文 *
一种快速同步的时钟数据恢复电路的设计实现;尹晶;曾烈光;;光通信技术(第01期);全文 *
低功耗高速时钟数据恢复电路;孟时光;杨宗仁;;高技术通讯(第06期);全文 *
基于FPGA实现高速串行链路数据恢复的方法;曲伟;孙志安;;计算机测量与控制(第01期);全文 *
基于FPGA的时钟数据恢复电路的研究和设计;任全会;赵雨虹;;郑州铁路职业技术学院学报(第03期);全文 *
基于LVDS的高速数据传输技术实现;白世清;闫鹏飞;石军辉;;科技创新与生产力(第04期);全文 *

Also Published As

Publication number Publication date
CN113886315A (zh) 2022-01-04

Similar Documents

Publication Publication Date Title
CN113886315B (zh) 一种时钟数据恢复系统、芯片及时钟数据恢复方法
US7180966B2 (en) Transition detection, validation and memorization circuit
CN101267204B (zh) 用于可编程逻辑器件中高速串行接口的与协议无关的自动速率协商
US7930121B2 (en) Method and apparatus for synchronizing time stamps
US20070009066A1 (en) Multiphase clock recovery
US8050148B2 (en) Flash time stamp apparatus
JP3946050B2 (ja) データ・クロック・リカバリ回路
US8594264B1 (en) Phase detection and aligned signal selection with multiple phases of clocks
US6850580B1 (en) Bit synchronizing circuit
CA2338320C (en) Integrated data clock extractor
US7532645B1 (en) Receiver operable to receive data at a lower data rate
US6795515B1 (en) Method and apparatus for locating sampling points in a synchronous data stream
GB2182828A (en) Asynchronous/synchronous data receiver circuit
JP3813151B2 (ja) 遷移検出、妥当正確認および記憶回路
US20060161370A1 (en) Pulse stretching architecture for phase alignment for high speed data acquisition
JP2848800B2 (ja) シリアルデジタル信号の標本化方法
CA2389969A1 (en) Digital signal processing of multi-sampled phase
US20220260635A1 (en) Circuit for transferring data from one clock domain to another
US6960960B2 (en) Frequency detector detecting variation in frequency difference between data signal and clock signal
CN108880534A (zh) 一种高速串行通信中适应可变带宽的时钟数据恢复锁定检测电路
US20040190667A1 (en) Clock extracting circuit and clock extracting method
US11239849B2 (en) Locked loop circuit and method with multi-phase synchronization
US11775003B2 (en) Clock calibration module, high-speed receiver, and associated calibration method
US10505550B1 (en) Method and apparatus of operating synchronizing high-speed clock dividers to correct clock skew
CN114461473B (zh) 检测串化器的时序的方法、检测电路及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant