CN110489372A - 滤波单元、时钟数据恢复电路及高速usb时钟数据恢复电路 - Google Patents

滤波单元、时钟数据恢复电路及高速usb时钟数据恢复电路 Download PDF

Info

Publication number
CN110489372A
CN110489372A CN201910762493.5A CN201910762493A CN110489372A CN 110489372 A CN110489372 A CN 110489372A CN 201910762493 A CN201910762493 A CN 201910762493A CN 110489372 A CN110489372 A CN 110489372A
Authority
CN
China
Prior art keywords
data
edge
door
output
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910762493.5A
Other languages
English (en)
Inventor
凌德坤
唐振中
郑思
陈相政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Core Semiconductor Co Ltd
Original Assignee
Zhuhai Core Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Core Semiconductor Co Ltd filed Critical Zhuhai Core Semiconductor Co Ltd
Publication of CN110489372A publication Critical patent/CN110489372A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种滤波单元、时钟数据恢复电路及高速USB时钟数据恢复电路，滤波单元包括滤波电路；滤波电路接收八位串行数据，判断八位串行数据中相邻三位数据是否符合(1，0，1)或(0，1，0)组合，相邻六位数据是否符合(1，1，0，0，1，1)或(0，0，1，1，0，0)组合，如果相邻三位数据符合(1，0，1)组合，则将1作为(1，0，1)组合中第二位数据的滤波结果输出，如果相邻三位数据符合(0，1，0)组合，则将0作为(0，1，0)组合中第二位数据的滤波结果输出，如果相邻六位数据符合(1，1，0，0，1，1)组合，则将1作为(1，1，0，0，1，1)组合中第二位数据以及第三位数据的滤波结果输出，如果相邻六位数据符合(0，0，1，1，0，0)组合，则将0作为(0，0，1，1，0，0)组合中第二位数据以及第三位数据的滤波结果输出，否则，将输入数据作为滤波结果输出。

Description

滤波单元、时钟数据恢复电路及高速USB时钟数据恢复电路
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种滤波单元、时钟数据恢复电路及高速USB时钟数据恢复电路。
背景技术
在一般通信链路中，基于串行数据流的时钟数据恢复电路主要采用两种技术，一种是锁相环，另一种是过采样。一般情况下，过采样主要用于低速通信，如计算机之间或者计算机外围通信，而锁相环则应用于电信领域，部分原因是因为锁相环有助于消除时钟抖动，而过采样不仅不能减少抖动，还将自身产生的抖动也加入到数据位流中去。但是，基于过采样技术的时钟数据恢复电路是一种易于设计，便于用标准CMOS工艺做单芯片集成的低成本数字技术，更重要的是它能够满足一些接收模块所要求的的快速同步。近年来，计算机外设的传输速率有了很大的提高，如USB2.0已达到480Mbps，但是过采样技术被证明仍然可以适用于这样的传输速率。
授权公告号为CN101202615B的发明专利公开了一种突波滤波器及具有该滤波器的时钟数据恢复电路，该突波滤波器包括：第一逻辑电路，用于接收过采样锁存数据和滤波数据，探测对应于相邻三个时钟相位的数据是否符合(0，1，0)或(1，0，1)组合，若符合，则产生数据探测信号；第二逻辑电路，用于接收第一逻辑电路发送的数据探测信号，以及时钟数据恢复电路反馈回的数据跳变信号，基于该两个信号判断对应于相邻三个时钟相位的数据中是否存在突波；以及第三逻辑电路，根据第二逻辑电路的判断结果，产生相应的滤波数据，并将滤波数据反馈回第一逻辑电路。
上述专利虽然可以滤除过采样锁存数据中占据一个时钟相位的突波，但是仍然存在以下问题：(1)无法滤除占据两个时钟相位的单个突波；(2)只能过滤单个突波，无法滤除连续两个突波；(3)靠近跳边沿的突波被滤除时，电平会异常变宽或变窄。
发明内容
本发明的第一目的旨在实现一种滤波单元，同时滤除占据一个时钟相位的单个突波以及占据两个时钟相位的单个突波，降低数据传输的位错率。
本发明的第一目的由以下技术方案实现：
一种滤波单元，包括滤波电路；所述滤波电路接收八位串行数据，判断八位串行数据中相邻三位数据是否符合(1，0，1)或(0，1，0)组合，相邻六位数据是否符合(1，1，0，0，1，1)或(0，0，1，1，0，0)组合，如果相邻三位数据符合(1，0，1)组合，则将1作为(1，0，1)组合中第二位数据的滤波结果输出，如果相邻三位数据符合(0，1，0)组合，则将0作为(0，1，0)组合中第二位数据的滤波结果输出，如果相邻六位数据符合(1，1，0，0，1，1)组合，则将1作为(1，1，0，0，1，1)组合中第二位数据以及第三位数据的滤波结果输出，如果相邻六位数据符合(0，0，1，1，0，0)组合，则将0作为(0，0，1，1，0，0)组合中第二位数据以及第三位数据的滤波结果输出，否则，将输入数据作为滤波结果输出。
进一步地，所述八位串行数据包括……DATA_N-1[7：0]、DATA_N[7：0]、DATA_N+1[7：0]……，DATA_i1[7：0]包括DATA_i1[0]、DATA_i1[1]……DATA_i1[7]，i1＝……N-1、N、N+1……；所述滤波电路包括八个滤波器，第j1个滤波器用于判断DATA_i1[j1]与它的前一位数据和后一位数据是否符合(1，0，1)或(0，1，0)组合以及DATA_i1[j1]与它的前两位数据和后三位数据是否符合(1，1，0，0，1，1)或(0，0，1，1，0，0)组合以及DATA_i1[j1]与它的前三位数据和后两位数据是否符合(1，1，0，0，1，1)或(0，0，1，1，0，0)组合，j1＝0、1、2、3、4、5、6、7，如果DATA_i1[j1]与它的前一位数据和后一位数据符合(1，0，1)组合或DATA_i1[j1]与它的前两位数据和后三位数据符合(1，1，0，0，1，1)组合或DATA_i1[j1]与它的前三位数据和后两位数据符合(1，1，0，0，1，1)组合，第j1个滤波器将1作为DATA_i1[j1]的滤波结果输出，如果DATA_i1[j1]与它的前一位数据和后一位数据符合(0，1，0)组合或DATA_i1[j1]与它的前两位数据和后三位数据符合(0，0，1，1，0，0)组合或DATA_i1[j1]与它的前三位数据和后两位数据符合(0，0，1，1，0，0)组合，第j1个滤波器将0作为DATA_i1[j1]的滤波结果输出，否则，第j1个滤波器将DATA_i1[j1]作为DATA_i1[j1]的滤波结果输出。
作为具体的实施方式，所述第j1个滤波器包括滤波置位信号生成电路、滤波复位信号生成电路以及三选一选择单元；所述DATA_i1-1[7：0]、DATA_i1[7：0]、DATA_i1+1[7：0]组成二十四位数据DATA_ALL_i1[23：0]，DATA_ALL_i1[23：0]包括DATA_ALL_i1[0]、DATA_ALL_i1[1]……DATA_ALL_i1[23]；所述滤波置位信号生成电路接收DATA_ALL_i1[j1+5]、DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]、DATA_ALL_i1[j1+10]及DATA_ALL_i1[j1+11]，判断DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]是否符合(1，0，1)组合，判断DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]、DATA_ALL_i1[j1+10]、DATA_ALL_i1[j1+11]是否符合(1，1，0，0，1，1)组合，判断DATA_ALL_i1[j1+5]、DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]、DATA_ALL_i1[j1+10]是否符合(1，1，0，0，1，1)组合，输出滤波置位信号；
所述滤波复位信号生成电路接收DATA_ALL_i1[j1+5]、DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]、DATA_ALL_i1[j1+10]及DATA_ALL_i1[j1+11]，判断DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]是否符合(0，1，0)组合，判断DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]、DATA_ALL_i1[j1+10]、DATA_ALL_i1[j1+11]是否符合(0，0，1，1，0，0)组合，判断DATA_ALL_i1[j1+5]、DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]、DATA_ALL_i1[j1+10]是否符合(0，0，1，1，0，0)组合，输出滤波复位信号；
所述三选一选择单元的三个数据输入端分别接收DATA_i1[j1]、1以及0，两个控制信号输入端分别接收滤波置位信号和滤波复位信号，数据输出端输出DATA_i1[j1]的滤波结果；所述三选一选择单元在所述滤波置位信号和滤波复位信号控制下，选择DATA_i1[j1]、1以及0中的一个作为DATA_i1[j1]的滤波结果输出；当所述DATA_ALL_i1[j1+8]是(1，0，1)组合的第二位数据，或，(1，1，0，0，1，1)的第二位数据或第三位数据时，所述滤波置位信号和滤波复位信号控制所述三选一选择单元选择1作为DATA_i1[j1]的滤波结果输出，当所述DATA_ALL_i1[j1+8]是(0，1，0)组合的第二位数据，或，(0，0，1，1，0，0)的第二位数据或第三位数据时，所述滤波置位信号和滤波复位信号控制所述三选一选择单元选择0作为DATA_i1[j1]的滤波结果输出，否则，所述滤波置位信号和滤波复位信号控制所述三选一选择单元选择DATA_i1[j1]作为DATA_i1[j1]的滤波结果输出。
进一步地，当所述DATA_ALL_i1[j1+8]是(1，0，1)组合的第二位数据，或，(1，1，0，0，1，1)的第二位数据或第三位数据时，所述滤波置位信号为1，否则，所述滤波置位信号为0；当所述DATA_ALL_i1[j1+8]是(0，1，0)组合的第二位数据，或，(0，0，1，1，0，0)的第二位数据或第三位数据时，所述滤波复位信号为1，否则，所述滤波复位信号为0。
作为具体的实施方式，所述滤波置位信号生成电路包括第一与门、第二与门、第三与门、第一非门、第二非门、第三非门、第四非门、第五非门以及第一或门；所述第一与门的两个输入端分别接收DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+9]，另一个输入端与第一非门的输出端连接，第一非门的输入端接收DATA_ALL_i1[j1+9]；所述第二与门的四个输入端分别接收DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+10]以及DATA_ALL_i1[j1+11]，另外两个输入端分别与第二非门的输出端以及第三非门的输出端连接，第二非门的输入端与第三非门的输入端分别接收DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]；所述第三与门的四个输入端分别接收DATA_ALL_i1[j1+5]、DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+9]以及DATA_ALL_i1[j1+10]，另外两个输入端分别与第四非门的输出端以及第五非门的输出端连接，第四非门的输入端与第五非门的输入端分别接收DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]；所述第一与门的输出端、第二与门的输出端以及第三与门的输出端分别与所述第一或门的三个输入端连接，所述第一或门的输出端与所述三选一选择单元的第一控制信号输入端连接，输出滤波置位信号给所述三选一选择单元的第一控制信号输入端。
作为具体的实施方式，所述滤波复位信号生成电路包括第四与门、第五与门、第六与门、第六非门、第七非门、第八非门、第九非门、第十非门、第十一非门、第十二非门、第十三非门、第十四非门、第十五非门以及第二或门；所述第四与门的一个输入端接收DATA_ALL_i1[j1+8]，另外两个输入端分别与第六非门的输出端以及第七非门的输出端连接，第六非门的输入端与第七非门的输入端分别接收DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+9]；所述第五与门的两个输入端分别接收DATA_ALL_i1[j1+8]、DATA_ALL_i1[i+9]，另外四个输入端分别与第八非门的输出端、第九非门的输出端、第十非门的输出端以及第十一非门的输出端连接，第八非门的输入端、第九非门的输入端、第十非门的输入端以及第十一非门的输入端分别接收DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+10]以及DATA_ALL_i1[j1+11]；所述第六与门的两个输入端接收DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]，另外四个输入端分别与第十二非门的输出端、第十三非门的输出端、第十四非门的输出端以及第十五非门的输出端连接，第十二非门的输入端、第十三非门的输入端、第十四非门的输入端以及第十五非门的输入端分别接收DATA_ALL_i1[j1+5]、DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+9]以及DATA_ALL_i1[i+10]；所述第四与门的输出端、第五与门的输出端以及第六与门的输出端分别与所述第二或门的三个输入端连接，所述第二或门的输出端与所述三选一选择单元的第二控制信号输入端连接，输出滤波复位信号给所述三选一选择单元的第二控制信号输入端。
作为具体的实施方式，所述三选一选择单元包括第一二选一选择器以及第二二选一选择器；
所述第一二选一选择器的控制信号输入端接收滤波置位信号，一个数据输入端接收接收DATA_i1[j1]，另一个数据输入端接收1，输出端与所述第二二选一选择器的一个数据输入端连接，所述第二二选一选择器的另一个数据输入端接收0，控制信号输入端接收滤波复位信号，输出端输出DATA_i1[j1]的滤波结果，当所述滤波置位信号为1时，所述滤波复位信号为0，所述第一二选一选择器选择1输出，所述第二二选一选择器选择第一二选一选择器的输出结果作为DATA_i1[j1]的滤波结果输出，当所述滤波复位信号为1时，所述滤波置位信号为0，所述第二二选一选择器选择0作为DATA_i1[j1]的滤波结果输出，当所述滤波置位信号与滤波复位信号均等于0时，所述第一二选一选择器选择DATA_i1[j1]输出，所述第二二选一选择器选择第一二选一选择器的输出结果作为DATA_i1[j1]的滤波结果输出，
或，所述第一二选一选择器的控制信号输入端接收滤波复位信号，一个数据输入端接收DATA_i1[j1]，另一个数据输入端接收0，输出端与所述第二二选一选择器的一个数据输入端连接，所述第二二选一选择器的另一个数据输入端接收1，控制信号输入端接收滤波置位信号，输出端输出DATA_i1[j1]的滤波结果，当所述滤波复位信号为1时，所述滤波置位信号为0，所述第一二选一选择器选择0输出，所述第二二选一选择器选择第一二选一选择器的输出结果作为DATA_i1[j1]的滤波结果输出，当所述滤波置位信号为1时，所述滤波复位信号为0，所述第二二选一选择器选择1作为DATA_i1[j1]的滤波结果输出，当所述滤波复位信号与所述滤波置位信号均为0时，所述第一二选一选择器选择DATA_i1[j1]输出，所述第二二选一选择器选择第一二选一选择器的输出结果作为DATA_i1[j1]的滤波结果输出。
进一步地，所述滤波单元包括两个所述滤波电路，第一个滤波电路输出的滤波结果为第一滤波数据，所述第一滤波数据为八位串行数据，包括……FILT1_DATA_N-1[7：0]、FILT1_DATA_N[7：0]、FILT1_DATA_N+1[7：0]……，第二个滤波电路接收所述第一滤波数据，输出的滤波结果为第二滤波数据，所述第二滤波数据为八位串行数据，包括……FILT2_DATA_N-1[7：0]、FILT2_DATA_N[7：0]。
进一步地，所述滤波电路的输入端接收相邻三拍八位串行数据；所述相邻三拍八位串行数据同时分别输出相邻三拍八位数据DATA_i1-1[7：0]、DATA_i1[7：0]、DATA_i1+1[7：0]给所述滤波电路。
进一步地，所述滤波单元包括两个所述滤波电路，第一个滤波电路输出的滤波结果为第一滤波数据，所述第一滤波数据为八位串行数据，包括……FILT1_DATA_N-1[7：0]、FILT1_DATA_N[7：0]、FILT1_DATA_N+1[7：0]……，第二个滤波电路接收相邻三拍第一滤波数据，输出的滤波结果为第二滤波数据，所述相邻三拍第一滤波数据同时分别输出相邻三拍八位数据FILT1_DATA_i1-1[7：0]、FILT1_DATA_i1[7：0]、FILT1_DATA_i1+1[7：0]给所述第二个滤波电路，所述第二滤波数据为八位串行数据，包括……FILT2_DATA_N-1[7：0]、FILT2_DATA_N[7：0]……。
本发明的第二个目的旨在实现一种采用上述滤波单元的时钟数据恢复电路，同时滤除占据一个时钟相位的单个突波以及占据两个时钟相位的单个突波，降低数据传输的位错率。
本发明的第二个目的由以下技术方案实现：
一种采用上述滤波单元的时钟数据恢复电路，还包括过采样单元、同步单元、边沿检测单元、数据选择单元以及数据存储单元；所述过采样单元接收串行输入数据以及八相时钟，输出对应于所述八相时钟的过采样数据，所述过采样数据为八位串行数据，包括……SAMPLE_DATA_N-1[7：0]、SAMPLE_DATA_N[7：0]、SAMPLE_DATA_N+1[7：0]……；所述同步单元接收所述过采样单元输出的过采样数据，输出经过同步处理后的同步数据，所述同步数据为八位串行数据，包括……SYNC_DATA_N-1[7：0]、SYNC_DATA_N[7：0]、SYNC_DATA_N+1[7：0]……；所述滤波单元接收所述同步单元输出的同步数据，输出滤波数据，所述滤波数据为八位串行数据，包括……FILT_DATA_N-1[7：0]、FILT_DATA_N[7：0]、FILT_DATA_N+1[7：0]……，当所述滤波单元包括一个滤波电路时，所述滤波数据为第一滤波数据，当所述滤波单元包括两个滤波电路时，所述滤波数据为第二滤波数据；所述边沿检测单元接收所述滤波单元输出的滤波数据，判断滤波数据中相邻两位数据是否相等，如果不相等，将1作为后一位数据的边沿检测结果输出，否则，将0作为后一位数据的边沿检测结果输出，所有位滤波数据的边沿检测结果组成边沿检测数据，所述边沿检测数据为八位串行数据，包括……EDGE_DATA_N-1[7：0]、EDGE_DATA_N[7：0]、EDGE_DATA_N+1[7：0]……；所述数据选择单元接收所述滤波单元输出的滤波数据以及所述边沿检测单元输出的边沿检测数据，在所述滤波数据跳变沿前四个相位时钟处进行采样，且在跳变沿之后十二个相位时钟处未检测到新的跳变沿时，选择上一个采样点的后八个相位时钟处采样；所述数据存储单元用于输出所述数据选择单元采样的有效数据。
进一步地，所述数据选择单元包括高位采样电路、低位采样电路、高位采样有效标识生成电路以及低位采样有效标识生成电路；所述高位采样电路接收所述滤波数据以及边沿检测数据的低四位数据，根据所述边沿检测数据的低四位数对所述滤波数据进行高位采样，输出高位采样数据；所述低位采样电路接收滤波数据以及边沿检测数据的高四位数据，根据所述边沿检测数据的高四位数对所述滤波数据进行低位采样，输出低位采样数据；所述高位采样有效标识生成电路接收所述边沿检测数据，判断所述滤波数据是否高位有效，输出高位采样有效标识；所述低位采样有效标识生成电路接收所述边沿检测数据，判断所述滤波数据是否低位有效，输出低位采样有效标识；
如果EDGE_DATA_i1+1[j21]等于1，高位采样电路选择FILT_DATA_i1[j21m+4]作为FILT_DATA_i1[7：0]的高位采样数据输出，否则，高位采样电路根据EDGE_DATA_i1[j22]进行选择，如果EDGE_DATA_i1[j22]等于1，高位采样电路选择选择FILT2_DATA_i1[j22m+4]作为FILT2_DATA_i1[7：0]的高位采样数据输出，依此类推，j21＝0，1，2，3，j21m是符合EDGE_DATA_i1+1[j21]等于1的j21的最大值，j22＝0，1，2，3，j22m是符合EDGE_DATA_i1[j22]等于1的j22的最大值；
如果EDGE_DATA_i1[j31]等于1，低位采样电路选择FILT_DATA_i1[j31m-4]作为FILT2_DATA_i1[7：0]的低位采样数据输出，否则，低位采样电路根据EDGE_DATA_i1-1[j32]进行选择，如果EDGE_DATA_i1-1[j32]等于1，低位采样电路选择FILT_DATA_i1[j32m-4]作为FILT2_DATA_i1[7：0]的低位采样数据输出，依此类推，j31＝4，5，6，7，j31m是符合EDGE_DATA_i1[j31]等于1的j31的最大值，j32＝4，5，6，7，j32m是符合EDGE_DATA_i1-1[j32]等于1的j32的最大值；
如果EDGE_DATA_i1+1[j21]等于1，或，EDGE_DATA_i1[j41]等于1，且EDGE_DATA_i1[7：4]均等于0，且EDGE_DATA_i1+1[j41+4：0]均等于0，则FILT_DATA_i1[7：0]高位有效，所述高位采样有效标识电路输出的高位采样有效标识有效，否则，FILT_DATA_i1[7：0]高位无效，所述高位采样有效标识电路输出的高位采样有效标识无效，j41＝0，1，2，3；
如果EDGE_DATA_i1[j31]等于1，或，EDGE_DATA_i1-1[j42]等于1，且EDGE_DATA_i1[7：0]均等于0，且EDGE_DATA_i1+1[j42：0]均等于0，则FILT_DATA_i1[7：0]低位有效，所述低位采样有效标识电路输出的低位采样有效标识有效，否则，FILT_DATA_i1[7：0]低位无效，所述低位采样有效标识电路输出的低位采样有效标识无效，j42＝4，5，6，7；
所述数据存储单元接收高位采样数据、低位采样数据、高位采样有效标识以及低位采样有效标识，并在所述高位采样有效标识有效、低位采样有效标识无效时，存储高位采样数据，在所述低位采样有效标识有效、高位采样有效标识无效时，存储低位采样数据，在所述高位采样有效标识与低位采样有效标识均有效时，先存储低位采样数据，再存储高位采样数据，在所述高位采样有效标识与低位采样有效标识均无效时，放弃存储所述高位采样数据与低位采样数据，所述数据存储单元每存储八位数据，输出一个数据。
进一步地，所述高位采样电路包括高位采样地址生成电路以及第一八选一选择器；所述低位采样电路包括低位采样地址生成电路以及第二八选一选择器；所述高位采样地址生成电路接收EDGE_DATA_i1+1[3：0]，输出高位采样地址；所述第一八选一选择器的数据输入端接收FILT_DATA_i1[7：0]，控制信号输入端接收所述高位采样地址生成电路输出的高位采样地址，所述第一八选一选择器在所述高位采样地址的控制下选择FILT_DATA_i1[7：4]中的一位数据作为高位采样数据输出；所述低位采样地址生成电路接收EDGE_DATA_i1[7：4]，输出低位采样地址；所述第二八选一选择器的数据输入端接收FILT_DATA_i1[7：0]，控制信号输入端接收所述低位采样地址生成电路输出的低位采样地址，所述第二八选一选择器在所述低位采样地址的控制下选择FILT_DATA_i1[3：0]中的一位数据作为低位采样数据输出；
如果EDGE_DATA_i1+1[j21]等于1，高位采样地址生成电路选择j21m+4作为FILT_DATA_i1[7：0]的高位采样地址输出，第一八选一选择器的控制信号输入端接收到j21m+4后，第一八选一选择器选择FILT2_DATA_i1[j21m+4]作为FILT_DATA_i1[7：0]的高位采样数据输出，否则，高位采样地址生成电路根据EDGE_DATA_i1[j22]选择高位采样地址，如果EDGE_DATA_i1[j22]等于1，高位采样地址生成电路选择j22m+4作为FILT_DATA_i1[7：0]的高位采样地址输出，第一八选一选择器的控制信号输入端接收到j22m+4后，第一八选一选择器选择FILT_DATA_i1[j22m+4]输出，依此类推；
如果EDGE_DATA_i1[j31]等于1，低位采样电路选择j31m-4作为FILT_DATA_i1[7：0]的低位采样地址输出，第二八选一选择器的控制信号输入端接收到j31m-4后，第二八选一选择器选择FILT_DATA_i1[j31m-4]作为FILT_DATA_i1[7：0]的低位采样数据输出，否则，低位采样地址生成电路根据EDGE_DATA_i1-1[j32]选择低位采样地址，如果EDGE_DATA_i1-1[j32]等于1，低位采样地址生成电路选择j32m-4作为FILT_DATA_i1[7：0]的低位采样地址，第二八选一选择器的控制信号输入端接收到j32m-4后，第二八选一选择器选择FILT_DATA_i1[j32m-4]作为FILT_DATA_i1[7：0]的低位采样数据输出，依此类推。
作为具体的实施方式，所述高位采样地址生成电路包括第三二选一选择器、第四二选一选择器、第五二选一选择器、第六二选一选择器以及第三寄存器；所述第三二选一选择器的控制信号输入端接收EDGE_DATA_i1+1[0]，一个数据输入端接收第三寄存器反馈的FILT_DATA_i1-1[7：0]的高位采样地址，另一个数据输入端接收4，输出端与第四二选一选择器的一个数据输入端连接；所述第四二选一选择器的控制信号输入端接收EDGE_DATA_i1+1[1]，另一个输入输入端接收5，输出端与第五二选一选择器的一个数据输入端连接；所述第五二选一选择器的控制信号输入端接收EDGE_DATA_i1+1[2]，另一个数据输入端接收6，输出端与第六二选一选择器的一个数据输入端连接；所述第六二选一选择器的控制信号输入端接收EDGE_DATA_i1+1[3]，另一个数据输入端接收7，输出端输出FILT_DATA_i1[7：0]的高位采样地址，并将FILT_DATA_i1[7：0]的高位采样地址发送第三寄存器，由第三寄存器将FILT_DATA_i1[7：0]的高位采样地址反馈给第三二选一选择器的一个数据输入端，作为生成FILT_DATA_i1+1[7：0]的高位采样地址的输入值；
作为具体的实施方式，所述低位采样地址生成电路包括第七二选一选择器、第八二选一选择器、第九二选一选择器、第十二选一选择器以及第四寄存器；所述第七二选一选择器的控制信号输入端接收EDGE_DATA_i1[4]，一个数据输入端接收第四寄存器反馈的FILT_DATA_i1-1[7：0]的低位采样地址，另一个数据输入端接收0，输出端与第八二选一选择器的一个数据输入端连接；所述第八二选一选择器的控制信号输入端接收EDGE_DATA_i1[5]，另一个数据输入端接收1，输出端与第九二选一选择器的一个数据输入端连接；所述第九二选一选择器的控制信号输入端接收EDGE_DATA_i1[6]，另一个数据输入端接收2，输出端与第十二选一选择器的一个数据输入端连接；所述第十二选一选择器的控制信号端接收EDGE_DATA_i1[7]，另一个数据输入端接收3，输出端输出FILT_DATA_i1[7：0]的低位采样地址，并将FILT_DATA_i1[7：0]的低位采样地址存储在第四寄存器，由第四寄存器将FILT_DATA_i1[7：0]的低位采样地址反馈给第七二选一选择器的一个数据输入端，作为FILT_DATA_i1+1[7：0]的低位采样地址的输入值。
进一步地，当所述FILT_DATA_i1[7：0]高位采样有效时，所述高位采样有效标识生成电路选择1作为FILT_DATA_i1[7：0]的高位采样有效标识输出，当所述FILT_DATA_i1[7：0]高位采样无效时，所述高位采样有效标识生成电路选择0作为FILT_DATA_i1[7：0]的高位采样有效标识输出；当所述FILT_DATA_i1[7：0]低位采样有效时，所述低位采样有效标识生成电路选择1作为FILT_DATA_i1[7：0]的低位采样有效标识输出，当所述FILT_DATA_i1[7：0]低位采样无效时，所述低位采样有效标识生成电路选择0作为FILT_DATA_i1[7：0]的低位采样有效标识输出。
作为具体的实施方式，所述高位采样标识生成电路包括第十一二选一选择器、第十二二选一选择器、第十三二选一选择器、第十四二选一选择器、第十五二选一选择器、第十六二选一选择器、第十七二选一选择器、第十八二选一选择器、第五寄存器、第一数值比较器、第二数值比较器、第三数值比较器、第四数值比较器、第一或非门、第二或非门、第三或非门、第四或非门、第五或非门、第七与门、第八与门、第九与门、第十与门、第十一与门、第三或门、第四或门以及第五或门；
所述第十一二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[4]，一个数据输入端接收第五寄存器反馈的FILT_DATA_i1-2[7：0]的最后采样地址，另一个数据输入端接收0，输出端与第十二二选一选择器的一个数据输入端连接；所述第十二二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[5]，另一个数据输入端接收1，输出端与第十三二选一选择器的一个数据输入端连接；所述第十三二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[6]，另一个数据输入端接收2，输出端与第十四二选一选择器的一个数据输入端连接；所述第十四二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[7]，另一个数据输入端接收3，输出端与第十五二选一选择器的一个数据输入端连接；所述第十五二选一选择器的控制信号输入端接收EDGE_DATA_i1[0]，另一个数据输入端接收4，输出端与第十六二选一选择器的一个数据输入端连接；所述第十六二选一选择器的控制信号输入端接收EDGE_DATA_i1[1]，另一个数据输入端接收5，输出端与第十九二选一选择器的一个数据输入端连接；所述第十七二选一选择器的控制信号输入端接收EDGE_DATA_i1[2]，另一个数据输入端接收6，输出端与第十八二选一选择器的一个数据输入端连接；所述第十八二选一选择器的控制信号输入端接收EDGE_DATA_i1[3]，另一个数据输入端接收7，输出端输出FILT_DATA_i1-1[7：0]的最后采样地址，并将FILT_DATA_i1-1[7：0]的最后采样地址发送给第五寄存器，由第五寄存器将FILT_DATA_i1-1[7：0]的最后采样地址反馈给第十一二选一选择器的一个数据输入端，作为生成FILT_DATA_i1[7：0]的最后采样地址的输入值；
所述第一数值比较器、第二数值比较器、第三数值比较器以及第四数值比较器的一个输入端均接收FILT_DATA_i1-1[7：0]的最后采样地址，另一个输入端分别接收4、5、6以及7；所述第一或非门的五个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]、EDGE_DATA_i1+1[4]；所述第七与门的两个输入端分别与第一数值比较器的输出端以及第一或非门的输出端连接；所述第二或非门的六个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]、EDGE_DATA_i1+1[4]、EDGE_DATA_i1+1[5]；所述第八与门的两个输入端分别与第二数值比较器的输出端以及第二或非门的输出端连接；所述第三或非门的七个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]、EDGE_DATA_i1+1[4]、EDGE_DATA_i1+1[5]、EDGE_DATA_i1+1[6]；所述第九与门的两个输入端分别与第三数值比较器的输出端以及第三或非门的输出端连接；所述第四或非门的八个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]、EDGE_DATA_i1+1[4]、EDGE_DATA_i1+1[5]、EDGE_DATA_i1+1[6]、EDGE_DATA_i1+1[7]；所述第十与门的两个输入端分别与第四数值比较器的输出端以及第四或非门的输出端连接；所述第三或门的四个输入端分别与第七与门的输出端、第八与门的输出端、第九与门的输出端以及第十与门的输出端连接；第五或非门NOR5的四个输入端分别接EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]连接；所述第十一与门的两个输入端分别与第三或门的输出端以及第五或非门的输出端连接；所述第四或门的四个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]连接；所述第五或门的两个输入端分别与第十一与门的输出端以及第四或门的输出端连接，输出端输出高位采样有效标识。
作为具体的实施方式，所述低位低位采样有效标识生成电路包括第十一二选一选择器、第十二二选一选择器、第十三二选一选择器、第十四二选一选择器、第十五二选一选择器、第十六二选一选择器、第十七二选一选择器、第十八二选一选择器、第五寄存器、第五数值比较器、第六数值比较器、第七数值比较器、第八数值比较器、第十六非门、第六或非门、第七或非门、第八或非门、第九或非门、第十二与门、第十三与门、第十四与门、第十五与门、第十六与门、第六或门、第七或门以及第八或门；
所述第十一二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[4]，一个数据输入端接收第五寄存器反馈的FILT_DATA_i1-2[7：0]的最后采样地址，另一个数据输入端接收0，输出端与第十二二选一选择器的一个数据输入端连接；所述第十二二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[5]，另一个数据输入端接收1，输出端与第十三二选一选择器的一个数据输入端连接；所述第十三二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[6]，另一个数据输入端接收2，输出端与第十四二选一选择器的一个数据输入端连接；所述第十四二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[7]，另一个数据输入端接收3，输出端与第十五二选一选择器的一个数据输入端连接；所述第十五二选一选择器的控制信号输入端接收EDGE_DATA_i1[0]，另一个数据输入端接收4，输出端与第十六二选一选择器的一个数据输入端连接；所述第十六二选一选择器的控制信号输入端接收EDGE_DATA_i1[1]，另一个数据输入端接收5，输出端与第十九二选一选择器的一个数据输入端连接；所述第十七二选一选择器的控制信号输入端接收EDGE_DATA_i1[2]，另一个数据输入端接收6，输出端与第十八二选一选择器的一个数据输入端连接；所述第十八二选一选择器的控制信号输入端接收EDGE_DATA_i1[3]，另一个数据输入端接收7，输出端输出FILT_DATA_i1-1[7：0]的最后采样地址，并将FILT_DATA_i1-1[7：0]的最后采样地址发送给第五寄存器，由第五寄存器将FILT_DATA_i1-1[7：0]的最后采样地址反馈给第十一二选一选择器的一个数据输入端，作为生成FILT_DATA_i1[7：0]的最后采样地址的输入值；
所述第五数值比较器、第六数值比较器、第七数值比较器以及第八数值比较器的一个输入端均接收FILT_DATA_i1-1[7：0]的最后采样地址，另一个输入端分别接收0、1、2以及3；所述第十六非门的输入端接收EDGE_DATA_i1+1[0]；所述第十二与门的两个输入端分别与第五数值比较器的输出端以及第十六非门的输出端连接；所述第六或非门的两个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]；所述第十三与门的两个输入端分别与第六数值比较器的输出端以及第六或非门的输出端连接；所述第七或非门的三个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]；所述第十四与门的两个输入端分别与第七数值比较器的输出端以及第七或非门的输出端连接；所述第八或非门的四个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]；所述第十五与门的两个输入端分别与第八数值比较器的输出端以及第八或非门的输出端连接；所述第六或门的四个输入端分别与第十二与门的输出端、第十三与门的输出端、第十四与门的输出端以及第十五与门的输出端连接；所述第九或非门的八个输入端分别接收EDGE_DATA_i1[0]、EDGE_DATA_i1[1]、EDGE_DATA_i1[2]、EDGE_DATA_i1[3]、EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]；所述第十六与门的两个输入端分别与第六或门的输出端以及第九或非门的输出端连接；所述第七或门的四个输入端分别接收EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]连接；所述第八或门的两个输入端分别与第十六与门的输出端以及第七或门的输出端连接，输出端输出低位采样有效标识。
进一步地，所述时钟数据恢复电路还包括移位寄存器；所述移位寄存器接收所述同步单元输出的同步数据，将所述同步数据寄存一拍以及寄存两拍后，输出前一拍同步数据以及前两拍同步数据；所述滤波单元接收所述同步单元输出的同步数据以及所述移位寄存器输出的前一拍同步数据、前两拍同步数据，输出滤波数据；所述移位寄存器接收所述滤波单元输出的滤波数据，将所述滤波数据寄存一拍后，输出前一拍滤波数据；所述边沿检测单元接收所述滤波单元输出的滤波数据以及所述移位寄存器输出的前一拍滤波数据，输出边沿检测数据；所述移位寄存器接收所述边沿检测单元输出的边沿检测数据，将所述边沿检测数据寄存一拍以及移动两拍后，输出前一拍边沿检测数据以及前两拍边沿检测数据；所述数据选择单元接收所述滤波单元输出的前一拍滤波数据、所述边沿检测单元输出的边沿检测数据以及所述移位寄存器输出的前一拍边沿检测数据、前两拍边沿检测数据，输出高位采样数据、低位采样数据、高位采样有效标识、低位采样有效标识；
当所述滤波单元包括一个滤波电路时，所述滤波电路接收同步单元输出的同步数据以及所述移位寄存器输出的前一拍同步数据、前两拍同步数据，输出第一滤波数据，所述第一滤波数据为所述滤波单元输出的滤波数据；当所述滤波单元包括两个滤波电路时，第一个滤波电路接收同步单元输出的同步数据以及所述移位寄存器输出的前一拍同步数据、前两拍同步数据，输出第一滤波数据，所述移位寄存器接收所述第一个滤波电路输出的第一滤波数据，将所述第一滤波数据寄存一拍以及寄存两拍后，输出前一拍第一滤波数据以及前两拍第一滤波数据，第二个滤波电路接收所述第一个滤波电路输出的第一滤波数据以及所述移位寄存器输出的前一拍第一滤波数据、前两拍第一滤波数据，输出第二滤波数据，所述第二滤波数据为所述滤波单元输出的滤波数据。
本发明的第三个目的旨在实现一种采用上述时钟数据恢复电路的高速USB时钟数据恢复电路，同时滤除占据一个时钟相位的单个突波以及占据两个时钟相位的单个突波，降低高速USB数据传输的位错率。
本发明的第三个目的由以下技术方案实现：
一种高速USB时钟数据恢复电路，采用上述时钟数据恢复电路，所述过采样单元接收的串行输入数据为高速USB数据。
本发明有益效果：本发明滤波单元将(1，0，1)、(0，1，0)组合中的第二位数据取反，滤除占据一个时钟相位的单个突波，将(1，1，0，0，1，1)、(0，0，1，1，0，0)组合中的第二位数据与第三位数据取反，滤除占据两个时钟相位的单个突波；与此同时，本发明滤波单元滤除靠近跳边沿的突波时，将跳边沿平移，降低跳变沿异常变宽或变窄的风险，降低数据传输的位错率。进一步地，本发明通过第二个滤波电路对第一个滤波电路输出的滤波结果进行第二次滤波，滤除第一个滤波电路未能完全滤除的连续单个突波，降低数据传输的位错率。进一步地，本发明通过数据选择单元在滤波单元输出的滤波数据跳变沿前四个相位时钟处采样，且在跳变沿之后十二个相位时钟处都没有检测到新的跳变沿时，选择上一个采样点的后八个相位时钟处采样，降低由于滤波数据在长时间未跳变时不采样导致漏采样的几率，降低数据传输的位错率。
附图说明
为了更清楚地说明本发明实施例，下面对实施例中所需要使用的附图做简单的介绍。下面描述中的附图仅仅是本发明中的实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1是本发明实施例一提供的时钟数据恢复电路的结构框图；
图2是本发明实施例一提供的过采样单元的电路原理图；
图3是本发明实施例一提供的同步单元的电路原理图；
图4是本发明实施例一提供的第一个滤波电路的结构框图；
图5是本发明实施例一提供的第一个滤波电路的第j1个滤波器的电路原理图；
图6是本发明实施例一提供的第二个滤波电路的结构框图；
图7是本发明实施例一提供的第二个滤波电路的第j1个滤波器的电路原理图；
图8是本发明实施例一提供的边沿检测单元的电路原理图；
图9是本发明实施例一提供的数据选择单元的结构框图；
图10是本发明实施例一提供的数据采样电路的电路原理图；
图11-1、11-2、11-3是本发明实施例一提供的采样有效标识生成电路的电路原理图；
图12是本发明实施例一提供的时钟数据恢复电路的仿真结果图；
图13是本发明实施例三提供的时钟数据恢复电路的结构框图。
具体实施方式
下面结合附图，对本发明进行详细的说明。为了使本发明的目的、技术方案、优点更加清楚明白，以下结合附图及实施例对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例一
如图1所示，一种时钟数据恢复电路，包括过采样单元、同步单元、滤波单元、边沿检测单元、数据选择单元、数据存储单元以及移位寄存器；滤波单元包括两个滤波电路；过采样单元接收串行输入数据DATA_IN以及频率为480MHZ的八相时钟CLK0、CLK1、CLK2、CLK3、CLK4、CLK5、CLK6、CLK7，输出对应于不同相位时钟的当前拍过采样数据SAMPLE_DATA0；同步单元接收时钟CLK0以及过采样单元输出的当前拍过采样数据SAMPLE_DATA0，输出经过同步处理的当前拍同步数据SYNC_DATA0给第一个滤波电路以及移位寄存器，移位寄存器将当前拍同步数据SYNC_DATA0寄存一拍(即滞后一拍)以及寄存两拍(即滞后两拍)后，输出前一拍同步数据SYNC_DATA1以及前两拍同步数据SYNC_DATA2给第一个滤波电路；第一个滤波电路接收当前拍同步数据SYNC_DATA0、前一拍同步数据SYNC_DATA1以及前两拍同步数据SYNC_DATA2，输出经过滤波处理的当前拍第一滤波数据FILT1_DATA0给第二个滤波电路以及移位寄存器，移位寄存器将当前拍第一滤波数据FILT1_DATA0寄存一拍(即滞后一拍)以及寄存两拍(即滞后两拍)后，输出前一拍第一滤波数据FILT1_DATA1以及前两拍第一滤波数据FILT1_DATA2给第二个滤波电路；第二个滤波电路接收当前拍第一滤波数据FILT1_DATA0、前一拍第一滤波数据FILT1_DATA1以及前两拍第一滤波数据FILT1_DATA2，输出经过滤波处理的当前拍第二滤波数据FILT2_DATA0给边沿检测单元以及移位寄存器，移位存器将当前拍第二滤波数据FILT2_DATA0寄存一拍(即滞后一拍)后，输出前一拍第二滤波数据FILT2_DATA1给边沿检测单元以及数据选择单元；边沿检测单元接收当前拍第二滤波数据FILT2_DATA0以及前一拍第二滤波数据FILT2_DATA1，输出当前拍边沿检测数据EDGE_DATA0给数据选择单元以及移位寄存器，移位寄存器将当前拍边沿检测数据EDGE_DATA0寄存一拍(即滞后一拍)以及寄存两拍(即滞后两拍)后，输出前一拍边沿检测数据EDGE_DATA1以及前两拍边沿检测数据EDGE_DATA2给数据选择单元；数据选择单元接收当前拍边沿检测数据EDGE_DATA0、前一拍边沿检测数据EDGE_DATA1、前两拍边沿检测数据EDGE_DATA2以及前一拍第二滤波数据FILT2_DATA1后，输出前一拍第二滤波数据FILT2_DATA1的高位采样数据DATA_H1、前一拍第二滤波数据FILT2_DATA1的低位采样数据DATA_L1、前一拍第二滤波数据FILT2_DATA1的高位采样有效标识VALID_H1以及前一拍第二滤波数据FILT2_DATA1的低位采样有效标识VALID_L1给数据存储单元；数据存储单元根据数据选择单元输出的高位采样数据DATA_H1、低位采样数据DATA_L1、高位采样有效标识VALID_H1以及低位采样有效标识VALID_L1，输出采样有效数据DATA OUT。
在本实施例中，当前拍数据X_DATA0、前一拍数据X_DATA1以及前两拍数据X_DATA2均包括……X_DATA_N-1[7：0]、X_DATA_N[7：0]、X_DATA_N+1[7：0]……，只是时序不同，当前拍数据X_DATA0、前一拍数据X_DATA1以及前两拍数据X_DATA2同一时间分别输出相邻三拍八位数据X_DATA_i1+1[7：0]、X_DATA_i1[7：0]、X_DATA_i1-1[7：0]给下一级电路；X_DATA_i1[7：0]包括X_DATA_i1[0]、X_DATA_i1[1]、X_DATA_i1[2]、X_DATA_i1[3]、X_DATA_i1[4]、X_DATA_i1[5]、X_DATA_i1[6]、X_DATA_i1[7]；X_DATA_i1+1[7：0]是X_DATA_i1[7：0]后一拍的八位数据，X_DATA_i1-1[7：0]是X_DATA_i1[7：0]前一拍的八位数据，X为SYNC或FILT1或FILT2或EDGE，N为整数，i1＝……N-1、N、N+1……(以下同)。
在本实施例中，相邻三拍八位数据Y_DATA_i1-1[7：0]、Y_DATA_i1[7：0]以及Y_DATA_i1+1[7：0]组成24位数据Y_DATA_ALL_i1[23：0]；Y_DATA_ALL_i1[23：0]包括Y_DATA_ALL_i1[0](即Y_DATA_i1-1[0])、Y_DATA_ALL_i1[1](即Y_DATA_i1-1[1])、Y_DATA_ALL_i1[2](即Y_DATA_i1-1[2])、Y_DATA_ALL_i1[3](即Y_DATA_i1-1[3])、Y_DATA_ALL_i1[4](即Y_DATA_i1-1[4])、Y_DATA_ALL_i1[5](即Y_DATA_i1-1[5])、Y_DATA_ALL_i1[6](即Y_DATA_i1-1[6])、Y_DATA_ALL_i1[7](即Y_DATA_i1-1[7])、Y_DATA_ALL_i1[8](即Y_DATA_i1[0])、Y_DATA_ALL_i1[9](即Y_DATA_i1[1])、Y_DATA_ALL_i1[10](即Y_DATA_i1[2])、Y_DATA_ALL_i1[11](即Y_DATA_i1[3])、Y_DATA_ALL_i1[12](即Y_DATA_i1[4])、Y_DATA_ALL_i1[13](即Y_DATA_i1[5])、Y_DATA_ALL_i1[14](即Y_DATA_i1[6])、Y_DATA_ALL_i1[15](即Y_DATA_i1[7])、Y_DATA_ALL_i1[16](即Y_DATA_i1+1[0])、Y_DATA_ALL_i1[17](即Y_DATA_i1+1[1])、Y_DATA_ALL_i1[18](即Y_DATA_i1+1[2])、Y_DATA_ALL_i1[19](即Y_DATA_i1+1[3])、Y_DATA_ALL_i1[20](即Y_DATA_i1+1[4])、Y_DATA_ALL_i1[21](即Y_DATA_i1+1[5])、Y_DATA_ALL_i1[22](即Y_DATA_i1+1[6])、Y_DATA_ALL_i1[23](即Y_DATA_i1+1[7])，Y为SYNC或FILT1。
在本实施例中，高位采样数据DATA_H1包括……DATA_H_N-1，DATA_H_N、DATA_H_N+1……，DATA_H_i1是从前一拍第二滤波数据FILT2_DATA1中的FILT2_DATA_i1[7：4]采样的一位数据；低位采样数据DATA_L1包括……DATA_L_N-1，DATA_L_N、DATA_L_N+1……，DATA_L_i1是从前一拍第二滤波数据FILT2_DATA1中的FILT2_DATA_i1[3：0]采样的一位数据；高位采样有效标识VALID_H1包括……VALID_H_N-1，VALID_H_N、VALID_H_N+1……，VALID_H_i1用于判定从前一拍第二滤波数据FILT2_DATA1的FILT2_DATA_i1[7：4]中采样的DATA_H_i1是否有效；前一拍低位采样有效标识VALID_L1包括……VALID_L_N-1、VALID_L_N、VALID_L_N+1……，VALID_L_i1用于判定从前一拍第二滤波数据FILT2_DATA1的FILT2_DATA_i1[3：0]中采样的DATA_L_i1是否有效。
在本实施例中，过采样单元接收的串行输入数据是传输速率为480Mbps的USB2.0，是一种高速传输数据，时钟数据恢复电路为高速USB时钟数据恢复电路；过采样单元通过八相时钟CLK0、CLK1、CLK2、CLK3、CLK4、CLK5、CLK6、CLK7对输入数据DATA_IN进行八倍过采样；同步单元通过采样时钟CLK0对当前拍过采样数据进行同步处理；第一个滤波电路通过判断……SYNC_DATA_N-1[7：0]、SYNC_DATA_N[7：0]、SYNC_DATA_N+1[7：0]……中相邻三位同步数据是否符合(1，0，1)或(0，1，0)组合以及相邻六位数据是否符合(1，1，0，0，1，1)或(0，0，1，1，0，0)组合，滤除……SYNC_DATA_N-1[7：0]、SYNC_DATA_N[7：0]、SYNC_DATA_N+1[7：0]……中占据一个相位的单个突波(1，0，1)、(0，1，0)以及占据两个相位的单个突波(1，1，0，0，1，1)、(0，0，1，1，0，0)，如果相邻三位同步数据符合(1，0，1)组合，则将1作为(1，0，1)组合中第二位同步数据的滤波结果输出，如果相邻三位数据符合(0，1，0)组合，则将0作为(0，1，0)组合中第二位同步数据的滤波结果输出，如果相邻六位数据符合(1，1，0，0，1，1)组合，则将1作为(1，1，0，0，1，1)组合中第二位同步数据以及第三位同步数据的滤波结果输出，如果相邻六位数据符合(0，0，1，1，0，0)组合，则将0作为(0，0，1，1，0，0)组合中第二位同步数据以及第三位同步数据的滤波结果输出，否则，将输入的同步数据作为滤波结果输出；第二个滤波电路通过判断……、FILT1_DATA_N-1[7：0]、FILT1_DATA_N[7：0]、FILT1_DATA_N+1[7：0]……中相邻三位第一滤波数据是否符合(1，0，1)或(0，1，0)组合以及相邻六位第一滤波数据是否符合(1，1，0，0，1，1)或(0，0，1，1，0，0)组合，滤除……、FILT1_DATA_N-1[7：0]、FILT1_DATA_N[7：0]、FILT1_DATA_N+1[7：0]……中占据一个相位的突波(1，0，1)、(0，1，0)以及占据两个相位的单个突波(1，1，0，0，1，1)、(0，0，1，1，0，0)，进而滤除第一个滤波电路未能完全滤除的……，SYNC_DATA_N-1[7：0]，SYNC_DATA_N[7：0]，SYNC_DATA_N+1[7：0]……中连续占据一个相位的单个突波(1，0，1，0，1)、(0，1，0，1，0)以及连续占据两个相位的单个突波(1，1，0，0，1，1，0，0，1，1)、(0，0，1，1，0，0，1，1，0，0)，如果相邻三位第一滤波数据符合(1，0，1)组合，则将1作为(1，0，1)组合中第二位第一滤波数据的滤波结果输出，如果相邻三位第一滤波数据符合(0，1，0)组合，则将0作为(0，1，0)组合中第二位第一滤波数据的滤波结果输出，如果相邻六位第一滤波数据符合(1，1，0，0，1，1)组合，则将1作为(1，1，0，0，1，1)组合中第二位第一滤波数据以及第三位第一滤波数据的滤波结果输出，如果相邻六位数据符合(0，0，1，1，0，0)组合，则将0作为(0，0，1，1，0，0)组合中第二位第一滤波数据以及第三位第一滤波数据的滤波结果输出，否则，将输入的第一滤波数据作为滤波结果输出；边沿检测单元通过判断……FILT2_DATA_N-1[7：0]、FILT2_DATA_N[7：0]……中相邻两位第二滤波数据是否相等进行跳变沿检测，如果不相等，将1作为后一位第二滤波数据的边沿检测结果输出，否则，将0作为后一位第二滤波数据的边沿检测结果输出，即当EDGE_DATA_i1[j1]等于1时，FILT2_DATA_i1[j1]发生跳变，当EDGE_DATA_i1[j1]等于0时，FILT2_DATA_i1[j1]未发生跳变，j1＝0、1、2、3、4、5、6、7；数据选择单元通过……EDGE_DATA_N-1[7：0]、EDGE_DATA_N[7：0]、EDGE_DATA_N+1[7：0]……，选择……FILT2_DATA_N-1[7：0]、FILT2_DATA_N[7：0]、FILT2_DATA_N+1[7：0]……跳变沿前四个相位时钟处采样，且在跳变沿之后十二个相位时钟处都没有检测到新的跳变沿时，选择上一个采样点的后八个相位时钟处采样；数据存储单元在高位采样有效标识VALID_H_i1有效时，存储高位DATA_H_i1，在低位采样有效标识VALID_L_i1有效时，存储低位采样数据DATA_L_i1，在高位采样有效标识VALID_H_i1和低位采样有效标识VALID_L_i1均有效时，先存储低位采样数据DATA_L_i1，再存储高位采样数据DATA_H_i1，在高位采样有效标识VALID_H_i1和低位采样有效标识VALID_L_i1均无效时，既不存储高位采样数据DATA_H_i1，也不存储低位采样有效标识VALID_L_i1；数据存储单元每存储八位数据后，输出一个数据DATA_OUT，并输出用于显示输出数据是否有效的数据有效标识DATA_VALID。
在本实施例中，当高位采样有效标识VALID_H_i1等于1时，FILT2_DATA_i1[7：0]高位采样有效；当高位采样有效标识VALID_H_i1等于0时，FILT2_DATA_i1[7：0]高位采样无效；当低位采样有效标识VALID_L_i1等于1时，FILT2_DATA_i1[7：0]低位采样有效；当低位采样有效标识VALID_L_i1等于0时，FILT2_DATA_i1[7：0]低位采样无效；当数据有效标识DATA_VALID等于1时，数据存储单元输出的数据有效；当数据有效标识DATA_VALID等于0时，数据存储单元输出的数据无效。
如图2所示，在本实施例中，过采样单元包括八个第一寄存器RGE1，八个第一寄存器REG1的数据输入端均接收输入数据DATA_IN，复位信号输入端均接收复位信号RST_N，时钟输入端分别接收时钟CLK0、CLK1、CLK2、CLK3、CLK4、CLK5、CLK6、CLK7，输出端分别输出SAMPLE_DATA_i1[0]、SAMPLE_DATA_i1[1]、SAMPLE_DATA_i1[2]、SAMPLE_DATA_i1[3]、SAMPLE_DATA_i1[4]、SAMPLE_DATA_i1[5]、SAMPLE_DATA_i1[6]、SAMPLE_DATA_i1[7]组成SAMPLE_DATA_i1[7：0]，因为i1＝……N-1、N、N+1……，依此类推，过采样单元输出的当前拍过采样数据SAMPLE_DATA0包括……SAMPLE_DATA_N-1[7：0]、SAMPLE_DATA_N[7：0]、SAMPLE_DATA_N+1[7：0]……。
如图3所示，同步单元包括第二寄存器REG2，第二寄存器REG2的数据输入端接收SAMPLE_DATA_i1[7：0]，复位信号输入端接收复位信号RST_N，时钟输入端接收时钟CLK0，输出端输出SYNC_DATA_i1[7：0]，因为i1＝……N-1、N、N+1……，依此类推，同步单元接收当前拍过采样数据SAMPLE_DATAO，输出的当前拍同步数据SYNC_DATAO包括……SYNC_DATA_N-1[7：0]、SYNC_DATA_N[7：0]、SYNC_DATA_N+1[7：0]……。如图4所示，第一个滤波电路包括八个滤波器FILT1_0、FILT1_1、FILT1_2、FILT1_3、FILT1_4、FILT1_5、FILT1_6以及FILT1_7；第j1个滤波器FILT1_j1接收SYNC_DATA_ALL_i1[j1+5]、SYNC_DATA_ALL_i1[j1+6]、SYNC_DATA_ALL_i1[j1+7]、SYNC_DATA_ALL_i1[j1+8]、SYNC_DATA_ALL_i1[j1+9]、SYNC_DATA_ALL_i1[j1+10]、SYNC_DATA_ALL_i1[j1+11]，滤除成为突波的SYNC_DATA_i1[j1]，输出SYNC_DATA_i1[j1]的滤波结果FILT1_DATA_i1[j1]，j1＝0，1，2，3，4，5，6，7，依次类推，八个滤波器FILT1_0、FILT1_1、FILT1_2、FILT1_3、FILT1_4、FILT1_5、FILT1_6、FILT1_7分别滤除成为突波的SYNC_DATA_i1[0]、SYNC_DATA_i1[1]、SYNC_DATA_i1[2]、SYNC_DATA_i1[3]、SYNC_DATA_i1[4]、SYNC_DATA_i1[5]、SYNC_DATA_i1[6]、SYNC_DATA_i1[7]，输出滤波结果FILT1_DATA_i1[0]、FILT1_DATA_i1[1]、FILT1_DATA_i1[2]、FILT1_DATA_i1[3]、FILT1_DATA_i1[4]、FILT1_DATA_i1[5]、FILT1_DATA_i1[6]、FILT1_DATA_i1[7]，FILT1_DATA_i1[0]、FILT1_DATA_i1[1]、FILT1_DATA_i1[2]、FILT1_DATA_i1[3]、FILT1_DATA_i1[4]、FILT1_DATA_i1[5]、FILT1_DATA_i1[6]、FILT1_DATA_i1[7]组成FILT1_DATA_i1[7：0]；由于i1＝……N-1、N、N+1……，依此类推，第一个滤波电路接收当前拍同步数据SYNC_DATA0、前一拍同步数据SYNC_DATA1以及前两拍同步数据SYNC_DATA2，输出的当前拍第一滤波数据包括……FILT1_DATA_N-1[7：0]、FILT1_DATA_N[7：0]、FILT1_DATA_N+1[7：0]……。
如图5所示，在本实施例中，第j1个滤波器FILT1_j1包括第一滤波置位信号生成电路、第一滤波复位信号生成电路以及第一三选一选择单元；第一滤波置位信号生成电路包括第一与门AND101、第二与门AND102、第三与门AND103、第一非门NOT101、第二非门NOT102、第三非门NOT103、第四非门NOT104、第五非门NOT105以及第一或门0R101；第一滤波复位信号生成电路包括第四与门AND104、第五与门AND105、第六与门AND106、第六非门NOT106、第七非门NOT107、第八非门NOT108、第九非门NOT109、第十非门NOT110、第十一非门NOT111、第十二非门NOT112、第十三非门NOT113、第十四非门NOT114、第十五非门NOT115以及第二或门OR102；第一三选一选择单元包括第一二选一选择器MUX2101以及第二二选一选择器MUX2102。
在本实施例中，所有二选一选择器的控制原理如下：控制信号输入端sel接收到1时，输出端out选择数据输入端b的数据输出；控制信号输入端sel接收到0时，输出端选择数据输入端a的数据输出。
如图5所示，第一与门AND101包括三个输入端以及一个输出端，两个输入端分别接收SYNC_DATA_ALL_i1[j1+7]、SYNC_DATA_ALL_i1[j1+9]，另一个输入端与第一非门NOT101的输出端连接，第一非门NOT101的输入端接收SYNC_DATA_ALL_i1[j1+9]；第二与门AND102包括六个输入端以及一个输出端，四个输入端分别接收SYNC_DATA_ALL_i1[j1+6]、SYNC_DATA_ALL_i1[j1+7]、SYNC_DATA_ALL_i1[j1+10]以及SYNC_DATA_ALL_i1[j1+11]，另外两个输入端分别与第二非门NOT102的输出端以及第三非门NOT103的输出端连接，第二非门NOT102的输入端与第三非门NOT103的输入端分别接收SYNC_DATA_ALL_i1[j1+8]与SYNC_DATA_ALL_i1[j1+9]；第三与门AND103包括六个输入端以及一个输出端，四个输入端分别接收SYNC_DATA_ALL_i1[j1+5]、SYNC_DATA_ALL_i1[j1+6]、SYNC_DATA_ALL_i1[j1+9]以及SYNC_DATA_ALL_i1[j1+10]，另外两个输入端分别与第四非门NOT104的输出端以及第五非门NOT105的输出端连接，第四非门NOT104的输入端和第五非门NOT105的输入端分别接收SYNC_DATA_ALLi1[j1+7]和SYNC_DATA_ALL_i1[j1+8]；第一与门AND101的输出端、第二与门AND102的输出端以及第三与门AND103的输出端分别与第一或门OR101的三个输入端连接，第一或门OR101的输出端与第一二选一选择器MUX2101的控制信号输入端sel电连接，输出第一滤波置位信号FILT1_SET_i1[j1]给第一二选一选择器MUX2101的控制信号输入端sel，第一二选一选择器MUX2101的数据输入端a与数据输入端b分别接收SYNC_DATA_i1[j1]与1。
如图5所示，第四与门AND104包括三个输入端以及一个输出端，一个输入端接收SYNC_DATA_ALL_i1[j1+8]，另外两个输入端分别与第六非门NOT106的输出端以及第七非门NOT107的输出端连接，第六非门NOT106的输入端与第七非门NOT107的输入端分别接收SYNC_DATA_ALL_i1[j1+7]、SYNC_DATA_ALL_i1[j1+9]；第五与门AND105包括六个输入端以及一个输出端，两个输入端分别接收SYNC_DATA_ALL_i1[j1+8]、SYNC_DATA_ALL_i1[j1+9]，另外四个输入端分别与第八非门NOT108的输出端、第九非门NOT109的输出端、第十非门NOT110的输出端以及第十一非门NOT111的输出端连接，第八非门NOT108的输入端、第九非门NOT109的输入端、第十非门NOT110的输入端以及第十一非门NOT111的输入端分别接收SYNC_DATA_ALL_i1[j1+6]、SYNC_DATA_ALL_i1[j1+7]、SYNC_DATA_ALL_i1[j1+10]以及SYNC_DATA_ALL_i1[j1+11]；第六与门AND106包括六个输入端以及一个输出端，两个输入端接收SYNC_DATA_ALL_i1[j1+7]、SYNC_DATA_ALL_i1[j1+8]，另外四个输入端分别与第十二非门NOT112的输出端、第十三非门NOT113的输出端、第十四非门NOT114的输出端以及第十五非门NOT115的输出端连接，第十二非门NOT112的输入端、第十三非门NOT113的输入端、第十四非门NOT114的输入端以及第十五非门NOT115的输入端分别接收SYNC_DATA_ALL_i1[j1+5]、SYNC_DATA_ALL_i1[j1+6]、SYNC_DATA_ALL_i1[j1+9]以及SYNC_DATA_ALL_i1[j1+10]；第四与门AND104的输出端、第五与门AND105的输出端以及第六与门AND106的输出端分别与第二或门OR102的三个输入端连接，第二或门OR102的输出端与第二二选一选择器MUX2102的控制信号输入端sel电连接，输出第一滤波复位信号FILT1_CLR_i1[j1]给第二二选一选择器MUX2102的控制信号输入端sel，第二二选一选择器MUX2102的数据输入端a与第一二选一选择器MUX2101的输出端out连接，数据输入端b接0，输出端输出SYNC_DATA_i1[j1]的滤波结果FILT1_DATA_i1[j1]。
如图12所示，在本实施例中，第j1个滤波器FILT1_j1滤除成为突波的SYNC_DATA_i1[j1]的工作原理为：当SYNC_DATA_i1[j1]出现情况一、二、三、四、五、六中的一种情况，即SYNC_DATA_i1[j1]符合(1，0，1)、(0，1，0)、(1，1，0，0，1，1)、(0，0，1，1，0，0)组合的突波时，第j1个滤波器FILT1_j1将SYNC_DATA_i1[j1]取反后输出，即滤除成为突波的SYNC_DATA_i1[j1]；当SYNC_DATA_i1[j1]出现情况七，即SYNC_DATA_i1[j1]不为突波时，第j1个滤波器FILT1_j1直接将SYNC_DATA_i1[j1]输出。
情况一：SYNC_DATA_ALL_i1[j1+7]与SYNC_DATA_ALL_i1[j1+9]等于1，SYNC_DATA_ALL_i1[j1+8]等于0，SYNC_DATA_i1[j1]与它的前后位数据组成(1，0，1)突波，第一与门AND101输出1，第一或门OR101输出的第一滤波置位信号FILT1_SET_i1[j1]等于1，第一二选一选择器MUX2101选择1输出，第四与门AND104、第五与门AND105以及第六与门AND106输出0，第二或门OR102输出的第一滤波复位信号FILT1_SET_i1[j1]等于0，第二二选一选择器MUX2102选择第一二选一选择器MUX2101输出的1作为SYNC_DATA_i1[j1]的滤波结果FILT1_DATA_i1[j1]输出，即第j1个滤波器FILT1_j1将原来的SYNC_DATA_i1[j1]从0变成1输出。
情况二：SYNC_DATA_ALL_i1[j1+6]、SYNC_DATA_ALL_i1[j1+7]、SYNC_DATA_ALL_i1[j1+10]、SYNC_DATA_ALL_i1[j1+11]等于1，SYNC_DATA_ALL_i1[j1+8]、SYNC_DATA_ALL_i1[j1+9]等于0，SYNC_DATA_i1[j1]与它的前后位数据组成(1，1，0，0，1，1)突波，第二与门AND102输出1，第一或门OR101输出的第一滤波置位信号FILT1_SET_i1[j1]等于1，第一二选一选择器MUX2101选择1输出，第四与门AND104、第五与门AND105以及第六与门AND106输出0，第二或门OR102输出的第一滤波复位信号FILT1_SET_i1[j1]等于0，第二二选一选择器MUX2102选择第一二选一选择器MUX2101输出的的1作为SYNC_DATA_i1[j1]的滤波结果FILT1_DATA_i1[j1]输出，即第j1个滤波器FILT1_j1将原来的SYNC_DATA_i1[j1]从0变成1输出。
情况三：SYNC_DATA_ALL_i1[j1+5]、SYNC_DATA_ALL_i1[j1+6]、SYNC_DATA_ALL_i1[j1+9]、SYNC_DATA_ALL_i1[j1+10]等于1，SYNC_DATA_ALL_i1[j1+7]、SYNC_DATA_ALL_i1[j1+8]等于0，SYNC_DATA_i1[j1]与它的前后位数据组成(1，1，0，0，1，1)突波，第三与门AND103输出1，第一或门0R101输出的第一滤波置位信号FILT1_SET_i1[j1]等于1，第一二选一选择器MUX2101选择1输出，第四与门AND104、第五与门AND105以及第六与门AND106输出0，第二或门OR102输出的第一滤波复位信号FILT1_SET_i1[j1]等于0，第二二选一选择器MUX2102选择第一二选一选择器MUX2101输出的1作为SYNC_DATA_i1[j1]的滤波结果FILT1_DATA_i1[j1]输出，即第j1个滤波器FILT1_j1将原来的SYNC_DATA_i1[j1]从0变成1输出。
情况四：SYNC_DATA_ALL_i1[j1+7]与SYNC_DATA_ALL_i1[j1+9]等于0，SYNC_DATA_ALL_i1[j1+8]等于1，SYNC_DATA_i1[j1]与它的前后位数据组成(0，1，0)突波，第四与门AND104输出1，第二或门OR102输出的第一滤波置位信号FILT1_SET_i1[j1]等于1，第二二选一选择器MUX2102选择0作为SYNC_DATA_i1[j1]的滤波结果FILT1_DATA_i1[j1]输出，即第j1个滤波器FILT1_j1将原来的SYNC_DATA_i1[j1]从1变成0输出。
情况五：SYNC_DATA_ALL_i1[j1+6]、SYNC_DATA_ALL_i1[j1+7]、SYNC_DATA_ALL_i1[j1+10]、SYNC_DATA_ALL_i1[j1+11]等于0，SYNC_DATA_ALL_i1[j1+8]、SYNCDATA_ALL_i1[j1+9]等于1，SYNC_DATA_i1[j1]与它的前后位数据组成(0，0，1，1，0，0)突波，第五与门AND105输出1，第二或门OR102输出的第一滤波置位信号FILT1_SET_i1[j1]等于1，第二二选一选择器MUX2102选择0作为SYNC_DATA_i1[j1]的滤波结果FILT1_DATA_i1[j1]输出，即第j1个滤波器FILT1_j1将原来的SYNC_DATA_i1[j1]从1变成0输出。
情况六：SYNC_DATA_ALL_i1[j1+5]、SYNC_DATA_ALL_i1[j1+6]、SYNC_DATA_ALL_i1[j1+9]、SYNC_DATA_ALL_i1[j1+10]等于0，SYNC_DATA_ALL_i1[j1+7]、SYNC_DATA_ALL_i1[j1+8]等于1，同步数据SYNC_DATA_i1[j1]与它的前后位数据组成(0，0，1，1，0，0)突波，第二或门OR102输出的第一滤波复位信号FILT1_SET_i1[j1]等于1，第二二选一选择器MUX2102选择0作为SYNC_DATA_i1[j1]的滤波结果FILT1_DATA_i1[j1]输出，即第j1个滤波器FILT1_j1将原来的SYNC_DATA_i1[j1]从1变成0输出。
情况七：SYNC_DATA_N[j1]未出现上述情况一、二、三、四、五、六中的任一种情况，第一与门AND101、第二与门AND102、第三与门AND103、第四与门AND104、第五与门AND105以及第六与门AND106输出均等于0，第一或门OR101输出的第一滤波置位信号FILT1_SET_i1[j1]与第二或门OR102输出的第一滤波复位信号FILT1_SET_i1[j1]均等于0，第一二选一选择器MUX2101选择SYNC_DATA_i1[j1]输出，第二二选一选择器MUX2102选择第一二选一选择器MUX2101输出的SYNC_DATA_i1[j1]作为SYNC_DATA_i1[j1]的滤波结果FILT1_DATA_i1[j1]输出，即第j1个滤波器FILT1_j1直接将SYNC_DATA_i1[j1]输出。
如图6所示，第二个滤波电路包括八个滤波器FILT2_0、FILT2_1、FILT2_2、FILT2_3、FILT2_4、FILT2_5、FILT2_6以及FILT2_7；第j1个滤波器FILT2_j1接收FILT1_DATA_ALL_i1[j1+5]、FILT1_DATA_ALL_i1[j1+6]、FILT1_DATA_ALL_i1[j1+7]、FILT1_DATA_ALL_i1[j1+8]、FILT1_DATA_ALL_i1[j1+9]、FILT1_DATA_ALL_i1[j1+10]、FILT1_DATA_ALL_i1[j1+11]，滤除成为突波的FILT1_DATA_i1[j1]，输出FILT1_DATA_i1[j1]的滤波结果FILT1_DATA_i1[j1]，依次类推，八个滤波器FILT2_0、FILT2_1、FILT2_2、FILT2_3、FILT2_4、FILT2_5、FILT2_6、FILT2_7分别滤除成为突波的FILT1_DATA_i1[0]、FILT1_DATA_i1[1]、FILT1_DATA_i1[2]、FILT1_DATA_i1[3]、FILT1_DATA_i1[4]、FILT1_DATA_i1[5]、FILT1_DATA_i1[6]、FILT1_DATA_i1[7]，输出滤波结果FILT2_DATA_i1[0]、FILT2_DATA_i1[1]、FILT2_DATA_i1[2]、FILT2_DATA_i1[3]、FILT2_DATA_i1[4]、FILT2_DATA_i1[5]、FILT2_DATA_i1[6]、FILT2_DATA_i1[7]，FILT2_DATA_i1[0]、FILT2_DATA_i1[1]、FILT2_DATA_i1[2]、FILT2_DATA_i1[3]、FILT2_DATA_i1[4]、FILT2_DATA_i1[5]、FILT2_DATA_i1[6]、FILT2_DATA_i1[7]组成FILT2_DATA_i1[7：0]；由于i1＝……N-1、N、N+1……，依此类推，第二个滤波电路接收当前拍第一滤波数据FILT1_DATA0、前一拍第一滤波数据FILT1_DATA1以及前两拍第一滤波数据FILT1_DATA2，输出的当前拍第二滤波数据包括……FILT2_DATA_N-1[7：0]、FILT2_DATA_N[7：0]、FILT2_DATA_N+1[7：0]……。
如图7所示，在本实施例中，第j1个滤波器FILT2_j1包括第二滤波置位信号生成电路、第二滤波复位信号生成电路以及第二三选一选择单元；第二滤波置位信号生成电路包括第一与门AND201、第二与门AND202、第三与门AND203、第一非门NOT201、第二非门NOT202、第三非门NOT203、第四非门NOT204、第五非门NOT205以及第一或门OR201；第二滤波复位信号生成电路包括第四与门AND204、第五与门AND205、第六与门AND206、第六非门NOT206、第七非门NOT207、第八非门NOT208、第九非门NOT209、第十非门NOT210、第十一非门NOT211、第十二非门NOT212、第十三非门NOT213、第十四非门NOT214、第十五非门NOT215以及第二或门OR202；第二三选一选择单元包括第一二选一选择器MUX2201以及第二二选一选择器MUX2202。
如图7所示，第一与门AND201包括三个输入端以及一个输出端，两个输入端分别接收FILT1_DATA_ALL_i1[j1+7]、FILT1_DATA_ALL_i1[j1+9]，另一个输入端与第一非门NOT201的输出端连接，第一非门NOT201的输入端接收FILT1_DATA_ALL_i1[j1+9]；第二与门AND202包括六个输入端以及一个输出端，四个输入端分别接收FILT1_DATA_ALL_i1[j1+6]、FILT1_DATA_ALL_i1[j1+7]、FILT1_DATA_ALL_i1[j1+10]以及FILT1_DATA_ALL_i1[j1+11]，另外两个输入端分别与第二非门NOT202的输出端以及第三非门NOT203的输出端连接，第二非门NOT202的输入端与第三非门NOT203的输入端分别接收FILT1_DATA_ALL_i1[j1+8]与FILT1_DATA_ALL_i1[j1+9]；第三与门AND203包括六个输入端以及一个输出端，四个输入端分别接收FILT1_DATA_ALL_i1[j1+5]、FILT1_DATA_ALL_i1[j1+6]、FILT1_DATA_ALL_i1[j1+9]以及FILT1_DATA_ALL_i1[j1+10]，另外两个输入端分别与第四非门NOT204的输出端以及第五非门NOT205的输出端连接，第四非门NOT204的输入端和第五非门NOT205的输入端分别接收FILT1_DATA_ALL i1[j1+7]和FILT1_DATA_ALL i1[j1+8]；第一与门AND201的输出端、第二与门AND202的输出端以及第三与门AND203的输出端分别与第一或门OR201的三个输入端连接，第一或门OR201的输出端与第一二选一选择器MUX2201的控制信号输入端sel电连接，输出第二滤波置位信号FILT2_SET_i1[j1]给第一二选一选择器MUX2201的控制信号输入端sel，第一二选一选择器MUX2201的数据输入端a与数据输入端b分别接收FILT1_DATA_i1[j1]与1。
如图7所示，第四与门AND204包括三个输入端以及一个输出端，一个输入端接收FILT1_DATA_ALL_i1[j1+8]，另外两个输入端分别与第六非门NOT206的输出端以及第七非门NOT207的输出端连接，第六非门NOT206的输入端与第七非门NOT207的输入端分别接收FILT1_DATA_ALL_i1[j1+7]、FILT1_DATA_ALL_i1[j1+9]；第五与门AND205包括六个输入端以及一个输出端，两个输入端分别接收FILT1_DATA_ALL_i1[j1+8]、FILT1_DATA_ALL_i1[j1+9]，另外四个输入端分别与第八非门NOT208的输出端、第九非门NOT209的输出端、第十非门NOT210的输出端以及第十一非门NOT211的输出端连接，第八非门NOT208的输入端、第九非门NOT209的输入端、第十非门NOT210的输入端以及第十一非门NOT211的输入端分别接收FILT1_DATA_ALL_i1[j1+6]、FILT1_DATA_ALL_i1[j1+7]、FILT1_DATA_ALL_i1[j1+10]以及FILT1_DATA_ALL_i1[j1+11]；第六与门AND206包括六个输入端以及一个输出端，两个输入端接收FILT1_DATA_ALL_i1[j1+7]、FILT1_DATA_ALL_i1[j1+8]，另外四个输入端分别与第十二非门NOT212的输出端、第十三非门NOT213的输出端、第十四非门NOT214的输出端以及第十五非门NOT215的输出端连接，第十二非门NOT212的输入端、第十三非门NOT213的输入端、第十四非门NOT214的输入端以及第十五非门NOT215的输入端分别接收FILT1_DATA_ALL_i1[j1+5]、FILT1_DATA_ALL_i1[j1+6]、FILT1_DATA_ALL_i1[j1+9]以及FILT1_DATA_ALL_i1[j1+10]；第四与门AND204的输出端、第五与门AND205的输出端以及第六与门AND206的输出端分别与第二或门OR202的三个输入端连接，第二或门OR202的输出端与第二二选一选择器MUX2202的控制信号输入端sel电连接，输出第二滤波复位信号FILT1_CLR_i1[j1]给第二二选一选择器MUX2202的控制信号输入端sel，第二二选一选择器MUX2202的数据输入端a与第一二选一选择器MUX2201的输出端out连接，数据输入端b接0，输出端输出FILT1_DATA_i1[j1]的滤波结果FILT2_DATA_i1[j1]。
如图12所示，在本实施例中，第j1个滤波器FILT2_j1滤除成为突波的FILT1_DATA_i1[j1]的工作原理为：当FILT1_DATA_i1[j1]出现情况一、二、三、四、五、六中的一种情况，即FILT1_DATA_i1[j1]符合(1，0，1)、(0，1，0)，(1，1，0，0，1，1)、(0，0，1，1，0，0)组合的突波，SYNC_DATA_i1[j1]为连续突波时，第j1个滤波器FILT1_j1将FILT1_DATA_i1[j1]取反后输出，即滤除成为突波的FILT1_DATA_i1[j1]；当FILT1_DATA_i1[j1]出现情况七，即FILT1_DATA_i1[j1]不为突波，SYNC_DATA_i1[j1]为单个突波时，第j1个滤波器FILT2_j1直接将FILT1_DATA_i1[j1]输出。
情况一：FILT1_DATA_ALL_i1[j1+7]与FILT1_DATA_ALL_i1[j1+9]等于1，FILT1_DATA_ALL_i1[j1+8]等于0，FILT1_DATA_i1[j1]与它的前后位数据组成(1，0，1)突波，第一与门AND201输出1，第一或门OR201输出的第二滤波置位信号FILT2_SET_i1[j1]等于1，第一二选一选择器MUX2201选择1输出，第四与门AND204、第五与门AND205以及第六与门AND206输出0，第二或门OR202输出的第二滤波复位信号FILT2_SET_i1[j1]等于0，第二二选一选择器MUX2202选择第一二选一选择器MUX2201输出的1作为FILT1_DATA_i1[j1]的滤波结果FILT2_DATA_i1[j1]输出，即第j1个滤波器FILT2_j1将原来的FILT1_DATA_i1[j1]从0变成1输出。
情况二：FILT1_DATA_ALL_i1[j1+6]、FILT1_DATA_ALL_i1[j1+7]、FILT1_DATA_ALL_i1[j1+10]、FILT1_DATA_ALL_i1[j1+11]等于1，FILT1_DATA_ALL_i1[j1+8]、FILT1_DATA_ALL_i1[j1+9]等于0，FILT1_DATA_i1[j1]与它的前后位数据组成(1，1，0，0，1，1)突波，第二与门AND202输出1，第一或门OR201输出的第一滤波置位信号FILT1_SET_i1[j1]等于1，第一二选一选择器MUX2201选择1输出，第四与门AND204、第五与门AND205以及第六与门AND206输出0，第二或门OR202输出的第一滤波复位信号FILT2_SET_i1[j1]等于0，第二二选一选择器MUX2202选择第一二选一选择器MUX2201输出的的1作为FILT1_DATA_i1[j1]的滤波结果FILT2_DATA_i1[j1]输出，即第j1个滤波器FILT2_j1将原来的FILT1_DATA_i1[j1]从0变成1输出。
情况三：FILT1_DATA_ALL_i1[j1+5]、FILT1_DATA_ALL_i1[j1+6]、FILT1_DATA_ALL_i1[j1+9]、FILT1_DATA_ALL_i1[j1+10]等于1，FILT1_DATA_ALL_i1[j1+7]、FILT1_DATA_ALL_i1[j1+8]等于0，FILT1_DATA_i1[j1]与它的前后位数据组成(1，1，0，0，1，1)突波，第三与门AND203输出1，第一或门OR201输出的第二滤波置位信号FILT2_SET_i1[j1]等于1，第一二选一选择器MUX2201选择1输出，第四与门AND204、第五与门AND205以及第六与门AND206输出0，第二或门OR202输出的第二滤波复位信号FILT2_SET_i1[j1]等于0，第二二选一选择器MUX2202选择第一二选一选择器MUX2201输出的1作为FILT1_DATA_i1[j1]的滤波结果FILT2_DATA_i1[j1]输出，即第j1个滤波器FILT2_j1将原来的FILT1_DATA_i1[j1]从0变成1输出。
情况四：FILT1_DATA_ALL_i1[j1+7]与FILT1_DATA_ALL_i1[j1+9]等于0，FILT1_DATA_ALL_i1[j1+8]等于1，FILT1_DATA_i1[j1]与它的前后位数据组成(0，1，0)突波，第四与门AND204输出1，第二或门OR202输出的第二滤波置位信号FILT2_SET_i1[j1]等于1，第二二选一选择器MUX2202选择0作为FILT1_DATA_i1[j1]的滤波结果FILT2_DATA_i1[j1]输出，即第j1个滤波器FILT2_j1将原来的FILT1_DATA_i1[j1]从1变成0输出。
情况五：FILT1_DATA_ALL_i1[j1+6]、FILT1_DATA_ALL_i1[j1+7]、FILT1_DATA_ALL_i1[j1+10]、FILT1_DATA_ALL_i1[j1+11]等于0，FILT1_DATA_ALL_i1[j1+8]、FILT1_DATA_ALL_i1[j1+9]等于1，FILT1_DATA_i1[j1]与它的前后位数据组成(0，0，1，1，0，0)突波，第五与门AND205输出1，第二或门OR202输出的第二滤波置位信号FILT2_SET_i1[j1]等于1，第二二选一选择器MUX2202选择0作为FILT1_DATA_i1[j1]的滤波结果FILT2_DATA_i1[j1]输出，即第j1个滤波器FILT2_j1将原来的FILT1_DATA_i1[j1]从1变成0输出。
情况六：FILT1_DATA_ALL_i1[j1+5]、FILT1_DATA_ALL_i1[j1+6]、FILT1_DATA_ALL_i1[j1+9]、FILT1_DATA_ALL_i1[j1+10]等于0，FILT1_DATA_ALL_i1[j1+7]、FILT1_DATA_ALL_i1[j1+8]等于1，FILT1_DATA_i1[j1]与它的前后位数据组成(0，0，1，1，0，0)突波，第二或门OR202输出的第二滤波复位信号FILT2_SET_i1[j1]等于1，第二二选一选择器MUX2202选择0作为FILT1_DATA_i1[j1]的滤波结果FILT2_DATA_i1[j1]输出，即第j1个滤波器FILT2_j1将原来的FILT1_DATA_i1[j1]从1变成0输出。
情况七：FILT1_DATA_N[j1]未出现上述情况一、二、三、四、五、六中的任一种情况，第一与门AND201、第二与门AND202、第三与门AND203、第四与门AND204、第五与门AND205以及第六与门AND206输出均等于0，第一或门OR201输出的第二滤波置位信号FILT2_SET_i1[j1]与第二或门OR202输出的第二滤波复位信号FILT2_SET_i1[j1]均等于0，第一二选一选择器MUX2201选择FILT1_DATA_i1[j1]输出，第二二选一选择器MUX2202选择第一二选一选择器MUX2201输出的FILT1_DATA_i1[j1]作为FILT1_DATA_i1[j1]的滤波结果FILT2_DATA_i1[j1]输出，即第j1个滤波器FILT2_j1直接将FILT1_DATA_i1[j1]输出。
如图8所示，边沿检测单元包括第一异或门XOR1、第二异或门XOR2、第三异或门XOR3、第四异或门XOR4、第五异或门XOR5、第六异或门XOR6、第七异或门XOR7以及第八异或门XOR8；第一异或门XOR1的两个输入端分别接收FILT2_DATA_i1-1[7]、FILT2_DATA_i1[0]，输出端输出EDGE_DATA_i1[0]；第二异或门XOR2的两个输入端分别接收FILT2_DATA_i1[0]、FILT2_DATA_i1[1]，输出端输出EDGE_DATA_i1[1]；第三异或门XOR3的两个输入端分别接收FILT2_DATA_i1[1]、FILT2_DATA_i1[2]，输出端输出EDGE_DATA_i1[2]；第四异或门XOR4的两个输入端分别接收FILT2_DATA_i1[2]、FILT2_DATA_i1[3]，输出端输出EDGE_DATA_i1[3]；第五异或门XOR5的两个输入端分别接收FILT2_DATA_i1[3]、FILT2_DATA_i1[4]，输出端输出EDGE_DATA_i1[4]；第六异或门XOR6的两个输入端分别接收FILT2_DATA_i1[4]、FILT2_DATA_i1[5]，输出端输出EDGE_DATA_i1[5]；第七异或门XOR7的两个输入端分别接收FILT2_DATA_i1[5]、FILT2_DATA_i1[6]，输出端输出EDGE_DATA_i1[6]；第八异或门XOR8的两个输入端分别接收FILT2_DATA_i1[6]、FILT2_DATA_i1[7]，输出端输出EDGE_DATA_i1[7]；EDGE_DATA_i1[0]、EDGE_DATA_i1[1]、EDGE_DATA_i1[2]、EDGE_DATA_i1[3]、EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]组成八位边沿检测数据EDGE_DATA_i1[7：0]，由于i1＝……N-1、N、N+1……，依此类推，边沿检测单元接收当前拍第一滤波数据FILT1_DATA0、前一拍第一滤波数据FILT1_DATA1，输出的当前拍边沿检测数据EDGE_DATA0包括……EDGE_DATA_N-1[7：0]、EDGE_DATA_N[7：0]、EDGE_DATA_N+1[7：0]……。
如图9所示，在本实施例中，数据选择单元包括数据采样电路以及有效标识生成电路；数据采样电路包括高位采样电路以及低位采样电路；有效标识生成电路包括高位采样有效标识生成电路以及低位采样有效标识生成电路；高位采样电路接收FILT2_DATA_i1[7：0]以及EDGE_DATA_i1+1[3：0]，根据EDGE_DATA_i1+1[3：0]对FILT2_DATA_i1[7：0]进行高位采样，输出FILT2_DATA_i1[7：0]的高位采样数据DATA_H_i1；低位采样电路接收FILT2_DATA_i1[7：0]以及EDGE_DATA_i1[7：4]，根据EDGE_DATA_i1[7：4]对FILT2_DATA_i1[7：0]进行低位采样，输出FILT2_DATA_i1[7：0]的低位采样数据DATA_L_i1；高位采样有效标识生成电路接收EDGE_DATA_i1+1[7：0]、EDGE_DATA_i1[7：0]以及EDGE_DATA_i1-1[7：4]，判断FILT2_DATA_i1[7：0]是否高位采样有效，输出FILT2_DATA_i1[7：0]的高位采样有效标识VALID_H_i1；低位采样有效标识生成电路接收EDGE_DATA_i1+1[3：0]、EDGE_DATA_i1[7：0]以及EDGE_DATA_i1-1[7：4]，判断FILT2_DATA_i1[7：0]是否低位采样有效，输出FILT2_DATA_i1[7：0]的低位采样有效标识VALID_H_i1；由于i1＝……N-1、N、N+1……，依此类推，高位采样电路输出的高位采样数据包括……DATA_H_N-1、DATA_H_N[7：0]、DATA_H_N+1[7：0]……，低位采样电路输出的低位采样数据包括……DATA_L_N-1、DATA_L_N[7：0]、DATA_L_N+1[7：0]……，高位采样有效标识生成电路输出的高位采样有效标识包括……VALID_H_N-1、VALID_H_N[7：0]、VALID_H_N+1[7：0]……，低位采样有效标识生成电路输出的低位采样有效标识包括……VALID_L_N-1、VALID_L_N[7：0]、VALID_L_N+1[7：0]……。
如图9所示，在本实施例中，高位采样电路包括高位采样地址生成电路与第一八选一选择器MUX81，低位采样电路包括低位采样地址生成电路以及第二八选一选择器MUX82；高位采样地址生成电路接收EDGE_DATA_i1+1[3：0]，根据EDGE_DATA_i1+1[3：0]选择FILT2_DATA_i1[7：0]的高位采样地址ADR_H_i1；第一八选一选择器MUX81的数据输入端接收FILT2_DATA_i1[7：0]，控制信号输入端接收高位采样地址生成电路输出的高位采样地址ADR_H_i1，在高位采样地址ADR_H_i1的控制下选择FILT2_DATA_i1[7：4]中的对应数据作为FILT2_DATA_i1[7：0]的高位采样数据DATA_H_i1输出；低位采样地址生成电路的数据输入端接收EDGE_DATA_i1[7：4]，根据EDGE_DATA_i1[7：4]选择FILT2_DATA_i1[7：0]的低位采样地址ADR_L_i1；第二八选一选择器MUX82的数据输入端接收FILT2_DATA_i1[7：0]，控制信号输入端接收低位采样地址生成电路输出的低位采样地址ADR_L_i1，在低位采样地址ADR_L_i1的控制下选择FILT2_DATA_i1[3：0]中的相应数据作为FILT2_DATA_i1[7：0]的低位采样数据DATA_L_i1输出。
在本实施例中，当前拍边沿检测数据EDGE_DATAO与当前拍第二滤波数据FILT2_DATAO同步，前一拍边沿检测数据EDGE_DATA1与前一拍第二滤波数据FILT2_DATA1同步；数据选择单元在前一拍第二滤波数据FILT2_DATA1跳变沿前四个相位时钟处采样，且在跳变沿之后十二个相位时钟处都没有检测到新的跳变沿时，选择上一个采样点的后八个相位时钟处采样的的工作原理如下：
如果EDGE_DATA_i1+1[j21](j21＝0，1，2，3)等于1，即FILT2_DATA_i1+1[j21]发生了跳变，即FILT2_DATA_i1[7：4]的后四个相位时钟有发生跳变，高位采样地址生成电路选择j21m+4(j21m是符合EDGE_DATA_i1-1[j21]等于1的j21的最大值)作为高位采样地址ADR_H_i1，第一八选一选择器MUX81的控制信号输入端接收到j21m+4后，选择FILT2_DATA_i1[j21m+4]作为FILT_DATA_i1[7：0]的高位采样数据DATA_H_i1输出，即，高位采样地址生成电路选择FILT2_DATA_i1-1[j21]最后跳变沿前四个相位时钟处作为FILT_DATA_i1[7：0]的高位采样点，FILT2_DATA_i1[j21m+4]属于FILT_DATA_i1[7：0]的高位数据(即FILT_DATA_i1[7：4]中的数据)，否则，高位采样地址生成电路根据EDGE_DATA_i1[j22](j22＝0，1，2，3)进行选择，如果EDGE_DATA_i1[j22]等于1，高位采样地址生成电路选择j22m+4(j22m是符合EDGE_DATA_i1[j22]等于1的j22的最大值)作为高位采样地址ADR_H_i1，第一八选一选择器MUX81的控制信号输入端接收到j22m+4后，选择FILT2_DATA_i1[j22m+4]作为FILT2_DATA_i1[7：0]的高位采样数据DATA_H_i1输出，依此类推，即高位采样地址生成电路在FILT2_DATA_i1[7：4]的后四个相位时钟未发生跳变时，选择上一个采样点的后八个相位时钟处为下一个采样点，即在跳变沿之后十二个相位时钟处都没有检测到新的跳变沿时，高位采样电路选择上一个采样点的后八个相位时钟处采样；
如果(1)EDGE_DATA_i1+1[j21]等于1，即FILT2_DATA_i1+1[3：0]中发生了跳变，即FILT2_DATA_i1[7：0]的采样点在FILT2_DATA_i1[7：4]，或，(2)EDGE_DATA_i1[j41]等于1(j41＝0，1，2，3，即FILT2_DATA_i1[3：0]中发生了跳变，即FILT2_DATA_i1-1[7：0]的采样点在FILT2_DATA_i1-1[7：4])，且EDGE_DATA_i1[7：4]均等于0(即FILT2_DATA_i1[7：4]均未发生跳变)，且EDGE_DATA_i1+1[j41+4：0]均等于0，即FILT2_DATA_i1[3：0]最后跳变之后的十二个相位时钟之内均未再发生跳变，高位采样有效标识电路输出的FILT2_DATA_i1[7：0]的高位采样有效标识VALID_DATA_i1就均有效，即，FILT2_DATA_i1+1[3：0]发生跳变，或，FILT_DATA_i1[3：0]发生了跳变后十二个相位时钟未出现新的跳变，FILT2_DATA_i1[7：0]均高位采样有效，结合高位采样地址生成电路在FILT2_DATA_i1+1[3：0]发生跳变时，选择跳变沿前四个时钟相位处j21m+4作为FILT2_DATA_i1[7：0]的高位采样地址ADR_H_i1，以及，高位采样地址生成电路在FILT2_DATA_i1+1[3：0]未发生跳变时，选择上一个采样点的后八个相位时钟处为下一个采样点，可知，数据存储单元在FILT2_DATA_i1+1[3：0]发生跳变时，输出跳变沿前四个时钟相位处的数据FILT2_DATA_i1[j21m+4]作为FILT2_DATA_i1[7：0]的高位采样数据，在FILT_DATA_i1[3：0]发生了跳变后十二个相位时钟未出现新的跳变时，输出上一个采样点后八个相位时钟处的数据FILT2_DATA_i1[j22m+4]作为FILT2_DATA_i1[7：0]的高位采样数据；
如果EDGE_DATA_i1[j31]等于1(j31＝4，5，6，7)，即FILT2_DATA_i1[j31]发生了跳变，即FILT2_DATA_i1[7：0]的采样点在FILT2_DATA_i1[3：0]，低位采样地址生成电路选择j31m-4(j31m是符合EDGE_DATA_i1-1[j31]等于1的j31的最大值)作为FILT2_DATA_i1[7：0]的低位采样地址ADR_L_i1，第二八选一选择器MUX82的控制信号输入端接收到j31m-4后，选择FILT_DATA_i1[j31m-4]作为FILT2_DATA_i1[7：0]的低位采样数据输出，即，低位采样地址生成电路选择FILT2_DATA_i1[7：4]最后跳变沿前四个相位时钟处作为FILT_DATA_i1[7：0]的低位采样点，FILT2_DATA_i1[j31m-4]属于FILT_DATA_i1[7：0]的低位数据(即FILT_DATA_i1[3：0]中的数据)，否则，低位采样电路根据EDGE_DATA_i1-1[j32]进行选择，如果EDGE_DATA_i1-1[j32]等于1(j32＝4，5，6，7)，低位采样电路选择j32m-4(j32m是符合EDGE_DATA_i1-1[j32]等于1的j32的最大值)作为FILT2_DATA_i1[7：0]的低位采样地址ADR_L_i1，第二八选一选择器MUX82的控制信号输入端接收到j32m-4后，选择FILT_DATA_i1[j32m-4]作为FILT2_DATA_i1[7：0]的低位采样数据输出，依此类推，即低位采样地址生成电路在FILT2_DATA_i1[7：4]未发生跳变时，选择上一个采样点的后八个相位时钟处为下一个采样点，即在跳变沿之后十二个相位时钟处都没有检测到新的跳变沿时，低位采样电路选择上一个采样点的后八个相位时钟处采样；
如果(1)EDGE_DATA_i1[j31]等于1，即FILT2_DATA_i1[7：4]发生了跳变，即FILT2_DATA_i1[7：0]的采样点在FILT2_DATA_i1[3：0]，或，(2)EDGE_DATA_i1-1[j42]等于1(j42＝4，5，6，7，即FILT2_DATA_i1-1[7：4]发生了跳变，FILT2_DATA_i1-1[7：0]的采样点在FILT2_DATA_i1-1[3：0])，且EDGE_DATA_i1[7：0]均等于0(即EDGE_DATA_i1[7：0]均未发生跳变)，且EDGE_DATA_i1+1[j42：0]均等于，即FILT_DATA_i1-1[7：4]最后跳变之后的十二个相位时钟之内均未再发生跳变，低位采样有效标识电路输出的低位采样有效标识VALID_DATA_i1均有效，即，如果FILT2_DATA_i1[7：4]发生跳变，或，FILT_DATA_i1-1[7：4]发生了跳变后十二个相位时钟未出现新的跳变，FILT2_DATA_i1[7：0]均低位采样有效，结合低位采样地址生成电路在FILT2_DATA_i1[7：4]发生跳变时，选择跳变沿前四个时钟相位处j31m+4作为低位采样地址ADR_L_i1，以及，低位采样地址生成电路在FILT2_DATA_i1[7：4]未发生跳变时，选择上一个采样点的后八个相位时钟处为下一个采样点，可知，数据存储单元在FILT2_DATA_i1[7：4]的后四个相位时钟发生跳变时，输出跳变沿前四个时钟相位处的数据FILT2_DATA_i1[j31m-4]作为FILT2_DATA_i1[7：0]的低位采样数据，在FILT_DATA_i1-1[7：4]发生了跳变后十二个相位时钟未出现新的跳变时，输出上一个采样点后八个相位时钟处的数据FILT2_DATA_i1[j32m-4]作为FILT2_DATA_i1[7：0]的低位采样数据。
如图10所示，在本实施例中，高位采样地址生成电路包括第三二选一选择器MUX203、第四二选一选择器MUX204、第五二选一选择器MUX205、第六二选一选择器MUX206以及第三寄存器REG3；第三二选一选择器MUX203的控制信号输入端sel接收EDGE_DATA_i1+1[0]，数据输入端a接收第三寄存器REG3反馈的前一拍数据FILT2_DATA_i1-1[7：0]的高位采样地址ADR_H_i1-1，数据输入端b接收4，输出端与第四二选一选择器MUX204的数据输入端a连接；第四二选一选择器MUX204的控制信号输入端接收EDGE_DATA_i1+1[1]，数据输入端b接收5，输出端与第五二选一选择器MUX205的数据输入端a连接；第五二选一选择器MUX205的控制信号输入端接收EDGE_DATA_i1+1[2]，数据输入端b接收6，输出端与第六二选一选择器MUX206的数据输入端a连接；第六二选一选择器MUX206的控制信号输入端接收EDGE_DATA_i1+1[3]，数据输入端b接收7，输出端输出FILT2_DATA_i1[7：0]的高位采样地址ADR_H_i1，并将FILT2_DATA_i1[7：0]的高位采样地址ADR_H_i1发送给第三寄存器REG3，由于i1＝……N-1、N、N+1……，依此类推，可知，高位采样地址生成电路接收……EDGE_DATA_N-1[3：0]、EDGE_DATA_N+1[3：0]、EDGE_DATA_N+1[3：0]……，输出给第三寄存器REG3的高位采样地址ADR_H包括……ADR_H_N-1、ADR_H_N、ADR_H_N+1……，第三寄存器REG3将……ADR_H_N-1、ADR_H_N、ADR_H_N+1……寄存一拍(即滞后一拍)后，输出前一拍高位采样地址给第三二选一选择器MUX203，第三寄存器REG3将高位采样地址ADR_H_i1反馈给第三二选一选择器MUX203的数据输入端a，作为生成后一拍第二滤波数据FILT2_DATA_i1+1[7：0]的高位采样地址ADR_H_i1+1的输入值。
如图10所示，低位采样地址生成电路包括第七二选一选择器MUX207、第八二选一选择器MUX208、第九二选一选择器MUX209、第十二选一选择器MUX210以及第四寄存器REG4；第七二选一选择器MUX207的控制信号输入端sel接收EDGE_DATA_i1[4]，数据输入端a接收第四寄存器REG4反馈的前一拍数据FILT2_DATA_i1-1[7：0]的低位采样地址ADR_L_i1-1，数据输入端b接收0，输出端与第八二选一选择器MUX208的数据输入端a连接；第八二选一选择器MUX208的控制信号输入端接收EDGE_DATA_i1[5]，数据输入端b接收1，输出端与第九二选一选择器MUX209的数据输入端a连接；第九二选一选择器MUX209的控制信号输入端接收EDGE_DATA_i1[6]，数据输入端b接收2，输出端与第十二选一选择器MUX210的数据输入端a连接；第十二选一选择器MUX210的控制信号输入端接收EDGE_DATA_i1[7]，数据输入端b接收3，输出端输出FILT2_DATA_i1[7：0]的低位采样地址ADR_L_i1，并将FILT2_DATA_i1[7：0]的低位采样地址ADR_L_i1发送给第四寄存器REG4，由于i1＝……N-1、N、N+1……，依此类推，可知，低位采样地址生成电路接收……EDGE_DATA_N-1[7：4]、EDGE_DATA_N+1[7：4]、EDGE_DATA_N+1[7：4]……，输出给第四寄存器REG4的低位采样地址ADR_L包括……ADR_L_N-1、ADR_L_N、ADR_L_N+1……，第四寄存器REG4将……ADR_L_N-1、ADR_L_N、ADR_L_N+1……寄存一拍(即滞后一拍)后，输出前一拍低位采样地址给第七二选一选择器MUX207，第四寄存器REG4将低位采样地址反馈给第七二选一选择器MUX207的数据输入端a，作为生成后一拍数据FILT2_DATA_i1+1[7：0]的低位采样地址ADR_i1_i1+1的输入值。
在本实施例中，由于第一个滤波电路以及第二个滤波电路滤除了……SYNC_DATA_N-1[7：0]、SYNC_DATA_N[7：0]、SYNC_DATA_N+1[7：0]……中的单个以及连续突波，……FILT2_DATA_N-1[7：0]、FILT2_DATA_N[7：0]、FILT2_DATA_N+1[7：0]……中连续四个时钟相位最多出现一次跳变，即EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]中最多有一个数值为1，即j21m等于符合EDGE_DATA_i1+1[j21]＝1的j21；EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]中最多有一个数值为1，即j31m等于符合EDGE_DATA_i1[j31]＝1的j31，EDGE_DATA_i1[0]、EDGE_DATA_i1[1]、EDGE_DATA_i1[2]、EDGE_DATA_i1[3]中最多有一个数值为1，EDGE_DATA_i1-1[4]、EDGE_DATA_i1-1[5]、EDGE_DATA_i1-1[6]、EDGE_DATA_i1-1[7]中最多有一个数值为1。
在本实施例中，高位采样地址生成电路的工作原理如下：当EDGE_DATA_i1+1[0]等于1，EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]均等于0，即FILT2_DATA_i1+1[0]发生跳变，FILT2_DATA_i1+1[1]、FILT2_DATA_i1+1[2]、FILT2_DATA_i1+1[3]未发生跳变时，第五二选一选择器MUX205选择4输出，第四二选一选择器MUX204选择第五二选一选择器MUX205输出的4输出，依此类推，第五二选一选择器MUX205选择第四二选一选择器MUX204输出的4输出，第六二选一选择器MUX206选择第五二选一选择器MUX205输出的4作为第二滤波数据FILT2_DATA_i1[7：0]的高位采样地址ADR_H_i1输出；第一八选一选择器MUX81的控制信号输入端sel接收到4后，选择FILT2_DATA_i1[4]作为FILT2_DATA_i1[7：0]的高位采样数据DATA_H_i1输出，FILT2_DATA_i1[4]位于FILT2_DATA_i1+1[0]前四个相位处；依此类推，当EDGE_DATA_i1+1[1]等于1，EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]均等于0时，第六二选一选择器MUX206选择5作为第二滤波数据FILT2_DATA_i1[7：0]的高位采样地址ADR_H_i1输出；第一八选一选择器MUX81的控制信号输入端sel接收到5后，选择FILT2_DATA_i1[5]作为FILT2_DATA_i1[7：0]的高位采样数据DATA_H_i1输出，FILT2_DATA_i1[5]位于FILT2_DATA_i1+1[1]前四个相位处；依此类推，当EDGE_DATA_i1+1[2]等于1，EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[3]均等于0时，第六二选一选择器MUX206选择6作为第二滤波数据FILT2_DATA_i1[7：0]的高位采样地址ADR_H_i1输出；第一八选一选择器MUX81的控制信号输入端sel接收到6后，选择FILT2_DATA_i1[6]作为FILT2_DATA_i1[7：0]的高位采样数据DATA_H_i1输出，FILT2_DATA_i1[6]位于FILT2_DATA_i1+1[2]前四个相位处；依此类推，当EDGE_DATA_i1+1[3]等于1，EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]均等于0时，第六二选一选择器MUX206选择7作为第二滤波数据FILT2_DATA_i1[7：0]的高位采样地址ADR_H_i1输出；第一八选一选择器MUX81的控制信号输入端sel接收到7后，选择FILT2_DATA_i1[7]作为FILT2_DATA_i1[7：0]的高位采样数据DATA_H_i1输出，FILT2_DATA_i1[7]位于FILT2_DATA_i1+1[3]前四个相位处；当EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]均等于0时，第六二选一选择器MUX206选择FILT2_DATA_i1-1[7：0]的高位采样地址ADR_H_i1-1作为FILT2_DATA_i1[7：0]的高位采样地址ADR_H_i1输出。
在本实施例中，低位采样地址生成电路的工作原理如下：当EDGE_DATA_i1[4]等于1，EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]均等于0，即FILT2_DATA_i1[4]发生跳变，FILT2_DATA_i1[5]、FILT2_DATA_i1[6]、FILT2_DATA_i1[7]未发生跳变时，第七二选一选择器MUX207选择0输出，第八二选一选择器MUX208选择第七二选一选择器MUX207输出的0输出，依此类推，第九二选一选择器MUX209选择第八二选一选择器MUX208输出的0输出，第十二选一选择器MUX210选择第九二选一选择器MUX209输出的0作为第二滤波数据FILT2_DATA_i1[7：0]的低位采样地址ADR_L_i1输出；第二八选一选择器MUX82的控制信号输入端sel接收到0后，选择FILT2_DATA_i1[0]作为FILT2_DATA_i1[7：0]的低位采样数据DATA_L_i1输出，FILT2_DATA_i1[0]位于FILT2_DATA_i1[4]前四个相位处；依此类推，当EDGE_DATA_i1[5]等于1，EDGE_DATA_i1[4]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]均等于0时，第十二选一选择器MUX210选择1作为第二滤波数据FILT2_DATA_i1[7：0]的低位采样地址ADR_L_i1输出；第二八选一选择器MUX82的控制信号输入端sel接收到1后，选择FILT2_DATA_i1[1]作为FILT2_DATA_i1[7：0]的低位采样数据DATA_L_i1输出，FILT2_DATA_i1[1]位于FILT2_DATA_i1[5]前四个相位处；当EDGE_DATA_i1[6]等于1，EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[7]均等于0时，第十二选一选择器MUX210选择2作为第二滤波数据FILT2_DATA_i1[7：0]的低位采样地址ADR_L_i1输出；第二八选一选择器MUX82的控制信号输入端sel接收到2后，选择FILT2_DATA_i1[2]作为FILT2_DATA_i1[7：0]的低位采样数据DATA_L_i1输出，FILT2_DATA_i1[2]位于FILT2_DATA_i1[6]前四个相位处；当EDGE_DATA_i1[7]等于1，EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]均等于0，第十二选一选择器MUX210选择3作为第二滤波数据FILT2_DATA_i1[7：0]的低位采样地址ADR_L_i1输出；第二八选一选择器MUX82的控制信号输入端sel接收到3后，选择FILT2_DATA_i1[3]作为FILT2_DATA_i1[7：0]的低位采样数据DATA_L_i1输出，FILT2_DATA_i1[3]位于FILT2_DATA_i1[7]前四个相位处；当EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]均等于0时，第六二选一选择器MUX206选择FILT2_DATA_i1-1[7：0]的低位采样地址ADR_H_i1-1作为FILT2_DATA_i1[7：0]的低位采样地址ADR_H_i1输出。
如图11-1、11-2、11-3所示，有效标识生成电路包括第十一二选一选择器MUX211、第十二二选一选择器MUX212、第十三二选一选择器MUX213、第十四二选一选择器MUX214、第十五二选一选择器MUX215、第十六二选一选择器MUX216、第十七二选一选择器MUX217、第十八二选一选择器MUX218、第五寄存器REG5、第一数值比较器NC1、第二数值比较器NC2、第三数值比较器NC3、第四数值比较器NC4、第一或非门NOR1、第二或非门NOR2、第三或非门NOR3、第四或非门NOR4、第五或非门NOR5、第七与门AND07、第八与门AND08、第九与门AND09、第十与门AND10、第十一与门AND11、第三或门OR3、第四或门OR4、第五或门OR5、第五数值比较器NC5、第六数值比较器NC6、第七数值比较器NC7、第八数值比较器NC8、第十六非门NOT16、第六或非门NOR6、第七或非门NOR7、第八或非门NOR8、第九或非门NOR9、第十二与门AND12、第十三与门AND13、第十四与门AND14、第十五与门AND15、第十六与门AND16、第六或门OR6、第七或门OR7以及第八或门OR8；第十一二选一选择器MUX211、第十二二选一选择器MUX212、第十三二选一选择器MUX213、第十四二选一选择器MUX214、第十五二选一选择器MUX215、第十六二选一选择器MUX216、第十七二选一选择器MUX217、第十八二选一选择器MUX218、第五寄存器REG5、第一数值比较器NC1、第二数值比较器NC2、第三数值比较器NC3、第四数值比较器NC4、第一或非门NOR1、第二或非门NOR2、第三或非门NOR3、第四或非门NOR4、第五或非门NOR5、第七与门AND07、第八与门AND08、第九与门AND09、第十与门AND10、第十一与门AND11、第三或门OR3、第四或门OR4以及第五或门OR5组成高位采样标识生成电路；第十一二选一选择器MUX211、第十二二选一选择器MUX212、第十三二选一选择器MUX213、第十四二选一选择器MUX214、第十五二选一选择器MUX215、第十六二选一选择器MUX216、第十七二选一选择器MUX217、第十八二选一选择器MUX218、第五寄存器REG5、第五数值比较器NC5、第六数值比较器NC6、第七数值比较器NC7、第八数值比较器NC8、第十六非门NOT16、第六或非门NOR6、第七或非门NOR7、第八或非门NOR8、第九或非门NOR9、第十二与门AND12、第十三与门AND13、第十四与门AND14、第十五与门AND15、第十六与门AND16、第六或门OR6、第七或门OR7以及第八或门OR8组成低位采样标识生成电路。
在本实施例中，所有数值比较器均为一位数值比较器，当输入的两个值相等时，数值比较器输出1，否则，数值比较器输出0；NC是Numeric comparator的简称，代表数值比较器。
如图11-1所示，第十一二选一选择器MUX211的控制信号输入端sel接收EDGE_DATA_i1-1[4]，数据输入端a接收第五寄存器REG5反馈的前一拍数据FILT2_DATA_i1-2[7：0]的最后采样地址ADR_ALL_i1-2，数据输入端b接收0，输出端与第十二二选一选择器MUX212的数据输入端a连接；第十二二选一选择器MUX212的控制信号输入端接收EDGE_DATA_i1-1[5]，数据输入端b接收1，输出端与第十三二选一选择器MUX213的数据输入端a连接；第十三二选一选择器MUX213的控制信号输入端接收EDGE_DATA_i1-1[6]，数据输入端b接收2，输出端与第十四二选一选择器MUX214的数据输入端a连接；第十四二选一选择器MUX214的控制信号输入端接收EDGE_DATA_i1-1[7]，数据输入端b接收3，输出端与第十五二选一选择器MUX215的数据输入端a连接；第十五二选一选择器MUX215的控制信号输入端接收EDGE_DATA_i1[0]，数据输入端b接收4，输出端与第十六二选一选择器MUX216的数据输入端a连接；第十六二选一选择器MUX216的控制信号输入端接收EDGE_DATA_i1[1]，数据输入端b接收5，输出端与第十九二选一选择器MUX218的数据输入端a连接；第十七二选一选择器MUX217的控制信号输入端接收EDGE_DATA_i1[2]，数据输入端b接收6，输出端与第十八二选一选择器MUX218的输入端a连接；第十八二选一选择器MUX218的控制信号输入端接收EDGE_DATA_i1[3]，数据输入端b接收7，输出端输出第二滤波数据FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1，并将第二滤波数据FILT2_DATA_i1+1[7：0]的最后采样地址ADR_ALL_i1+1发送给第五寄存器REG5，由于i1＝……N-1、N、N+1……，依此类推，可知，有效标识生成电路输出给第五寄存器REG5的最后采样地址包括……ADR_ALL_N-1、ADR_ALL_N、ADR_ALL_N+1……，第五寄存器REG5将……ADR_ALL_N-1、ADR_ALL_N、ADR_ALL_N+1……寄存一拍(即滞后一拍)后，输出前一拍最后采样地址给第五寄存器REG5；第五寄存器REG5将FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1反馈给第十一二选一选择器MUX211的数据输入端a，作为生成FILT2_DATA_i1[7：0]的最后采样地址ADR_ALL_i1的输入值。
如图11-2所示，第一数值比较器NC1的一个输入端、第二数值比较器NC2的一个输入端、第三数值比较器NC3的一个输入端以及第四数值比较器NC4的一个输入端均接收FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1，第一数值比较器NC1的另一个输入端、第二数值比较器NC2的另一个输入端、第三数值比较器NC3的另一个输入端以及第四数值比较器NC4的另一个输入端分别接收4、5、6以及7；第一或非门NOR1的五个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]、EDGE_DATA_i1+1[4]；第七与门AND07的两个输入端分别与第一数值比较器NC1的输出端以及第一或非门NOR1的输出端连接；第二或非门NOR2的六个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]、EDGE_DATA_i1+1[4]、EDGE_DATA_i1+1[5]；第八与门AND08的两个输入端分别与第二数值比较器NC2的输出端以及第二或非门NOR2的输出端连接；第三或非门NOR3的七个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]、EDGE_DATA_i1+1[4]、EDGE_DATA_i1+1[5]、EDGE_DATA_i1+1[6]；第九与门AND09的两个输入端分别与第三数值比较器NC3的输出端以及第三或非门NOR3的输出端连接；第四或非门NOR4的八个输入端分别接收边沿检测数据EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]、EDGE_DATA_i1+1[4]、EDGE_DATA_i1+1[5]、EDGE_DATA_i1+1[6]、EDGE_DATA_i1+1[7]；第四与门AND204的两个输入端分别与第四数值比较器NC4的输出端以及第四或非门NOR4的输出端连接；第五或非门OR5的四个输入端分别与第七与门AND07的输出端、第八与门AND08的输出端、第九与门AND09的输出端以及第十与门AND204的输出端连接；第五或非门NOR5的四个输入端分别接收EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]；第十一与门AND11的两个输入端分别与第三或门OR3的输出端以及第五或非门NOR5的输出端连接；第四或门OR4的四个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]；第五或门OR5的两个输入端分别与第十一与门AND11的输出端以及第四或门OR4的输出端连接，输出端输出FILT2_DATA_i1[7：0]的高位采样有效标识VALID_H_i1。
如图11-3所示，第五数值比较器NC5的一个输入端、第六数值比较器NC6的一个输入端、第七数值比较器NC7的一个输入端以及第八数值比较器NC8的一个输入端均接收FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1，第五数值比较器NC5的另一个输入端、第六数值比较器NC6的另一个输入端、第七数值比较器NC7的另一个输入端以及第八数值比较器NC8的另一个输入端分别接收0、1、2以及3；第十六非门NOT16的输入端接收EDGE_DATA_i1+1[0]；第十二与门AND12的两个输入端分别与第五数值比较器NC5的输出端以及第十六非门NOT16的输出端连接；第六或非门NOR6的两个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]；第十三与门AND13的两个输入端分别与第六数值比较器NC6的输出端以及第六或非门NOR6的输出端连接；第七或非门NOR7的三个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]；第十四与门AND14的两个输入端分别与第七数值比较器NC7的输出端以及第七或非门NOR7的输出端连接；第八或非门NOR8的四个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]；第十五与门AND15的两个输入端分别与第八数值比较器NC8的输出端以及第八或非门NOR8的输出端连接；第六或门OR6的四个输入端分别与第十二与门AND12的输出端、第十三与门AND13的输出端、第十四与门AND14的输出端以及第十五与门AND15的输出端连接；第九或非门NOR9的八个输入端分别接收EDGE_DATA_i1[0]、EDGE_DATA_i1[1]、EDGE_DATA_i1[2]、EDGE_DATA_i1[3]、EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]；第十六与门AND16的两个输入端分别与第六或门OR6的输出端以及第九或非门NOR9的输出端连接；第七或门OR7的四个输入端分别接收EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]连接；第八或门OR8的两个输入端分别与第十六与门AND16的输出端以及第七或门OR7的输出端连接，输出端输出FILT2_DATA_i1[7：0]的低位采样有效标识VALID_L_i1。
如图12所示，在本实施例中，高位采样有效标识生成电路的工作原理如下：
如图11-1所示，当EDGE_DATA_i1[0]等于1，EDGE_DATA_i1[1]、EDGE_DATA_i1[2]、EDGE_DATA_i1[3]均等于0时，即FILT2_DATA_i1[0]发生跳变，FILT2_DATA_i1[1]、FILT2_DATA_i1[2]、FILT2_DATA_i1[3]均未发生跳变时，第十八二选一选择器MUX218选择4作为FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1，依此类推，当EDGE_DATA_i1[1]等于1，EDGE_DATA_i1[0]、EDGE_DATA_i1[2]、EDGE_DATA_i1[3]均等于0时，第十八二选一选择器MUX218选择5作为FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1；当EDGE_DATA_i1[2]等于1，EDGE_DATA_i1[0]、EDGE_DATA_i1[1]EDGE_DATA_i1[3]均等于0时，第十八二选一选择器MUX218选择6作为FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1；当EDGE_DATA_i1[3]等于1，EDGE_DATA_i1[0]、EDGE_DATA_i1[1]EDGE_DATA_i1[2]均等于0时，第十八二选一选择器MUX218选择7作为FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1；
当EDGE_DATA_i1+1[3：0]中的一位数据等于1时，第四或门OR4输出1，第五或门OR5输出的高位采样有效标识VALID_H_i1为1，即FILT2_DATA_i1+1[3：0]出现跳变时，FILT2_DATA_i1[7：0]高位采样有效；当FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1等于4且EDGE_DATA_i1+1[4：0]均等于0，EDGE_DATA_i1[7：4]均等于0时，第一数值比较器NC1输出1，第一或非门NOR1输出1，第七与门AND07输出1，第三或门OR3输出1，第五或非门NOR5输出1，第十一与门AND11输出1，第五或门OR5输出的高位采样有效标识VALID_H_i1为1，即FILT2_DATA_i1[0]发生跳变后十二个时钟，包括FILT2_DATA_i1[1]、FILT2_DATA_i1[2]……FILT2_DATA_i1[7]以及FILT2_DATA_i1+1[0]、FILT2_DATA_i1+1[1]、FILT2_DATA_i1+1[2]……FILT2_DATA_i1+1[4])均未再发生跳变时，FILT2_DATA_i1[7：0]高位采样有效；
依此类推，当FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_N-1等于5且EDGE_DATA_i1+1[5：0]均等于0，EDGE_DATA_i1[7：4]均等于0时，第二数值比较器NC2输出1，第二或非门NOR2输出1，第八与门AND08输出1，第三或门OR3输出1，第五或非门NOR5输出1，第十一与门AND11输出1，第五或门OR5输出的高位采样有效标识VALID_H_i1为1，即FILT2_DATA_i1[1]发生跳变后十二个时钟，包括FILT2_DATA_i1[2]、FILT2_DATA_i1[3]……FILT2_DATA_i1[7]以及FILT2_DATA_i1+1[0]、FILT2_DATA_i1+1[1]、FILT2_DATA_i1+1[2]……FILT2_DATA_i1+1[5])均未再发生跳变时，FILT2_DATA_i1[7：0]高位采样有效；当FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1等于6且EDGE_DATA_i1+1[6：0]均等于0，EDGE_DATA_i1[7：4]均等于0时，第三数值比较器NC3输出1，第三或非门NOR3输出1，第九与门AND09输出1，第三或门OR3输出1，第五或非门NOR5输出1，第十一与门AND11输出1，第五或门OR5输出的高位采样有效标识VALID_H_i1为1，即FILT2_DATA_i1[2]发生跳变后十二个时钟，包括FILT2_DATA_i1[3]、FILT2_DATA_i1[3]……FILT2_DATA_i1[7]以及FILT2_DATA_i1+1[0]、FILT2_DATA_i1+1[1]、FILT2_DATA_i1+1[2]……FILT2_DATA_i1+1[6])均未再发生跳变时，FILT2_DATA_i1[7：0]高位采样有效；当FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1等于7且EDGE_DATA_i1+1[7：0]均等于0，EDGE_DATA_i1[7：4]均等于0时，第四数值比较器NC4输出1，第四或非门NOR4输出1，第十与门AND10输出1，第三或门OR3输出1，第五或非门NOR5输出1，第十一与门AND11输出1，第五或门OR5输出的高位采样有效标识VALID_H_i1为1，即FILT2_DATA_i1[3]发生跳变后十二个时钟，包括FILT2_DATA_i1[4]、FILT2_DATA_i1[3]……FILT2_DATA_i1[7]以及FILT2_DATA_i1+1[0]、FILT2_DATA_i1+1[1]、FILT2_DATA_i1+1[2]……FILT2_DATA_i1+1[7])均未再发生跳变时，FILT2_DATA_i1[7：0]高位采样有效。
如图12所示，在本实施例中，低位采样有效标识生成电路的工作原理如下：
如图11-1所示，当EDGE_DATA_i1-1[4]等于1，EDGE_DATA_i1-1[5]、EDGE_DATA_i1-1[6]、EDGE_DATA_i1-1[7]以及EDGE_DATA_i1[3：0]均等于0时，即]FILT2_DATA_i1-1[4]发生跳变，FILT2_DATA_i1-1[5]、FILT2_DATA_i1-1[6]、FILT2_DATA_i1-1[7]以及FILT2_DATA_i1[3：0]均未发生跳变时，第十八二选一选择器MUX218选择0作为FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1；依此类推，当EDGE_DATA_i1-1[5]等于1，EDGE_DATA_i1-1[4]、EDGE_DATA_i1-1[6]、EDGE_DATA_i1-1[7]以及EDGE_DATA_i1[3：0]均等于0时，即FILT2_DATA_i1-1[5]发生跳变，FILT2_DATA_i1-1[4]、FILT2_DATA_i1-1[6]、FILT2_DATA_i1-1[7]以及FILT2_DATA_i1[3：0]均未发生跳变时，第十八二选一选择器MUX218选择1作为FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1；当EDGE_DATA_i1-1[6]等于1，EDGE_DATA_i1-1[4]、EDGE_DATA_i1-1[5]、EDGE_DATA_i1-1[7]以及EDGE_DATA_i1[3：0]均等于0时，即FILT2_DATA_i1-1[6]发生跳变，FILT2_DATA_i1-1[4]、FILT2_DATA_i1-1[5]、FILT2_DATA_i1-1[7]以及FILT2_DATA_i1[3：0]均未发生跳变时，第十八二选一选择器MUX218选择2作为FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1；当EDGE_DATA_i1-1[7]等于1，EDGE_DATA_i1-1[4]、EDGE_DATA_i1-1[5]、EDGE_DATA_i1-1[6]以及EDGE_DATA_i1[3：0]均等于0时，即FILT2_DATA_i1-1[7]发生跳变，FILT2_DATA_i1-1[4]、FILT2_DATA_i1-1[5]、FILT2_DATA_i1-1[6]以及FILT2_DATA_i1[3：0]均未发生跳变时，第十八二选一选择器MUX218选择3作为FILT2_DATA_i11[7：0]的最后采样地址ADR_ALL_i1-1；
当EDGE_DATA_i1[7：4]中的一位数据等于1时，第七或门OR7输出1，第八或门OR8输出的低位采样有效标识VALID_L_i1为1，即FILT2_DATA_i1[7：4]出现跳变时，FILT2_DATA_i1[7：0]低位采样有效；当FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1等于0且EDGE_DATA_i1+1[0]等于0，EDGE_DATA_i1[7：0]均等于0时，第五数值比较器NC5输出1，第十六非门NOT16输出1，第十二与门AND12输出1，第六或门OR6输出1，第九或非门NOR9输出1，第十六与门AND16输出1，第八或门OR8输出的低位采样有效标识VALID_L_i1为1，即FILT2_DATA_i1-1[4]发生跳变后十二个时钟，包括FILT2_DATA_i1-1[5]、FILT2_DATA_i1-1[6]、FILT2_DATA_i1-1[7]、FILT2_DATA_i1[0]、FILT2_DATA_i1[1]……FILT2_DATA_i1[7]以及FILT2_DATA_i1+1[0])均未再发生跳变时，FILT2_DATA_i1[7：0]低位采样有效；依此类推，当FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1等于1且EDGE_DATA_i1+1[1：0]均等于0，EDGE_DATA_i1[7：0]均等于0时，第六数值比较器NC6输出1，第六或非门NOR6输出1，第十三与门AND13输出1，第六或门OR6输出1，第九或非门NOR9输出1，第十六与门AND16输出1，第八或门OR8输出的低位采样有效标识VALID_L_i1为1，即FILT2_DATA_i1-1[5]发生跳变后十二个时钟，包括FILT2_DATA_i1-1[6]、FILT2_DATA_i1-1[7]、FILT2_DATA_i1[0]、FILT2_DATA_i1[1]……FILT2_DATA_i1[7]以及FILT2_DATA_i1+1[0]、FILT2_DATA_i1+1[1]均未再发生跳变时，FILT2_DATA_i1[7：0]低位采样有效，当FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1等于2且EDGE_DATA_i1+1[2：0]均等于0，EDGE_DATA_i1[7：0]均等于0时，第七数值比较器NC7输出1，第七或非门NOR7输出1，第十四与门AND14输出1，第六或门OR6输出1，第九或非门NOR9输出1，第十六与门AND16输出1，第八或门OR8输出的低位采样有效标识VALID_L_i1为1，即FILT2_DATA_i1+1[7]发生跳变后十二个时钟，包括FILT2_DATA_i1[0]、FILT2_DATA_i1[1]……FILT2_DATA_i1[7]以及FILT2_DATA_i1+1[0]、FILT2_DATA_i1+1[1]……FILT2_DATA_i1+1[3]均未再发生跳变时，FILT2_DATA_i1[7：0]低位采样有效，当FILT2_DATA_i1-1[7：0]的最后采样地址ADR_ALL_i1-1等于3且EDGE_DATA_i1+1[3：0]均等于0，EDGE_DATA_i1[7：0]均等于0时，第八数值比较器NC8输出1，第八或非门NOR8输出1，第十五与门AND15输出1，第六或门OR6输出1，第九或非门NOR9输出1，第十六与门AND16输出1，第八或门OR8输出的低位采样有效标识VALID_L_i1为1，即FILT2_DATA_i1-1[7]发生跳变后十二个时钟，包括FILT2_DATA_i1[0]、FILT2_DATA_i1[1]……FILT2_DATA_i1[7]以及FILT2_DATA_i1+1[0]、FILT2_DATA_i1+1[1]……FILT2_DATA_i1+1[3]均未再发生跳变时，FILT2_DATA_i1[7：0]低位采样有效。
实施例二
本实施例与实施例一的区别在于：第一二选一选择器MUX2101的控制信号输入端sel与第二或门OR102的输出端连接，接收第二或门OR102输出的第一滤波复位信号FILT1_CLR_i1[j1]，数据输入端a接收SYNC_DATA_i1[j1]，数据输入端b接收0；第二二选一选择器MUX2101的控制信号输入端sel与第一或门OR101的输出端连接，接收第一或门OR101输出的第一滤波置位信号FILT1_SET_i1[j1]，数据输入端a与第一二选一选择器MUX2101的输出端连接，数据输入端b接收1，输出端输出SYNC_DATA_i1[j1]的滤波结果FILT1_DATA_i1[j1]；第一二选一选择器MUX2201的控制信号输入端sel与第二或门OR202的输出端连接，接收第二或门OR202输出的第二滤波复位信号FILT2_CLR_i1[j1]，数据输入端a接收FILT1_DATA_i1[j1]，数据输入端b接收0；第二二选一选择器MUX2201的控制信号输入端sel与第一或门OR201的输出端连接，接收第一或门OR201输出的第二滤波置位信号FILT2_SET_i1[j1]，数据输入端a与第一二选一选择器MUX2201的输出端连接，数据输入端b接收1，输出端输出FILT1_DATA_i1[j1]的滤波结果FILT2_DATA_i1[j1]。
实施例三
如图12所示，本实施例与实施例一的区别在于：滤波单元只包括一个滤波电路，滤波单元输出的滤波数据为当前拍第一滤波数据FILT1_DATAO；边沿检测单元接收第一个滤波电路输出的当前拍第一滤波数据以及移位寄存器输出的前一拍第一滤波数据FILT1_DATA1，对当前拍第一滤波数据FILT1_DATA0进行边沿检测；数据选择单元接收边沿检测电路输出的当前拍边沿检测数据EDGE_DATA0以及移位寄存器输出的前一拍第一滤波数据FILT1_DATA1、前一拍第边沿检测数据EDGE_DATA1以及前两拍边沿检测数据EDGE_DATA2，对前一拍第一滤波数据FILT1_DATA1进行采样，输出前一拍第一滤波数据FILT1_DATA1的高位采样数据DATA_H、低位采样数据DATA_L、高位采样有效标识VALID_H以及低位采样有效标识VALID_L。
本实施例中的滤波单元可以滤除占据一个相位的单个突波以及占据两个相位的单个突波，数据选择单元可以在第一滤波数据跳变沿前四个相位时钟处采样，且在跳变沿之后十二个相位时钟处都没有检测到新的跳变沿时，选择上一个采样点的后八个相位时钟处采样，数据采样单元的工作原理与实施例一中的工作原理一致，只是输入数据不同，对不同的输入数据进行采样。
以上所述仅是本发明的优选实施例，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (20)

1.一种滤波单元，包括滤波电路；其特征在于：所述滤波电路接收八位串行数据，判断八位串行数据中相邻三位数据是否符合(1，0，1)或(0，1，0)组合，相邻六位数据是否符合(1，1，0，0，1，1)或(0，0，1，1，0，0)组合，如果相邻三位数据符合(1，0，1)组合，则将1作为(1，0，1)组合中第二位数据的滤波结果输出，如果相邻三位数据符合(0，1，0)组合，则将0作为(0，1，0)组合中第二位数据的滤波结果输出，如果相邻六位数据符合(1，1，0，0，1，1)组合，则将1作为(1，1，0，0，1，1)组合中第二位数据以及第三位数据的滤波结果输出，如果相邻六位数据符合(0，0，1，1，0，0)组合，则将0作为(0，0，1，1，0，0)组合中第二位数据以及第三位数据的滤波结果输出，否则，将输入数据作为滤波结果输出。
2.根据权利要求1所述的滤波单元，其特征在于：所述八位串行数据包括……DATA_N-1[7：0]、DATA_N[7：0]、DATA_N+1[7：0]……，DATA_i1[7：0]包括DATA_i1[0]、DATA_i1[1]……DATA_i1[7]，i1＝……N-1、N、N+1……；所述滤波电路包括八个滤波器，第j1个滤波器用于判断DATA_i1[j1]与它的前一位数据和后一位数据是否符合(1，0，1)或(0，1，0)组合以及DATA_i1[j1]与它的前两位数据和后三位数据是否符合(1，1，0，0，1，1)或(0，0，1，1，0，0)组合以及DATA_i1[j1]与它的前三位数据和后两位数据是否符合(1，1，0，0，1，1)或(0，0，1，1，0，0)组合，j1＝0、1、2、3、4、5、6、7，如果DATA_i1[j1]与它的前一位数据和后一位数据符合(1，0，1)组合或DATA_i1[j1]与它的前两位数据和后三位数据符合(1，1，0，0，1，1)组合或DATA_i1[j1]与它的前三位数据和后两位数据符合(1，1，0，0，1，1)组合，第j1个滤波器将1作为DATA_i1[j1]的滤波结果输出，如果DATA_i1[j1]与它的前一位数据和后一位数据符合(0，1，0)组合或DATA_i1[j1]与它的前两位数据和后三位数据符合(0，0，1，1，0，0)组合或DATA_i1[j1]与它的前三位数据和后两位数据符合(0，0，1，1，0，0)组合，第j1个滤波器将0作为DATA_i1[j1]的滤波结果输出，否则，第j1个滤波器将DATA_i1[j1]作为DATA_i1[j1]的滤波结果输出。
3.根据权利要求2所述的滤波单元，其特征在于：所述第j1个滤波器包括滤波置位信号生成电路、滤波复位信号生成电路以及三选一选择单元；所述DATA_i1-1[7：0]、DATA_i1[7：0]、DATA_i1+1[7：0]组成二十四位数据DATA_ALL_i1[23：0]，DATA_ALL_i1[23：0]包括DATA_ALL_i1[0]、DATA_ALL_i1[1]……DATA_ALL_i1[23]；所述滤波置位信号生成电路接收DATA_ALL_i1[j1+5]、DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]、DATA_ALL_i1[j1+10]及DATA_ALL_i1[j1+11]，判断DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]是否符合(1，0，1)组合，判断DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]、DATA_ALL_i1[j1+10]、DATA_ALL_i1[j1+11]是否符合(1，1，0，0，1，1)组合，判断DATA_ALL_i1[j1+5]、DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]、DATA_ALL_i1[j1+10]是否符合(1，1，0，0，1，1)组合，输出滤波置位信号；
所述滤波复位信号生成电路接收DATA_ALL_i1[j1+5]、DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]、DATA_ALL_i1[j1+10]及DATA_ALL_i1[j1+11]，判断DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]是否符合(0，1，0)组合，判断DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]、DATA_ALL_i1[j1+10]、DATA_ALL_i1[j1+11]是否符合(0，0，1，1，0，0)组合，判断DATA_ALL_i1[j1+5]、DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]、DATA_ALL_i1[j1+10]是否符合(0，0，1，1，0，0)组合，输出滤波复位信号；
所述三选一选择单元的三个数据输入端分别接收DATA_i1[j1]、1以及0，两个控制信号输入端分别接收滤波置位信号和滤波复位信号，数据输出端输出DATA_i1[j1]的滤波结果；所述三选一选择单元在所述滤波置位信号和滤波复位信号控制下，选择DATA_i1[j1]、1以及0中的一个作为DATA_i1[j1]的滤波结果输出；当所述DATA_ALL_i1[j1+8]是(1，0，1)组合的第二位数据，或，(1，1，0，0，1，1)的第二位数据或第三位数据时，所述滤波置位信号和滤波复位信号控制所述三选一选择单元选择1作为DATA_i1[j1]的滤波结果输出，当所述DATA_ALL_i1[j1+8]是(0，1，0)组合的第二位数据，或，(0，0，1，1，0，0)的第二位数据或第三位数据时，所述滤波置位信号和滤波复位信号控制所述三选一选择单元选择0作为DATA_i1[j1]的滤波结果输出，否则，所述滤波置位信号和滤波复位信号控制所述三选一选择单元选择DATA_i1[j1]作为DATA_i1[j1]的滤波结果输出。
4.根据权利要求3所述的滤波单元，其特征在于：当所述DATA_ALL_i1[j1+8]是(1，0，1)组合的第二位数据，或，(1，1，0，0，1，1)的第二位数据或第三位数据时，所述滤波置位信号为1，否则，所述滤波置位信号为0；当所述DATA_ALL_i1[j1+8]是(0，1，0)组合的第二位数据，或，(0，0，1，1，0，0)的第二位数据或第三位数据时，所述滤波复位信号为1，否则，所述滤波复位信号为0。
5.根据权利要求4所述的滤波单元，其特征在于：所述滤波置位信号生成电路包括第一与门、第二与门、第三与门、第一非门、第二非门、第三非门、第四非门、第五非门以及第一或门；所述第一与门的两个输入端分别接收DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+9]，另一个输入端与第一非门的输出端连接，第一非门的输入端接收DATA_ALL_i1[j1+9]；所述第二与门的四个输入端分别接收DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+10]以及DATA_ALL_i1[j1+11]，另外两个输入端分别与第二非门的输出端以及第三非门的输出端连接，第二非门的输入端与第三非门的输入端分别接收DATA_ALL_i1[j1+8]、DATA_ALL_i1[j1+9]；所述第三与门的四个输入端分别接收DATA_ALL_i1[j1+5]、DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+9]以及DATA_ALL_i1[j1+10]，另外两个输入端分别与第四非门的输出端以及第五非门的输出端连接，第四非门的输入端与第五非门的输入端分别接收DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]；所述第一与门的输出端、第二与门的输出端以及第三与门的输出端分别与所述第一或门的三个输入端连接，所述第一或门的输出端与所述三选一选择单元的第一控制信号输入端连接，输出滤波置位信号给所述三选一选择单元的第一控制信号输入端。
6.根据权利要求4所述的滤波单元，其特征在于：所述滤波复位信号生成电路包括第四与门、第五与门、第六与门、第六非门、第七非门、第八非门、第九非门、第十非门、第十一非门、第十二非门、第十三非门、第十四非门、第十五非门以及第二或门；所述第四与门的一个输入端接收DATA_ALL_i1[j1+8]，另外两个输入端分别与第六非门的输出端以及第七非门的输出端连接，第六非门的输入端与第七非门的输入端分别接收DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+9]；所述第五与门的两个输入端分别接收DATA_ALL_i1[j1+8]、DATA_ALL_i1[i+9]，另外四个输入端分别与第八非门的输出端、第九非门的输出端、第十非门的输出端以及第十一非门的输出端连接，第八非门的输入端、第九非门的输入端、第十非门的输入端以及第十一非门的输入端分别接收DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+10]以及DATA_ALL_i1[j1+11]；所述第六与门的两个输入端接收DATA_ALL_i1[j1+7]、DATA_ALL_i1[j1+8]，另外四个输入端分别与第十二非门的输出端、第十三非门的输出端、第十四非门的输出端以及第十五非门的输出端连接，第十二非门的输入端、第十三非门的输入端、第十四非门的输入端以及第十五非门的输入端分别接收DATA_ALL_i1[j1+5]、DATA_ALL_i1[j1+6]、DATA_ALL_i1[j1+9]以及DATA_ALL_i1[i+10]；所述第四与门的输出端、第五与门的输出端以及第六与门的输出端分别与所述第二或门的三个输入端连接，所述第二或门的输出端与所述三选一选择单元的第二控制信号输入端连接，输出滤波复位信号给所述三选一选择单元的第二控制信号输入端。
7.根据权利要求4所述的滤波单元，其特征在于：所述三选一选择单元包括第一二选一选择器以及第二二选一选择器；
所述第一二选一选择器的控制信号输入端接收滤波置位信号，一个数据输入端接收接收DATA_i1[j1]，另一个数据输入端接收1，输出端与所述第二二选一选择器的一个数据输入端连接，所述第二二选一选择器的另一个数据输入端接收0，控制信号输入端接收滤波复位信号，输出端输出DATA_i1[j1]的滤波结果，当所述滤波置位信号为1时，所述滤波复位信号为0，所述第一二选一选择器选择1输出，所述第二二选一选择器选择第一二选一选择器的输出结果作为DATA_i1[j1]的滤波结果输出，当所述滤波复位信号为1时，所述滤波置位信号为0，所述第二二选一选择器选择0作为DATA_i1[j1]的滤波结果输出，当所述滤波置位信号与滤波复位信号均等于0时，所述第一二选一选择器选择DATA_i1[j1]输出，所述第二二选一选择器选择第一二选一选择器的输出结果作为DATA_i1[j1]的滤波结果输出，
或，所述第一二选一选择器的控制信号输入端接收滤波复位信号，一个数据输入端接收DATA_i1[j1]，另一个数据输入端接收0，输出端与所述第二二选一选择器的一个数据输入端连接，所述第二二选一选择器的另一个数据输入端接收1，控制信号输入端接收滤波置位信号，输出端输出DATA_i1[j1]的滤波结果，当所述滤波复位信号为1时，所述滤波置位信号为0，所述第一二选一选择器选择0输出，所述第二二选一选择器选择第一二选一选择器的输出结果作为DATA_i1[j1]的滤波结果输出，当所述滤波置位信号为1时，所述滤波复位信号为0，所述第二二选一选择器选择1作为DATA_i1[j1]的滤波结果输出，当所述滤波复位信号与所述滤波置位信号均为0时，所述第一二选一选择器选择DATA_i1[j1]输出，所述第二二选一选择器选择第一二选一选择器的输出结果作为DATA_i1[j1]的滤波结果输出。
8.根据权利要求1-7任意一项所述的滤波单元，其特征在于：所述滤波单元包括两个所述滤波电路，第一个滤波电路输出的滤波结果为第一滤波数据，所述第一滤波数据为八位串行数据，包括……FILT1_DATA_N-1[7：0]、FILT1_DATA_N[7：0]、FILT1_DATA_N+1[7：0]……，第二个滤波电路接收所述第一滤波数据，输出的滤波结果为第二滤波数据，所述第二滤波数据为八位串行数据，包括……FILT2_DATA_N-1[7：0]、FILT2_DATA_N[7：0]。
9.根据权利要求3-7任意一项所述的滤波单元，其特征在于：所述滤波电路的输入端接收相邻三拍八位串行数据；所述相邻三拍八位串行数据同时分别输出相邻三拍八位数据DATA_i1-1[7：0]、DATA_i1[7：0]、DATA_i1+1[7：0]给所述滤波电路。
10.根据权利要求9所述的滤波单元，其特征在于：所述滤波单元包括两个所述滤波电路，第一个滤波电路输出的滤波结果为第一滤波数据，所述第一滤波数据为八位串行数据，包括……FILT1_DATA_N-1[7：0]、FILT1_DATA_N[7：0]、FILT1_DATA_N+1[7：0]……，第二个滤波电路接收相邻三拍第一滤波数据，输出的滤波结果为第二滤波数据，所述相邻三拍第一滤波数据同时分别输出相邻三拍八位数据FILT1_DATA_i1-1[7：0]、FILT1_DATA_i1[7：0]、FILT1_DATA_i1+1[7：0]给所述第二个滤波电路，所述第二滤波数据为八位串行数据，包括……FILT2_DATA_N-1[7：0]、FILT2_DATA_N[7：0]……。
11.一种采用权利要求1-8任意一项所述滤波单元的时钟数据恢复电路，其特征在于：还包括过采样单元、同步单元、边沿检测单元、数据选择单元以及数据存储单元；所述过采样单元接收串行输入数据以及八相时钟，输出对应于所述八相时钟的过采样数据，所述过采样数据为八位串行数据，包括……SAMPLE_DATA_N-1[7：0]、SAMPLE_DATA_N[7：0]、SAMPLE_DATA_N+1[7：0]……；所述同步单元接收所述过采样单元输出的过采样数据，输出经过同步处理后的同步数据，所述同步数据为八位串行数据，包括……SYNC_DATA_N-1[7：0]、SYNC_DATA_N[7：0]、SYNC_DATA_N+1[7：0]……；所述滤波单元接收所述同步单元输出的同步数据，输出滤波数据，所述滤波数据为八位串行数据，包括……FILT_DATA_N-1[7：0]、FILT_DATA_N[7：0]、FILT_DATA_N+1[7：0]……，当所述滤波单元包括一个滤波电路时，所述滤波数据为第一滤波数据，当所述滤波单元包括两个滤波电路时，所述滤波数据为第二滤波数据；所述边沿检测单元接收所述滤波单元输出的滤波数据，判断滤波数据中相邻两位数据是否相等，如果不相等，将1作为后一位数据的边沿检测结果输出，否则，将0作为后一位数据的边沿检测结果输出，所有位滤波数据的边沿检测结果组成边沿检测数据，所述边沿检测数据为八位串行数据，包括……EDGE_DATA_N-1[7：0]、EDGE_DATA_N[7：0]、EDGE_DATA_N+1[7：0]……；所述数据选择单元接收所述滤波单元输出的滤波数据以及所述边沿检测单元输出的边沿检测数据，在所述滤波数据跳变沿前四个相位时钟处进行采样，且在跳变沿之后十二个相位时钟处未检测到新的跳变沿时，选择上一个采样点的后八个相位时钟处采样；所述数据存储单元用于输出所述数据选择单元采样的有效数据。
12.根据权利要求11所述的时钟数据恢复电路，其特征在于：所述数据选择单元包括高位采样电路、低位采样电路、高位采样有效标识生成电路以及低位采样有效标识生成电路；所述高位采样电路接收所述滤波数据以及边沿检测数据的低四位数据，根据所述边沿检测数据的低四位数对所述滤波数据进行高位采样，输出高位采样数据；所述低位采样电路接收滤波数据以及边沿检测数据的高四位数据，根据所述边沿检测数据的高四位数对所述滤波数据进行低位采样，输出低位采样数据；所述高位采样有效标识生成电路接收所述边沿检测数据，判断所述滤波数据是否高位有效，输出高位采样有效标识；所述低位采样有效标识生成电路接收所述边沿检测数据，判断所述滤波数据是否低位有效，输出低位采样有效标识；
如果EDGE_DATA_i1+1[j21]等于1，高位采样电路选择FILT_DATA_i1[j21m+4]作为FILT_DATA_i1[7：0]的高位采样数据输出，否则，高位采样电路根据EDGE_DATA_i1[j22]进行选择，如果EDGE_DATA_i1[j22]等于1，高位采样电路选择选择FILT2_DATA_i1[j22m+4]作为FILT2_DATA_i1[7：0]的高位采样数据输出，依此类推，j21＝0，1，2，3，j21m是符合EDGE_DATA_i1+1[j21]等于1的j21的最大值，j22＝0，1，2，3，j22m是符合EDGE_DATA_i1[j22]等于1的j22的最大值；
如果EDGE_DATA_i1[j31]等于1，低位采样电路选择FILT_DATA_i1[j31m-4]作为FILT2_DATA_i1[7：0]的低位采样数据输出，否则，低位采样电路根据EDGE_DATA_i1-1[j32]进行选择，如果EDGE_DATA_i1-1[j32]等于1，低位采样电路选择FILT_DATA_i1[j32m-4]作为FILT2_DATA_i1[7：0]的低位采样数据输出，依此类推，j31＝4，5，6，7，j31m是符合EDGE_DATA_i1[j31]等于1的j31的最大值，j32＝4，5，6，7，j32m是符合EDGE_DATA_i1-1[j32]等于1的j32的最大值；
如果EDGE_DATA_i1+1[j21]等于1，或，EDGE_DATA_i1[j41]等于1，且EDGE_DATA_i1[7：4]均等于0，且EDGE_DATA_i1+1[j41+4：0]均等于0，则FILT_DATA_i1[7：0]高位有效，所述高位采样有效标识电路输出的高位采样有效标识有效，否则，FILT_DATA_i1[7：0]高位无效，所述高位采样有效标识电路输出的高位采样有效标识无效，j41＝0，1，2，3；
如果EDGE_DATA_i1[j31]等于1，或，EDGE_DATA_i1-1[j42]等于1，且EDGE_DATA_i1[7：0]均等于0，且EDGE_DATA_i1+1[j42：0]均等于0，则FILT_DATA_i1[7：0]低位有效，所述低位采样有效标识电路输出的低位采样有效标识有效，否则，FILT_DATA_i1[7：0]低位无效，所述低位采样有效标识电路输出的低位采样有效标识无效，j42＝4，5，6，7；
所述数据存储单元接收高位采样数据、低位采样数据、高位采样有效标识以及低位采样有效标识，并在所述高位采样有效标识有效、低位采样有效标识无效时，存储高位采样数据，在所述低位采样有效标识有效、高位采样有效标识无效时，存储低位采样数据，在所述高位采样有效标识与低位采样有效标识均有效时，先存储低位采样数据，再存储高位采样数据，在所述高位采样有效标识与低位采样有效标识均无效时，放弃存储所述高位采样数据与低位采样数据，所述数据存储单元每存储八位数据，输出一个数据。
13.根据权利要求12所述的时钟数据恢复电路，其特征在于：所述高位采样电路包括高位采样地址生成电路以及第一八选一选择器；所述低位采样电路包括低位采样地址生成电路以及第二八选一选择器；所述高位采样地址生成电路接收EDGE_DATA_i1+1[3：0]，输出高位采样地址；所述第一八选一选择器的数据输入端接收FILT_DATA_i1[7：0]，控制信号输入端接收所述高位采样地址生成电路输出的高位采样地址，所述第一八选一选择器在所述高位采样地址的控制下选择FILT_DATA_i1[7：4]中的一位数据作为高位采样数据输出；所述低位采样地址生成电路接收EDGE_DATA_i1[7：4]，输出低位采样地址；所述第二八选一选择器的数据输入端接收FILT_DATA_i1[7：0]，控制信号输入端接收所述低位采样地址生成电路输出的低位采样地址，所述第二八选一选择器在所述低位采样地址的控制下选择FILT_DATA_i1[3：0]中的一位数据作为低位采样数据输出；
如果EDGE_DATA_i1+1[j21]等于1，高位采样地址生成电路选择j21m+4作为FILT_DATA_i1[7：0]的高位采样地址输出，第一八选一选择器的控制信号输入端接收到j21m+4后，第一八选一选择器选择FILT2_DATA_i1[j21m+4]作为FILT_DATA_i1[7：0]的高位采样数据输出，否则，高位采样地址生成电路根据EDGE_DATA_i1[j22]选择高位采样地址，如果EDGE_DATA_i1[j22]等于1，高位采样地址生成电路选择j22m+4作为FILT_DATA_i1[7：0]的高位采样地址输出，第一八选一选择器的控制信号输入端接收到j22m+4后，第一八选一选择器选择FILT_DATA_i1[j22m+4]输出，依此类推；
如果EDGE_DATA_i1[j31]等于1，低位采样电路选择j31m-4作为FILT_DATA_i1[7：0]的低位采样地址输出，第二八选一选择器的控制信号输入端接收到j31m-4后，第二八选一选择器选择FILT_DATA_i1[j31m-4]作为FILT_DATA_i1[7：0]的低位采样数据输出，否则，低位采样地址生成电路根据EDGE_DATA_i1-1[j32]选择低位采样地址，如果EDGE_DATA_i1-1[j32]等于1，低位采样地址生成电路选择j32m-4作为FILT_DATA_i1[7：0]的低位采样地址，第二八选一选择器的控制信号输入端接收到j32m-4后，第二八选一选择器选择FILT_DATA_i1[j32m-4]作为FILT_DATA_i1[7：0]的低位采样数据输出，依此类推。
14.根据权利要求13所述的时钟数据恢复电路，其特征在于：所述高位采样地址生成电路包括第三二选一选择器、第四二选一选择器、第五二选一选择器、第六二选一选择器以及第三寄存器；所述第三二选一选择器的控制信号输入端接收EDGE_DATA_i1+1[0]，一个数据输入端接收第三寄存器反馈的FILT_DATA_i1-1[7：0]的高位采样地址，另一个数据输入端接收4，输出端与第四二选一选择器的一个数据输入端连接；所述第四二选一选择器的控制信号输入端接收EDGE_DATA_i1+1[1]，另一个输入输入端接收5，输出端与第五二选一选择器的一个数据输入端连接；所述第五二选一选择器的控制信号输入端接收EDGE_DATA_i1+1[2]，另一个数据输入端接收6，输出端与第六二选一选择器的一个数据输入端连接；所述第六二选一选择器的控制信号输入端接收EDGE_DATA_i1+1[3]，另一个数据输入端接收7，输出端输出FILT_DATA_i1[7：0]的高位采样地址，并将FILT_DATA_i1[7：0]的高位采样地址发送第三寄存器，由第三寄存器将FILT_DATA_i1[7：0]的高位采样地址反馈给第三二选一选择器的一个数据输入端，作为生成FILT_DATA_i1+1[7：0]的高位采样地址的输入值。
15.根据权利要求13所述的时钟数据恢复电路，其特征在于：所述低位采样地址生成电路包括第七二选一选择器、第八二选一选择器、第九二选一选择器、第十二选一选择器以及第四寄存器；所述第七二选一选择器的控制信号输入端接收EDGE_DATA_i1[4]，一个数据输入端接收第四寄存器反馈的FILT_DATA_i1-1[7：0]的低位采样地址，另一个数据输入端接收0，输出端与第八二选一选择器的一个数据输入端连接；所述第八二选一选择器的控制信号输入端接收EDGE_DATA_i1[5]，另一个数据输入端接收1，输出端与第九二选一选择器的一个数据输入端连接；所述第九二选一选择器的控制信号输入端接收EDGE_DATA_i1[6]，另一个数据输入端接收2，输出端与第十二选一选择器的一个数据输入端连接；所述第十二选一选择器的控制信号端接收EDGE_DATA_i1[7]，另一个数据输入端接收3，输出端输出FILT_DATA_i1[7：0]的低位采样地址，并将FILT_DATA_i1[7：0]的低位采样地址存储在第四寄存器，由第四寄存器将FILT_DATA_i1[7：0]的低位采样地址反馈给第七二选一选择器的一个数据输入端，作为FILT_DATA_i1+1[7：0]的低位采样地址的输入值。
16.根据权利要求12所述的时钟数据恢复电路，其特征在于：当所述FILT_DATA_i1[7：0]高位采样有效时，所述高位采样有效标识生成电路选择1作为FILT_DATA_i1[7：0]的高位采样有效标识输出，当所述FILT_DATA_i1[7：0]高位采样无效时，所述高位采样有效标识生成电路选择0作为FILT_DATA_i1[7：0]的高位采样有效标识输出；当所述FILT_DATA_i1[7：0]低位采样有效时，所述低位采样有效标识生成电路选择1作为FILT_DATA_i1[7：0]的低位采样有效标识输出，当所述FILT_DATA_i1[7：0]低位采样无效时，所述低位采样有效标识生成电路选择0作为FILT_DATA_i1[7：0]的低位采样有效标识输出。
17.根据权利要求16所述的时钟数据恢复电路，其特征在于：所述高位采样标识生成电路包括第十一二选一选择器、第十二二选一选择器、第十三二选一选择器、第十四二选一选择器、第十五二选一选择器、第十六二选一选择器、第十七二选一选择器、第十八二选一选择器、第五寄存器、第一数值比较器、第二数值比较器、第三数值比较器、第四数值比较器、第一或非门、第二或非门、第三或非门、第四或非门、第五或非门、第七与门、第八与门、第九与门、第十与门、第十一与门、第三或门、第四或门以及第五或门；
所述第十一二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[4]，一个数据输入端接收第五寄存器反馈的FILT_DATA_i1-2[7：0]的最后采样地址，另一个数据输入端接收0，输出端与第十二二选一选择器的一个数据输入端连接；所述第十二二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[5]，另一个数据输入端接收1，输出端与第十三二选一选择器的一个数据输入端连接；所述第十三二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[6]，另一个数据输入端接收2，输出端与第十四二选一选择器的一个数据输入端连接；所述第十四二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[7]，另一个数据输入端接收3，输出端与第十五二选一选择器的一个数据输入端连接；所述第十五二选一选择器的控制信号输入端接收EDGE_DATA_i1[0]，另一个数据输入端接收4，输出端与第十六二选一选择器的一个数据输入端连接；所述第十六二选一选择器的控制信号输入端接收EDGE_DATA_i1[1]，另一个数据输入端接收5，输出端与第十九二选一选择器的一个数据输入端连接；所述第十七二选一选择器的控制信号输入端接收EDGE_DATA_i1[2]，另一个数据输入端接收6，输出端与第十八二选一选择器的一个数据输入端连接；所述第十八二选一选择器的控制信号输入端接收EDGE_DATA_i1[3]，另一个数据输入端接收7，输出端输出FILT_DATA_i1-1[7：0]的最后采样地址，并将FILT_DATA_i1-1[7：0]的最后采样地址发送给第五寄存器，由第五寄存器将FILT_DATA_i1-1[7：0]的最后采样地址反馈给第十一二选一选择器的一个数据输入端，作为生成FILT_DATA_i1[7：0]的最后采样地址的输入值；
所述第一数值比较器、第二数值比较器、第三数值比较器以及第四数值比较器的一个输入端均接收FILT_DATA_i1-1[7：0]的最后采样地址，另一个输入端分别接收4、5、6以及7；所述第一或非门的五个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]、EDGE_DATA_i1+1[4]；所述第七与门的两个输入端分别与第一数值比较器的输出端以及第一或非门的输出端连接；所述第二或非门的六个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]、EDGE_DATA_i1+1[4]、EDGE_DATA_i1+1[5]；所述第八与门的两个输入端分别与第二数值比较器的输出端以及第二或非门的输出端连接；所述第三或非门的七个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]、EDGE_DATA_i1+1[4]、EDGE_DATA_i1+1[5]、EDGE_DATA_i1+1[6]；所述第九与门的两个输入端分别与第三数值比较器的输出端以及第三或非门的输出端连接；所述第四或非门的八个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]、EDGE_DATA_i1+1[4]、EDGE_DATA_i1+1[5]、EDGE_DATA_i1+1[6]、EDGE_DATA_i1+1[7]；所述第十与门的两个输入端分别与第四数值比较器的输出端以及第四或非门的输出端连接；所述第三或门的四个输入端分别与第七与门的输出端、第八与门的输出端、第九与门的输出端以及第十与门的输出端连接；第五或非门NOR5的四个输入端分别接EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]连接；所述第十一与门的两个输入端分别与第三或门的输出端以及第五或非门的输出端连接；所述第四或门的四个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]连接；所述第五或门的两个输入端分别与第十一与门的输出端以及第四或门的输出端连接，输出端输出高位采样有效标识。
18.根据权利要求16所述的时钟数据恢复电路，其特征在于：所述低位低位采样有效标识生成电路包括第十一二选一选择器、第十二二选一选择器、第十三二选一选择器、第十四二选一选择器、第十五二选一选择器、第十六二选一选择器、第十七二选一选择器、第十八二选一选择器、第五寄存器、第五数值比较器、第六数值比较器、第七数值比较器、第八数值比较器、第十六非门、第六或非门、第七或非门、第八或非门、第九或非门、第十二与门、第十三与门、第十四与门、第十五与门、第十六与门、第六或门、第七或门以及第八或门；
所述第十一二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[4]，一个数据输入端接收第五寄存器反馈的FILT_DATA_i1-2[7：0]的最后采样地址，另一个数据输入端接收0，输出端与第十二二选一选择器的一个数据输入端连接；所述第十二二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[5]，另一个数据输入端接收1，输出端与第十三二选一选择器的一个数据输入端连接；所述第十三二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[6]，另一个数据输入端接收2，输出端与第十四二选一选择器的一个数据输入端连接；所述第十四二选一选择器的控制信号输入端接收EDGE_DATA_i1-1[7]，另一个数据输入端接收3，输出端与第十五二选一选择器的一个数据输入端连接；所述第十五二选一选择器的控制信号输入端接收EDGE_DATA_i1[0]，另一个数据输入端接收4，输出端与第十六二选一选择器的一个数据输入端连接；所述第十六二选一选择器的控制信号输入端接收EDGE_DATA_i1[1]，另一个数据输入端接收5，输出端与第十九二选一选择器的一个数据输入端连接；所述第十七二选一选择器的控制信号输入端接收EDGE_DATA_i1[2]，另一个数据输入端接收6，输出端与第十八二选一选择器的一个数据输入端连接；所述第十八二选一选择器的控制信号输入端接收EDGE_DATA_i1[3]，另一个数据输入端接收7，输出端输出FILT_DATA_i1-1[7：0]的最后采样地址，并将FILT_DATA_i1-1[7：0]的最后采样地址发送给第五寄存器，由第五寄存器将FILT_DATA_i1-1[7：0]的最后采样地址反馈给第十一二选一选择器的一个数据输入端，作为生成FILT_DATA_i1[7：0]的最后采样地址的输入值；
所述第五数值比较器、第六数值比较器、第七数值比较器以及第八数值比较器的一个输入端均接收FILT_DATA_i1-1[7：0]的最后采样地址，另一个输入端分别接收0、1、2以及3；所述第十六非门的输入端接收EDGE_DATA_i1+1[0]；所述第十二与门的两个输入端分别与第五数值比较器的输出端以及第十六非门的输出端连接；所述第六或非门的两个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]；所述第十三与门的两个输入端分别与第六数值比较器的输出端以及第六或非门的输出端连接；所述第七或非门的三个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]；所述第十四与门的两个输入端分别与第七数值比较器的输出端以及第七或非门的输出端连接；所述第八或非门的四个输入端分别接收EDGE_DATA_i1+1[0]、EDGE_DATA_i1+1[1]、EDGE_DATA_i1+1[2]、EDGE_DATA_i1+1[3]；所述第十五与门的两个输入端分别与第八数值比较器的输出端以及第八或非门的输出端连接；所述第六或门的四个输入端分别与第十二与门的输出端、第十三与门的输出端、第十四与门的输出端以及第十五与门的输出端连接；所述第九或非门的八个输入端分别接收EDGE_DATA_i1[0]、EDGE_DATA_i1[1]、EDGE_DATA_i1[2]、EDGE_DATA_i1[3]、EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]；所述第十六与门的两个输入端分别与第六或门的输出端以及第九或非门的输出端连接；所述第七或门的四个输入端分别接收EDGE_DATA_i1[4]、EDGE_DATA_i1[5]、EDGE_DATA_i1[6]、EDGE_DATA_i1[7]连接；所述第八或门的两个输入端分别与第十六与门的输出端以及第七或门的输出端连接，输出端输出低位采样有效标识。
19.根据权利要求11-18任意一项所述的时钟数据恢复电路，其特征在于：还包括移位寄存器；所述移位寄存器接收所述同步单元输出的同步数据，将所述同步数据寄存一拍以及寄存两拍后，输出前一拍同步数据以及前两拍同步数据；所述滤波单元接收所述同步单元输出的同步数据以及所述移位寄存器输出的前一拍同步数据、前两拍同步数据，输出滤波数据；所述移位寄存器接收所述滤波单元输出的滤波数据，将所述滤波数据寄存一拍后，输出前一拍滤波数据；所述边沿检测单元接收所述滤波单元输出的滤波数据以及所述移位寄存器输出的前一拍滤波数据，输出边沿检测数据；所述移位寄存器接收所述边沿检测单元输出的边沿检测数据，将所述边沿检测数据寄存一拍以及移动两拍后，输出前一拍边沿检测数据以及前两拍边沿检测数据；所述数据选择单元接收所述滤波单元输出的前一拍滤波数据、所述边沿检测单元输出的边沿检测数据以及所述移位寄存器输出的前一拍边沿检测数据、前两拍边沿检测数据，输出高位采样数据、低位采样数据、高位采样有效标识、低位采样有效标识；
当所述滤波单元包括一个滤波电路时，所述滤波电路接收同步单元输出的同步数据以及所述移位寄存器输出的前一拍同步数据、前两拍同步数据，输出第一滤波数据，所述第一滤波数据为所述滤波单元输出的滤波数据；当所述滤波单元包括两个滤波电路时，第一个滤波电路接收同步单元输出的同步数据以及所述移位寄存器输出的前一拍同步数据、前两拍同步数据，输出第一滤波数据，所述移位寄存器接收所述第一个滤波电路输出的第一滤波数据，将所述第一滤波数据寄存一拍以及寄存两拍后，输出前一拍第一滤波数据以及前两拍第一滤波数据，第二个滤波电路接收所述第一个滤波电路输出的第一滤波数据以及所述移位寄存器输出的前一拍第一滤波数据、前两拍第一滤波数据，输出第二滤波数据，所述第二滤波数据为所述滤波单元输出的滤波数据。
20.一种高速USB时钟数据恢复电路，其特征在于：采用权利要求11-19任意一项所述的时钟数据恢复电路，所述过采样单元接收的串行输入数据为高速USB数据。
CN201910762493.5A 2019-07-22 2019-08-16 滤波单元、时钟数据恢复电路及高速usb时钟数据恢复电路 Pending CN110489372A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2019211563249 2019-07-22
CN201921156324 2019-07-22

Publications (1)

Publication Number Publication Date
CN110489372A true CN110489372A (zh) 2019-11-22

Family

ID=68551854

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910762493.5A Pending CN110489372A (zh) 2019-07-22 2019-08-16 滤波单元、时钟数据恢复电路及高速usb时钟数据恢复电路
CN201921338553.2U Active CN212276404U (zh) 2019-07-22 2019-08-16 滤波单元、时钟数据恢复电路及usb时钟数据恢复电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201921338553.2U Active CN212276404U (zh) 2019-07-22 2019-08-16 滤波单元、时钟数据恢复电路及usb时钟数据恢复电路

Country Status (1)

Country Link
CN (2) CN110489372A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109274607A (zh) * 2018-11-09 2019-01-25 国网宁夏电力有限公司电力科学研究院 一种百/千兆自适应光以太网物理层实现电路
CN113886300A (zh) * 2021-09-23 2022-01-04 珠海一微半导体股份有限公司 一种总线接口的时钟数据自适应恢复系统及芯片
CN113886315B (zh) * 2021-09-23 2024-05-03 珠海一微半导体股份有限公司 一种时钟数据恢复系统、芯片及时钟数据恢复方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110489372A (zh) * 2019-07-22 2019-11-22 珠海泰芯半导体有限公司 滤波单元、时钟数据恢复电路及高速usb时钟数据恢复电路

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003036853A1 (en) * 2001-10-26 2003-05-01 International Business Machines Corporation Transition detection, validation and memorization circuit
EP1545046A2 (en) * 2003-12-19 2005-06-22 IBM Corporation Improvements to data recovery circuits using oversampling for best data sample selection
US20070071454A1 (en) * 2005-09-29 2007-03-29 Xiang Liu Method and system for ultra-high bit rate fiber-optic communications
CN101202615A (zh) * 2006-12-13 2008-06-18 中芯国际集成电路制造(上海)有限公司 一种突波滤波器及具有该滤波器的时钟数据恢复电路
US20090323853A1 (en) * 2008-06-26 2009-12-31 Sunplus Technology Co., Ltd. 4x over-sampling data recovery method and system
US20120290885A1 (en) * 2011-05-12 2012-11-15 Lsi Corporation Oversampled clock and data recovery with extended rate acquisition
CN103036670A (zh) * 2011-12-27 2013-04-10 龙迅半导体科技(合肥)有限公司 一种时钟恢复电路及并行输出电路
WO2017207932A1 (fr) * 2016-05-31 2017-12-07 Gorgy Timing Circuit d'arbitrage temporel
CN107665033A (zh) * 2017-08-28 2018-02-06 上海集成电路研发中心有限公司 一种具有复位去毛刺功能的数字逻辑电路模块
CN107943738A (zh) * 2017-11-28 2018-04-20 珠海全志科技股份有限公司 时钟数据恢复电路及实现方法
CN212276404U (zh) * 2019-07-22 2021-01-01 珠海泰芯半导体有限公司 滤波单元、时钟数据恢复电路及usb时钟数据恢复电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003036853A1 (en) * 2001-10-26 2003-05-01 International Business Machines Corporation Transition detection, validation and memorization circuit
EP1545046A2 (en) * 2003-12-19 2005-06-22 IBM Corporation Improvements to data recovery circuits using oversampling for best data sample selection
US20070071454A1 (en) * 2005-09-29 2007-03-29 Xiang Liu Method and system for ultra-high bit rate fiber-optic communications
CN101202615A (zh) * 2006-12-13 2008-06-18 中芯国际集成电路制造(上海)有限公司 一种突波滤波器及具有该滤波器的时钟数据恢复电路
US20090323853A1 (en) * 2008-06-26 2009-12-31 Sunplus Technology Co., Ltd. 4x over-sampling data recovery method and system
US20120290885A1 (en) * 2011-05-12 2012-11-15 Lsi Corporation Oversampled clock and data recovery with extended rate acquisition
CN103036670A (zh) * 2011-12-27 2013-04-10 龙迅半导体科技(合肥)有限公司 一种时钟恢复电路及并行输出电路
WO2017207932A1 (fr) * 2016-05-31 2017-12-07 Gorgy Timing Circuit d'arbitrage temporel
CN107665033A (zh) * 2017-08-28 2018-02-06 上海集成电路研发中心有限公司 一种具有复位去毛刺功能的数字逻辑电路模块
CN107943738A (zh) * 2017-11-28 2018-04-20 珠海全志科技股份有限公司 时钟数据恢复电路及实现方法
CN212276404U (zh) * 2019-07-22 2021-01-01 珠海泰芯半导体有限公司 滤波单元、时钟数据恢复电路及usb时钟数据恢复电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高宁;桂江华;吴江;: "一种改进型盲过采样时钟数据恢复电路", 电子与封装, no. 12, 20 December 2017 (2017-12-20), pages 25 - 27 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109274607A (zh) * 2018-11-09 2019-01-25 国网宁夏电力有限公司电力科学研究院 一种百/千兆自适应光以太网物理层实现电路
CN109274607B (zh) * 2018-11-09 2020-09-11 国网宁夏电力有限公司电力科学研究院 一种百/千兆自适应光以太网物理层实现电路
CN113886300A (zh) * 2021-09-23 2022-01-04 珠海一微半导体股份有限公司 一种总线接口的时钟数据自适应恢复系统及芯片
CN113886315B (zh) * 2021-09-23 2024-05-03 珠海一微半导体股份有限公司 一种时钟数据恢复系统、芯片及时钟数据恢复方法
CN113886300B (zh) * 2021-09-23 2024-05-03 珠海一微半导体股份有限公司 一种总线接口的时钟数据自适应恢复系统及芯片

Also Published As

Publication number Publication date
CN212276404U (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
CN110489372A (zh) 滤波单元、时钟数据恢复电路及高速usb时钟数据恢复电路
Nanda et al. Universal asynchronous receiver and transmitter (uart)
JP5651171B2 (ja) コンピュータメモリテスト構造
CN103036670B (zh) 一种时钟恢复电路及并行输出电路
CN111541447B (zh) Pam4接收机用时钟数据恢复电路及pam4接收机
CN104639477B (zh) 用于高速网络初始化的反向通道通信
CN103954904B (zh) 硬件木马测试系统
CN104008078B (zh) 一种基于fpga的数据传输板之间进行高速传输的方法
CN104579570B (zh) 数据接收器、数据接收系统和数据传输系统
CN107329915A (zh) 通过高速SerDes接口恢复低速数据的方法及系统
CN109656856A (zh) 利用fpga实现非复用总线与复用总线互联装置及方法
CN106021025A (zh) 一种过采样数据时钟恢复的fpga实现系统及方法
CN110515879B (zh) 一种异步传输装置及其传输方法
CN111949590B (zh) 一种可跨fpga平台的高速通讯方法
CN102200565B (zh) 一种芯片测试装置
CN1794671A (zh) 通用串行总线物理层收发器嵌入式自我测试的方法及装置
CN102547196B (zh) 数字视频接口数据恢复电路
CN109188165A (zh) 一种网线测试设备
CN1161901C (zh) 光通信系统中上行高速数据的同步接收方法与电路
CN109189624B (zh) 一种海量信息处理器单粒子试验实现方法及单粒子试验板
Zhang Research on multi-channel data acquisition system of production index information based on genetic algorithm
CN109088619A (zh) 一种使能信号产生方法及电路
CN115065429A (zh) 一种基于眼图的高速信号频率测试方法
CN1794200A (zh) 定序器和定序方法
CN107508662A (zh) 一种时钟恢复电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination