CN101202615A - 一种突波滤波器及具有该滤波器的时钟数据恢复电路 - Google Patents
一种突波滤波器及具有该滤波器的时钟数据恢复电路 Download PDFInfo
- Publication number
- CN101202615A CN101202615A CNA2006101195498A CN200610119549A CN101202615A CN 101202615 A CN101202615 A CN 101202615A CN A2006101195498 A CNA2006101195498 A CN A2006101195498A CN 200610119549 A CN200610119549 A CN 200610119549A CN 101202615 A CN101202615 A CN 101202615A
- Authority
- CN
- China
- Prior art keywords
- data
- surging
- clock
- circuit
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供了一种突波滤波器，涉及数字时钟数据恢复(CDR)电路。现有的CDR电路存在难以消除突波干扰的问题。本发明的突波滤波器包括：第一逻辑电路，用于接收过采样锁存数据和滤波数据，探测对应于相邻三个时钟相位的数据是否符合(0，1，0)或(1，0，1)组合，若符合，则产生数据探测信号；第二逻辑电路，用于接收第一逻辑电路发送的数据探测信号，以及时钟数据恢复电路反馈回的数据跳变信号，基于该两个信号判断对应于相邻三个时钟相位的数据中是否存在突波；以及第三逻辑电路，根据第二逻辑电路的判断结果，产生相应的滤波数据，并将滤波数据反馈回第一逻辑电路。采用本发明的滤波器可在突波进入CDR后级电路之前，将突波信号过滤掉，以降低CDR电路的误码率，提高电路可靠性。
Description
技术领域
本发明属于集成电路制造领域，涉及数字时钟数据恢复电路，具体地说，是一种防止突波干扰的滤波器及具有该滤波器的时钟数据恢复电路。
背景技术
数字时钟数据恢复(CDR，Clock and Data Recovery)电路的数据恢复主要通过过采样(over-sampling)来探测数据跳变相位(data transition phase)，并选择合适的采样相位(sampling phase)来采样和恢复数据。图1为一种现有的采用8倍过采样率的数字CDR电路，该电路将抖动(jitter)限定在每个数据跳变边沿的两个时钟相位内。图中，φ0到φ7分别对应8个过采样相位，相邻两个φ0之间为一个数据，抖动只会发生在数据跳变边沿的φ7到φ1范围内，因此，对于一个数据而言，其跳变可能发生在相位φ0或φ1，使得系统判定跳变相位为φ0或φ1。如果系统设定采样相位和跳变相位间隔三个相位(根据不同的CDR电路可以设定不同值)，则采样相位将被设定为φ3或φ4，从而，该采样时钟相位落在每个输入数据持续时间段的中央，能够提供较高的抗抖动性及较低的误码率(BER，BitError Rate)。
然而，在目前广泛使用的高速CDR电路中，具有较高的抗抖动性并不能保证具有较低的误码率。在一个具有较高抗抖动性能的CDR电路中，由于采样相位总是处于输入数据持续时间段的中央，因此，单凭抖动是不会产生误码率的。真正导致误码率的原因主要是突波(glitch)干扰，突波是由不明原因的噪声或者发射电路和接收电路之间不同步的电源或地跳变引起的。当突波发生在任一过采样时钟相位处，就会导致CDR电路的误操作，并引起高误码率。
显然，如果突波正好发生在采样相位处，则由于输出的恢复数据是突波而不是实际数据，故将导致比特误差。即使突波不发生在采样相位，也有可能造成比特误差。如图2所示，突波发生在φ5，使得CDR电路探测到错误的跳变相位φ5，并进而选择了错误的采样相位φ0，其结果导致在对下一个数据进行采样时，产生一个比特误差。因此，产生在任一过采样相位(φ0到φ7)上的突波都可能引起例如直接输出错误数据，或使得CDR电路探测到错误的跳变相位导致下一个数据输出错误的比特误差。
突波正好发生在过采样时钟相位处的概率与过采样时钟相位的间隔时间成比例。如果过采样时钟相位间隔远大于突波持续时间，则不容易采样出一个错误数据。如图3所示，由于突波的持续时间与相位间隔TI相比非常小，它在图中仅被表示为一条细线，因此，突波恰好发生在过采样时钟相位处的概率非常小。图3所示的情况一般只会在数据率非常低的条件下发生，例如：在一个输入数据率为10M bps，采用8倍过采样率的CDR电路中，相邻过采样时钟相位的间隔T1为1/(10M×8)＝12500ps，如果产生的突波的持续时间TG为75ps，则突波恰好发生在过采样时钟相位处的概率仅为0.6％(75/12500)，可以忽略。然而，当输入数据率增加到1.65G bps时，间隔T1变为75ps，与突波的持续时间TG相等，则突波恰好发生在过采样时钟相位处的概率为100％(75/75)，即一旦有突波产生，电路就会采样出一个错误数据，图2显示了这种情形。由此可知，当输入数据率提高时，突波导致比特误差的情况也会加重。
专利号为US 6,545,507的美国专利中公开了一种防抖动CDR电路，通过在CDR电路的前级部分添加一逻辑电路，过滤抖动信号，以降低CDR电路的误码率。然而，由于该方案仅针对抖动干扰(只发生在数据边沿)，而不适用于突波干扰(可能发生在数据任何位置)，因此，需要一种能够有效防止高速串行数据通信中产生突波干扰的CDR电路。
发明内容
本发明的目的在于提供一种突波滤波器及具有该滤波器的时钟数据恢复电路，通过该滤波器可在突波进入CDR后级电路之前，将突波信号过滤掉，以降低CDR电路的误码率，提高CDR电路的可靠性。
为了达到上述目的，本发明提供一种突波滤波器，设置于一时钟数据恢复电路中，该时钟数据恢复电路接收串行输入数据和时钟信号，并产生对应于不同相位的时钟信号的过采样锁存数据，该时钟数据恢复电路还能够探测是否产生了对应于某一时钟相位的数据跳变，并产生相应的数据跳变信号，所述的突波滤波器按照时钟相位的顺序，依次检测每一位过采样锁存数据，并基于前一位过采样锁存数据经突波滤波器后产生的滤波数据，判断后一位过采样锁存数据是否为突波，其实质性特点在于，所述的突波滤波器包括：第一逻辑电路，用于接收过采样锁存数据和滤波数据，探测对应于相邻三个时钟相位的数据是否符合(0，1，0)或(1，0，1)组合，如果符合，则产生一数据探测信号；第二逻辑电路，用于接收第一逻辑电路发送的数据探测信号，以及时钟数据恢复电路反馈回的数据跳变信号，基于该两个信号判断所述的对应于相邻三个时钟相位的数据中是否存在突波；以及第三逻辑电路，根据第二逻辑电路的判断结果，产生相应的滤波数据，并将滤波数据反馈回第一逻辑电路。
在上述的突波滤波器中，所述的对应于相邻三个时钟相位的数据中，依次包括一位滤波数据和两位过采样锁存数据。
在上述的突波滤波器中，所述第一逻辑电路产生的数据探测信号包含符合(0，1，0)或(1，0，1)组合的三位数据中第二位数据的相位信息。
在上述的突波滤波器中，所述第二逻辑电路比较符合(0，1，0)或(1，0，1)组合的三位数据中第二位数据的相位和时钟数据恢复电路反馈回的数据跳变相位是否相同，如果相同，则判断该第二位数据不是突波；如果不相同，则判断该第二位数据是突波。
在上述的突波滤波器中，所述第三逻辑电路对突波数据执行取反操作，并保持非突波数据不变。
本发明的另一方案是提供一种时钟数据恢复电路，其至少包括一前级电路，用于接收串行输入数据及时钟信号，并产生对应于不同相位的时钟信号的过采样锁存数据；以及一后级电路，用于对输入数据执行特定的数据恢复逻辑，所述的数据恢复逻辑至少包括探测是否产生了对应于某一时钟相位的数据跳变，并产生相应的数据跳变信号，其实质性特点在于，所述的时钟数据恢复电路还包括一突波滤波器，设置在前级电路和后级电路之间，所述的突波滤波器按照时钟相位的顺序，依次检测每一位过采样锁存数据，并基于前一位过采样锁存数据经突波滤波器后产生的滤波数据，判断后一位过采样锁存数据是否为突波，所述的突波滤波器包括：第一逻辑电路，用于接收过采样锁存数据和滤波数据，探测对应于相邻三个时钟相位的数据是否符合(0，1，0)或(1，0，1)组合，如果符合，则产生一数据探测信号；第二逻辑电路，用于接收第一逻辑电路发送的数据探测信号，以及时钟数据恢复电路反馈回的数据跳变信号，基于该两个信号判断所述的对应于相邻三个时钟相位的数据中是否存在突波；以及第三逻辑电路，根据第二逻辑电路的判断结果，产生相应的滤波数据，并将滤波数据反馈回第一逻辑电路。
本发明的突波滤波器及具有该滤波器的时钟数据恢复(CDR)电路，通过在CDR电路的前级和后级电路之间增加一突波滤波器，基于前一次的数据跳变信号，依次对每一位过采样锁存数据进行综合判断，探测出突波信号并将其滤除。同时，在判断过程中还采取了防误判机制，因此，不会产生有效信号被当作突波信号而被滤除的可能性，从而防止了CDR电路的误操作，提高了电路的可靠性。
附图说明
通过以下实施例并结合其附图的描述，可以进一步理解其发明的目的、具体结构特征和优点。其中，附图为：
图1为现有的采用8倍过采样率的数字CDR电路的抖动发生情况示意图；
图2为现有的采用8倍过采样率的数字CDR电路的突波发生情况示意图；
图3为过采样时钟相位间隔远大于突波持续时间的示意图；
图4为本发明一具体实施例的CDR电路示意图；
图5为本发明的突波滤波器的一种具体实现方式的电路图。
具体实施方式
以下将对本发明的防止突波干扰的滤波器及具有该滤波器的时钟数据恢复电路作进一步的详细描述。
本发明的突波滤波器可应用于数字CDR电路。图4为本发明一具体实施例的CDR电路示意图，该CDR电路包括前级电路，于本实施例中，前级电路由过采样锁存器构成，用于接收串行输入数据和时钟信号，并产生对应于不同相位...φN-1，φN，φN+1...的时钟信号的过采样锁存数据...DN-1，DN，DN+1...。突波滤波器被设置在前级电路的输出端，用于过滤突波干扰信号，突波滤波器的输出端连接至后级电路，用于对输入数据执行特定的数据恢复逻辑，该逻辑至少包括探测是否产生了对应于某一时钟相位的数据跳变，并产生相应的数据跳变信号...PTPN-1，PTPN，PTPN+1...，例如：当CDR电路判断数据跳变发生在φN相位时，PTPN的值为1，否则为0。该数据跳变信号...PTPN-1，PTPN，PTPNN+1...被接回到突波滤波器，用于突波信号的判定。
所述的突波滤波器按照时钟相位的顺序，依次检测每一位过采样锁存数据，并基于前一位过采样锁存数据经突波滤波器后产生的滤波数据，判断后一位过采样锁存数据是否为突波，该滤波器主要包括三个逻辑电路：第一逻辑电路，用于接收过采样锁存数据...DN-1，DN，DN+1...和滤波数据...FDN-1，FDN，FDN+1...，探测对应于相邻三个时钟相位的数据是否符合(0，1，0)或(1，0，1)组合，如果符合，则产生一数据探测信号；第二逻辑电路，用于接收第一逻辑电路发送的数据探测信号和后级电路反馈回的数据跳变信号...PTPN-1，PTPN，PTPN+1...，基于该两个信号判断所述的对应于相邻三个时钟相位的数据中是否存在突波；以及第三逻辑电路，根据第二逻辑电路的判断结果，产生相应的滤波数据，并将滤波数据反馈回第一逻辑电路。
在该突波滤波器中，第一逻辑电路探测对应于相邻三个时钟相位φN-1，φN，φN+1的一位滤波数据和两位过采样锁存数据(FDN-1，DN，DN+1)是否符合(0，1，0)或(1，0，1)组合，如果符合，则中间一位数据DN可能是突波数据，由第一逻辑电路记录该位数据的相位φN。
以一个8倍过采样率的CDR电路为例，假定串行输入的三个数据依次为(0，1，0)，则在理想情况下(没有突波干扰)，经过采样后的锁存数据为：0000000011111111 00000000。如果第二个数据中产生突波信号“0”，则可能列出8种情况，参见表1，其中，以第二个数据的十六进制表达方式来指代每一种情况。
按照第二逻辑电路的判断规则对该三个数据进行判断，则可以归纳出如下四种情形：a)不存在(0，1，0)或(1，0，1)组合，如情况7F和FE，这两种情况类似于图1所示的抖动情形，现有的CDR电路都具有克服抖动的能力，故忽略这两种情况；b)只存在(1，0，1)组合，如情况DF，EF，F7和FB，针对这四种情况，只需将(1，0，1)组合中的“0”位取反，即能有效滤除突波信号；c)同时存在(0，1，0)和(1，0，1)组合，如情况BF，需要进一步判断；d)同时存在(1，0，1)和(0，1，0)组合，如情况FD，也需要进一步判断。
如果将上述c)情形中(0，1，0)组合中的“1”位(有效数据)当作突波取反，则会使后级电路判断出错误的数据跳变相位，可能导致CDR电路的误动作。因此，本发明针对该情形设置了第二逻辑电路，用于执行如下判断：根据CDR后级电路反馈回的数据跳变信号PTP判断(0，1，0)和(1，0，1)组合的三位数据中第二位数据的相位φ是否与前一次的数据跳变相位相同，如果相同，则判断该位数据不是突波，保持其不变；如果不相同，则判断该位数据是突波，由第三逻辑电路对其执行取反操作。以BF情况00000000 10111111 000000为例，由于第一逻辑电路探测到的(0，1，0)组合中的“1”位所在的相位与CDR后级电路反馈回的前一次的数据跳变相位相同，而(1，0，1)组合中的“0”位所在的相位与前一次的数据跳变相位不同，故第二逻辑电路判断该“1”位不是突波，保持其不变；该“0”位是突波，对其执行取反操作，从而使经由滤波器输出的数据变为理想情况下的情形，防止了误判的产生。
除了需要结合前一次的数据跳变信号PTP判断过采样锁存数据是否为突波外，还需要按照时钟相位的顺序依次判断每一位过采样锁存数据是否为突波，并依序对判断后的每一位数据执行相应的逻辑操作，如此设置的原因是：在上述d)情形(即FD情况00000000 11111101 00000000)中，如果不按次序，同时探测是否存在(1，0，1)或(0，1，0)组合并同时执行逻辑操作的话，则第一逻辑电路将同时探测到该两种组合。由于该(1，0，1)组合中的“0”位和(0，1，0)组合中的“1”位所在的相位都不是前一次的数据跳变相位，因此该两位数据都被判定为突波数据，由第三逻辑电路同时对该两位数据执行取反操作，使得经由滤波器输出的数据变为00000000 11111110 00000000，导致CDR电路判断出的第三个数据的跳变相位比实际跳变相位提前1位。但是如果按照时钟相位的顺序依次判断，并且利用前一位的滤波结果FD判断后一位数据是否为突波的话，则第一逻辑电路探测到(1，0，1)组合后，即对该组合中的“0”位取反，使滤波后的数据变为：00000000 11111111 00000000，从而在对下一位数据进行判断的时候，不会再探测到(0，1，0)组合，也就避免了误判的产生。
同样地，如果串行输入的三个数据依次为(1，0，1)，则当第二个数据中产生突波信号“1”时，也可列出8种情况，参见表2。其中，情况40与前述情况BF类似，情况02与前述情况FD类似。采用本发明的突波滤波器同样能有效滤除突波，并且不会对有效数据进行取反导致误操作。
图5为本发明的突波滤波器的一种具体实现方式的电路图，为了简化说明，图中仅以任意三个相邻的时钟相位φN-1，φN，φN+1为例进行说明。其中，对应时钟相位φN-1的过采样锁存数据DN-1已通过滤波器检测，其滤波数据FDN-1和对应时钟相位φN，φN+1的过采样锁存数据DN，DN+1从突波滤波器的第一逻辑电路输入。第一逻辑电路通过执行以下逻辑：
[(FDN-1·DN·DN+1)+(FDN-1·DN·DN+1)]
对相邻三个时钟相位所对应的数据FDN-1，DN，DN+1是否符合(0，1，0)或(1，0，1)组合进行判断，如果符合，则判定中间一位数据DN可能是突波。
接着由第二逻辑电路根据CDR后级电路反馈回的数据跳变信号PTPN判断DN是否为突波信号，如果前一次的数据跳变相位与DN所在的相位φN相同，则DN不是突波；反之，则DN是突波。至此，该突波滤波器第一、第二逻辑电路的输出(F)表达式为：
F＝[(FDN-1·DN·DN+1)+(FDN-1·DN·DN+1)]·PTPN
如果F＝0，对应于DN不是突波的情形，则从滤波器输出的信号FDN仍旧为DN不变；如果F＝1，对应于DN是突波的情形，则由第三逻辑电路对DN取反，使得从滤波器输出的信号FDN变为DN，通过该滤波器电路即能有效防止突波干扰。
表1
| 情况 | 第一个8倍过采样率锁存数据 | 第二个8倍过采样率锁存数据 | 第三个8倍过采样率锁存数据 | 对DN位的逻辑操作 |
| 7F | 00000000 | 01111111 | 00000000 | 忽略 |
| BF | 00000000 | 10111111 | 00000000 | 判断 |
| DF | 00000000 | 11011111 | 00000000 | DN |
| EF | 00000000 | 11101111 | 00000000 | DN |
| F7 | 00000000 | 11110111 | 00000000 | DN |
| FB | 00000000 | 11111011 | 00000000 | DN |
| FD | 00000000 | 11111101 | 00000000 | 判断 |
| FE | 00000000 | 11111110 | 00000000 | 忽略 |
表2
| 情况 | 第一个8倍过采样率锁存数据 | 第二个8倍过采样率锁存数据 | 第三个8倍过采样率锁存数据 | 对DN位的逻辑操作 |
| 80 | 11111111 | 10000000 | 11111111 | 忽略 |
| 40 | 11111111 | 01000000 | 11111111 | 判断 |
| 20 | 11111111 | 00100000 | 11111111 | DN |
| 10 | 11111111 | 00010000 | 11111111 | DN |
| 08 | 11111111 | 00001000 | 11111111 | DN |
| 04 | 11111111 | 00000100 | 11111111 | DN |
| 02 | 11111111 | 00000010 | 11111111 | 判断 |
| 01 | 11111111 | 00000001 | 11111111 | 忽略 |
Claims (10)
1.一种突波滤波器，设置于一时钟数据恢复电路中，该时钟数据恢复电路接收串行输入数据和时钟信号，并产生对应于不同相位的时钟信号的过采样锁存数据，该时钟数据恢复电路还能够探测是否产生了对应于某一时钟相位的数据跳变，并产生相应的数据跳变信号，所述的突波滤波器按照时钟相位的顺序，依次检测每一位过采样锁存数据，并基于前一位过采样锁存数据经突波滤波器后产生的滤波数据，判断后一位过采样锁存数据是否为突波，其特征在于，所述的突波滤波器包括：
第一逻辑电路，用于接收过采样锁存数据和滤波数据，探测对应于相邻三个时钟相位的数据是否符合(0，1，0)或(1，0，1)组合，如果符合，则产生一数据探测信号；
第二逻辑电路，用于接收第一逻辑电路发送的数据探测信号，以及时钟数据恢复电路反馈回的数据跳变信号，基于该两个信号判断所述的对应于相邻三个时钟相位的数据中是否存在突波；以及
第三逻辑电路，根据第二逻辑电路的判断结果，产生相应的滤波数据，并将滤波数据反馈回第一逻辑电路。
2.如权利要求1所述的突波滤波器，其特征在于：所述的对应于相邻三个时钟相位的数据中，依次包括一位滤波数据和两位过采样锁存数据。
3.如权利要求1所述的突波滤波器，其特征在于，所述第一逻辑电路产生的数据探测信号包含：符合(0，1，0)或(1，0，1)组合的三位数据中，第二位数据的相位信息。
4.如权利要求3所述的突波滤波器，其特征在于：所述第二逻辑电路比较符合(0，1，0)或(1，0，1)组合的三位数据中第二位数据的相位和时钟数据恢复电路反馈回的数据跳变相位是否相同，如果相同，则判断该第二位数据不是突波；如果不相同，则判断该第二位数据是突波。
5.如权利要求1所述的突波滤波器，其特征在于：所述第三逻辑电路对突波数据执行取反操作，并保持非突波数据不变。
6.一种时钟数据恢复电路，其至少包括一前级电路，用于接收串行输入数据及时钟信号，并产生对应于不同相位的时钟信号的过采样锁存数据；以及一后级电路，用于对输入数据执行特定的数据恢复逻辑，所述的数据恢复逻辑至少包括探测是否产生了对应于某一时钟相位的数据跳变，并产生相应的数据跳变信号，其特征在于，所述的时钟数据恢复电路还包括一突波滤波器，设置在前级电路和后级电路之间，所述的突波滤波器按照时钟相位的顺序，依次检测每一位过采样锁存数据，并基于前一位过采样锁存数据经突波滤波器后产生的滤波数据，判断后一位过采样锁存数据是否为突波，所述的突波滤波器包括：第一逻辑电路，用于接收过采样锁存数据和滤波数据，探测对应于相邻三个时钟相位的数据是否符合(0，1，0)或(1，0，1)组合，如果符合，则产生一数据探测信号；第二逻辑电路，用于接收第一逻辑电路发送的数据探测信号，以及时钟数据恢复电路反馈回的数据跳变信号，基于该两个信号判断所述的对应于相邻三个时钟相位的数据中是否存在突波；以及第三逻辑电路，根据第二逻辑电路的判断结果，产生相应的滤波数据，并将滤波数据反馈回第一逻辑电路。
7.如权利要求6所述的时钟数据恢复电路，其特征在于：所述的对应于相邻三个时钟相位的数据中，依次包括一位滤波数据和两位过采样锁存数据。
8.如权利要求6所述的时钟数据恢复电路，其特征在于，所述第一逻辑电路产生的数据探测信号包含：符合(0，1，0)或(1，0，1)组合的三位数据中，第二位数据的相位信息。
9.如权利要求8所述的时钟数据恢复电路，其特征在于：所述第二逻辑电路比较符合(0，1，0)或(1，0，1)组合的三位数据中第二位数据的相位和后级电路反馈回的数据跳变相位是否相同，如果相同，则判断该第二位数据不是突波；如果不相同，则判断该第二位数据是突波。
10.如权利要求6所述的时钟数据恢复电路，其特征在于：所述第三逻辑电路对突波数据执行取反操作，并保持非突波数据不变。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610119549A CN101202615B (zh) | 2006-12-13 | 2006-12-13 | 一种突波滤波器及具有该滤波器的时钟数据恢复电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610119549A CN101202615B (zh) | 2006-12-13 | 2006-12-13 | 一种突波滤波器及具有该滤波器的时钟数据恢复电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101202615A true CN101202615A (zh) | 2008-06-18 |
| CN101202615B CN101202615B (zh) | 2010-05-12 |
Family
ID=39517599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610119549A Active CN101202615B (zh) | 2006-12-13 | 2006-12-13 | 一种突波滤波器及具有该滤波器的时钟数据恢复电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101202615B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101610083B (zh) * | 2009-06-19 | 2012-10-10 | 中兴通讯股份有限公司 | 一种高速多路时钟数据恢复电路 |
| CN103004128A (zh) * | 2010-07-26 | 2013-03-27 | 日本电气株式会社 | 通信设备、通信系统、通信方法及程序 |
| CN103428755A (zh) * | 2012-05-22 | 2013-12-04 | 马维尔国际有限公司 | 确定小区信号的测量结果的方法、装置和用户设备 |
| CN103424660A (zh) * | 2012-11-13 | 2013-12-04 | 万高(杭州)科技有限公司 | Rs-485通讯接口极性检测装置、方法及芯片 |
| CN103633961A (zh) * | 2012-08-21 | 2014-03-12 | Nxp股份有限公司 | 假信号滤波器电路和方法 |
| CN109545113A (zh) * | 2018-09-30 | 2019-03-29 | 合肥鑫晟光电科技有限公司 | 一种异常数据处理方法及装置 |
| CN110489372A (zh) * | 2019-07-22 | 2019-11-22 | 珠海泰芯半导体有限公司 | 滤波单元、时钟数据恢复电路及高速usb时钟数据恢复电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3636657B2 (ja) * | 2000-12-21 | 2005-04-06 | Ｎｅｃエレクトロニクス株式会社 | クロックアンドデータリカバリ回路とそのクロック制御方法 |
| DE10122621B4 (de) * | 2001-05-10 | 2006-07-27 | Infineon Technologies Ag | Verfahren zum Bestimmen einer Referenztaktphase aus bandbegrenzten digitalen Datenströmen |
| US6545507B1 (en) * | 2001-10-26 | 2003-04-08 | Texas Instruments Incorporated | Fast locking CDR (clock and data recovery circuit) with high jitter tolerance and elimination of effects caused by metastability |
-
2006
- 2006-12-13 CN CN200610119549A patent/CN101202615B/zh active Active
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101610083B (zh) * | 2009-06-19 | 2012-10-10 | 中兴通讯股份有限公司 | 一种高速多路时钟数据恢复电路 |
| CN103004128A (zh) * | 2010-07-26 | 2013-03-27 | 日本电气株式会社 | 通信设备、通信系统、通信方法及程序 |
| CN103428755A (zh) * | 2012-05-22 | 2013-12-04 | 马维尔国际有限公司 | 确定小区信号的测量结果的方法、装置和用户设备 |
| CN103428755B (zh) * | 2012-05-22 | 2018-07-31 | 马维尔国际有限公司 | 确定小区信号的测量结果的方法、装置和用户设备 |
| CN103633961A (zh) * | 2012-08-21 | 2014-03-12 | Nxp股份有限公司 | 假信号滤波器电路和方法 |
| US9590605B2 (en) | 2012-08-21 | 2017-03-07 | Nxp B.V. | Glitch filter circuit and method |
| CN103424660A (zh) * | 2012-11-13 | 2013-12-04 | 万高(杭州)科技有限公司 | Rs-485通讯接口极性检测装置、方法及芯片 |
| CN103424660B (zh) * | 2012-11-13 | 2016-05-18 | 万高(杭州)科技有限公司 | Rs-485通讯接口极性检测装置、方法及芯片 |
| CN109545113A (zh) * | 2018-09-30 | 2019-03-29 | 合肥鑫晟光电科技有限公司 | 一种异常数据处理方法及装置 |
| CN110489372A (zh) * | 2019-07-22 | 2019-11-22 | 珠海泰芯半导体有限公司 | 滤波单元、时钟数据恢复电路及高速usb时钟数据恢复电路 |
| CN110489372B (zh) * | 2019-07-22 | 2024-07-26 | 珠海泰芯半导体有限公司 | 滤波单元、时钟数据恢复电路及高速usb时钟数据恢复电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101202615B (zh) | 2010-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101202615B (zh) | 一种突波滤波器及具有该滤波器的时钟数据恢复电路 | |
| US7174484B2 (en) | Data transmission system | |
| EP2005633B1 (en) | Asymmetrical io method and system | |
| US7684517B2 (en) | Reducing power consumption in signal detection | |
| CN100483946C (zh) | 数字锁相环电路和方法 | |
| CN101459504B (zh) | 通信系统、接收装置和接收方法 | |
| WO1999055000A2 (en) | Differential receiver using a delay lock loop to compensate skew | |
| KR20200041425A (ko) | 트랜지션 검출기 및 이를 포함하는 클록 데이터 복원기 | |
| CN102122956B (zh) | 相位选择器与相位选择方法以及时钟脉冲数据恢复电路 | |
| US7986252B1 (en) | System and method for removing glitches from a bit stream | |
| US6389090B2 (en) | Digital clock/data signal recovery method and apparatus | |
| EP1845651B1 (en) | Method and apparatus for controlling transmission frequency in serial advanced technology attachment | |
| US10129017B1 (en) | Loss of signal detection on CDR | |
| US7826581B1 (en) | Linearized digital phase-locked loop method for maintaining end of packet time linearity | |
| KR20050008678A (ko) | 초기화 시퀀스를 갖는 클럭 복구용 ｐｌｌ | |
| US7509515B2 (en) | Method and system for communicated client phase information during an idle period of a data bus | |
| EP1292078B1 (en) | Receiver with three decision circuits | |
| CN116015324A (zh) | 一种强化抗干扰的uart数据接收装置及其接收方法 | |
| KR101515360B1 (ko) | 저 레이턴시 직렬 상호 접속 아키텍처에서의 피드백 루프의 제공 | |
| GB1560270A (en) | Data transmission | |
| CN103455461B (zh) | 用于提高rs485总线通信可靠性的方法 | |
| US20010028693A1 (en) | Method and circuit for glithch-free changing of clocks having different phases | |
| CN1307566C (zh) | 时钟及数据恢复电路 | |
| US6181757B1 (en) | Retiming method and means | |
| US8295421B1 (en) | Data communications circuitry with high jitter tolerance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111118 Address after: 201203 No. 18 Zhangjiang Road, Shanghai Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 No. 18 Zhangjiang Road, Shanghai Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |