CN207218713U - 一种时钟恢复电路 - Google Patents

Abstract

本实用新型提供了一种时钟恢复电路，包括：过采样及边沿检测电路、边沿计数及投票选择电路、时钟选择电路。本实用新型在每次选择最优的相位时钟时，是从所有的相位时钟中选择出一个最优的相位时钟，没有采用现有技术中的从上一次未选择的相位时钟之中选择出一个最优的相位时钟，进而能够当每次选择出最优的相位时钟时，都能使用最优的相位时钟准确快速的采样接收到的串行数据，降低串行数据采样失败的概率。

Description

一种时钟恢复电路

技术领域

本实用新型涉及高速串行数据传输领域，更具体地说，涉及一种时钟恢复电路。

背景技术

USB2.0高速串行数据传输系统包含发送电路和接收电路，USB2.0高速串行数据传输没有将数据同步时钟和数据一起传输，因而在接收端需要使用本地时钟和接收到的串行数据恢复出同步时钟用来采样和同步串行数据。

目前常用的中高速数据时钟恢复的方法为空间过采样法，通常使用N个相邻相位间隔相同、且频率与数据率相同的同频时钟同时采样数据，对采样到的数据进行处理找出最优的相位时钟，在使用空间过采样方法时，选择出最优的相位时钟，以及使用选择出的相位时钟去采样串行数据的过程包括：

首先从所有的相位时钟中选择出一个最优的相位时钟，进而使用选择出的相位时钟去采样接收的串行数据，此后，从剩余的相位时钟中选择出一个最优的相位时钟，使用新选择出的相位时钟去继续采样接收的串行数据。

当第一次选择的相位时钟仍然好于第二次选择出的相位时钟，此时使用第二次选择出的相位时钟继续采样接收的串行数据，可能会造成部分串行数据采样失败。

实用新型内容

为解决当第一次选择的相位时钟仍然好于第二次选择出的相位时钟，此时使用第二次选择出的相位时钟继续采样接收的串行数据，可能会造成部分串行数据采样失败的问题，本实用新型提供一种时钟恢复电路。

为实现上述目的，本实用新型提供如下技术方案：

一种时钟恢复电路，包括：

过采样及边沿检测电路、边沿计数及投票选择电路、时钟选择电路；

所述过采样及边沿检测电路、所述边沿计数及投票选择电路、所述时钟选择电路依次连接；

所述过采样及边沿检测电路，用于在每次从所有的相位时钟中选择出一个最优的相位时钟时，使用N个相位时钟同时采样串行数据，根据相邻两个相位时钟的采样结果确定数据跳变沿位置；其中，N为正整数且N不小于2；

所述边沿计数及投票选择电路，用于根据每个数据跳变沿位置的数据跳变沿个数，从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置，并将选择的数据跳变沿位置发送到所述时钟选择电路；

所述时钟选择电路，用于根据接收的数据跳变沿位置，从所述N个相位时钟中选择出一个最优的相位时钟，以使数据采样及串转并电路根据选择出的相位时钟采样所述串行数据。

优选地，所述过采样及边沿检测电路用于根据相邻两个相位时钟的采样结果确定数据跳变沿位置时，具体用于：

将相邻两个相位时钟的采样结果异或，得到数据边沿的位置。

优选地，所述边沿计数及投票选择电路用于根据每个数据跳变沿位置的数据跳变沿个数，从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置时，具体用于：

实时统计不同数据跳变沿位置的数据跳变沿个数；

从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置。

优选地，所述时钟选择电路用于根据接收的数据跳变沿位置，从所述N个相位时钟中选择出一个最优的相位时钟，以使数据采样及串转并电路根据选择出的相位时钟采样所述串行数据时，具体用于：

根据预设的数据跳变沿位置与相位时钟的对应关系，确定与接收的数据跳变沿位置对应的相位时钟，以使数据采样及串转并电路根据选择出的相位时钟采样所述串行数据。

优选地，还包括：

数据匹配电路；所述数据匹配电路与所述数据采样及串转并电路连接；

所述数据匹配电路，用于匹配输入到所述过采样及边沿检测电路的串行数据与输入到所述数据采样及串转并电路的串行数据的传输延迟，以保证数据采样及串转并电路中输入的所述串行数据中的数据、恢复时钟的相对关系与过采样及边沿检测电路中输入的所述串行数据中的数据、与所述串行数据中的恢复时钟对应的相位时钟的相对关系保持一致。

优选地，所述N为6。

从上述技术方案可以看出，本实用新型提供了一种时钟恢复电路，本实用新型在每次选择最优的相位时钟时，是从所有的相位时钟中选择出一个最优的相位时钟，没有采用现有技术中的从上一次未选择的相位时钟之中选择出一个最优的相位时钟，进而能够当每次选择出最优的相位时钟时，都能使用最优的相位时钟准确快速的采样接收到的串行数据，降低串行数据采样失败的概率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本实用新型提供的一种时钟恢复电路的结构示意图；

图2为本实用新型提供的一种过采样及边沿检测电路的结构示意图；

图3为本实用新型提供的一种边沿计数及投票选择电路的结构示意图；

图4为本实用新型提供的一种计数及投票表决电路的结构示意图；

图5为本实用新型提供的一种时钟选择电路的结构示意图；

图6为本实用新型提供的一种数据采样及串转并电路的结构示意图；

图7为本实用新型提供的一种时钟恢复方法的方法流程图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提供了一种时钟恢复电路，参照图1，包括：

过采样及边沿检测电路101、边沿计数及投票选择电路103、时钟选择电路104。

过采样及边沿检测电路101、边沿计数及投票选择电路103、时钟选择电路104依次连接，N个相位时钟102与过采样及边沿检测电路101、边沿计数及投票选择电路103、时钟选择电路104分别连接、N为正整数且N不小于2，优选的，N为6。

N个相位时钟102中的每个相位时钟，用于提供时钟信号到过采样及边沿检测电路101、边沿计数及投票选择电路103、时钟选择电路104；

过采样及边沿检测电路101，用于在每次从所有的相位时钟中选择出一个最优的相位时钟时，使用N个相位时钟同时采样串行数据，根据相邻两个相位时钟的采样结果确定数据跳变沿位置；

边沿计数及投票选择电路103，用于根据每个数据跳变沿位置的数据跳变沿个数，从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置，并将选择的数据跳变沿位置发送到所述时钟选择电路；其中，预设数值是技术人员提前设定的。

时钟选择电路104，用于根据接收的数据跳变沿位置，从所述N个相位时钟中选择出一个最优的相位时钟，以使数据采样及串转并电路105根据选择出的相位时钟采样所述串行数据。

可选的，在本实施例的基础上，还包括：

数据匹配电路106；数据匹配电路106与数据采样及串转并电路105连接；

数据匹配电路106，用于匹配输入到所述过采样及边沿检测电路101的串行数据与输入到所述数据采样及串转并电路105的串行数据由于传输路径不同带来的传输延迟，以保证数据采样及串转并电路105中输入的所述串行数据中的数据、恢复时钟的相对关系与过采样及边沿检测电路101中输入的所述串行数据中的数据、与所述串行数据中的恢复时钟对应的相位时钟的相对关系保持一致。

具体的，上述各个电路的工作过程为：

输入的数据为串行数据，串行数据分为两路，一路用作时钟恢复，输入到过采样及边沿检测电路101中，一路用作恢复时钟采样，输入到数据匹配电路106中。时钟恢复的目的是确定相位时钟，恢复时钟采样的目的是使用确定的相位时钟对串行数据进行数据采样得到与相位时钟同步的数据。

6相位时钟是锁相环(本地晶振时钟做参考)产生的相邻相位间隔相等的480M时钟。

过采样及边沿检测电路101接收到串行数据后，使用N个相位时钟同时采样串行数据，根据相邻两个相位时钟的采样结果确定数据跳变沿位置，边沿计数及投票选择电路103根据每个数据跳变沿位置的数据跳变沿个数，从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置，并将选择的数据跳变沿位置发送到时钟选择电路104，时钟选择电路104根据接收的数据跳变沿位置，从N个相位时钟中选择出一个最优的相位时钟，数据采样及串转并电路105使用择出的相位时钟采样串行数据。

数据匹配电路106匹配输入到所述过采样及边沿检测电路101的串行数据与输入到所述数据采样及串转并电路105的串行数据由于传输路径不同带来的传输延迟，以保证数据采样及串转并电路105中输入的所述串行数据中的数据、恢复时钟的相对关系与过采样及边沿检测电路105中输入的所述串行数据中的数据、与所述串行数据中的恢复时钟对应的相位时钟的相对关系保持一致。

本实施例中，在每次选择最优的相位时钟时，是从所有的相位时钟中选择出一个最优的相位时钟，没有采用现有技术中的从上一次未选择的相位时钟之中选择出一个最优的相位时钟，进而能够当每次选择出最优的相位时钟时，都能使用最优的相位时钟准确快速的采样接收到的串行数据，降低串行数据采样失败的概率。

可选的，在上述任一实施例的基础上，过采样及边沿检测电路用于根据相邻两个相位时钟的采样结果确定数据跳变沿位置时，具体用于：

将相邻两个相位时钟的采样结果异或，得到数据边沿的位置。

具体的，过采样及边沿检测电路的电路结构图参照图2。

图2中，过采样及边沿检测电路包括多个触发器(触发器1010-触发器10211)和多个异或门(异或门1020-异或门1025)。

其中，本实施例是以6相位时钟为例，6个相位时钟的频率相同，相邻相位时钟之间的间隔是相同的，均为一个时钟周期的1/6，6个相位时钟的频率与输入的串行数据的最大数据率相同。

需要说明的是，本实施例中并没有画出所有的触发器和异或门，仅画出了部分触发器和异或门。

过采样及边沿检测电路的各个组成部件的工作过程为：

接收到的数据，即串行数据，触发器使用6相位时钟同时对输入串行数据采样，具体的，触发器1010接收的是第零个相位时钟输入的时钟信号PH0，触发器1011接收的是第一个相位时钟输入的时钟信号PH1，触发器1012接收的是第二个相位时钟输入的时钟信号PH2，触发器1013接收的是第三个相位时钟输入的时钟信号PH3，触发器1014接收的是第四个相位时钟输入的时钟信号PH4，触发器1015接收的是第五个相位时钟输入的时钟信号PH5。

6个触发器的采样结果分别对应于q0～q5,相邻相位时钟的采样结果两两异或，确定数据跳变沿的位置，并将所有输出结果送给后一级触发器采样。

对每个异或门输出的数据，进行采样，得到com01-com50，即得到不同数据跳变沿位置的跳变沿信息。其中，异或门1020输出的信号使用PH5时钟信号进行采样，异或门1021输出的信号使用PH0时钟信号进行采样，以此类推，直到异或门1025输出的信号使用PH4时钟信号进行采样。

其中，当触发器1026输出的数据为高电平时，说明数据跳变沿位置在0-1相位之间，当触发器1027输出的数据为高电平时，说明数据跳变沿位置在1-2相位之间，以此类推，直到当触发器10211输出的数据为高电平时，说明数据跳变沿位置在5-0相位之间。

需要说明的是，本实施例是以6相位时钟为例进行解释说明，此外，还可以使用其他的相位时钟。

本实施例中，给出了过采样及边沿检测电路的具体结构示意图，根据本实施例中的过采样及边沿检测电路，就能够确定每个数据跳变沿位置。

可选的，在上述任一实施例的基础上，边沿计数及投票选择电路用于根据每个数据跳变沿位置的数据跳变沿个数，从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置时，具体用于：

实时统计不同数据跳变沿位置的数据跳变沿个数；

从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置。

其中，数据跳变沿位置为两两相邻的相位时钟之间的位置。

具体的，边沿计数及投票选择电路的电路结构参照图3。

边沿计数及投票选择电路包括多个计数及投票表决电路(计数及投票表决电路1030-计数及投票表决电路1035)和多个与门(与门1040-与门1045)。PH0-PH5为不同的相位时钟输入的时钟信号，其中，本实施例仍以6相位时钟为例。com01-com50为过采样及边沿检测电路的输出信号，glb_rstn表示芯片全局复位信号，当芯片上电后，glb_rstn先置0，后置1。fc_rstn1和fc_rstn2为计数器清零及触发器复位信号，rstn1<0>、rstn2<0>、rstn1<1>、rstn2<1>……rstn1<5>、rstn2<5>为复位信号，select<0>至select<5>为最终确定的数据跳变沿位置，select<0>代表PH0和PH1之间的位置，select<1>代表PH1和PH2之间的位置，以此类推，select<5>代表PH5和PH0之间的位置，当com01-com50中的任一个为高电平时，相应的计数电路就会加1，当有一个计数电路的数据跳变沿个数达到预设数值时，产生保护protect信号，保护本计数及投票表决电路输出的select信号不被复位，同时产生rstn1和rstn2复位信号，经过过多个与门1041至与门1045，得到fc_rstn1和fc_rstn2信号，复位所有的计数及投票表决电路中的计数器及相关的触发器。没有被复位的select信号就会被输出到时钟选择电路。之后，计数及投票表决电路中的计数器重新开始计数，直到某个计数器达到预设数值。

具体的，边沿计数及投票表决电路的内部结构图参照图4。

com信号为过采样及边沿检测电路的输出，表示某一位置的边沿信息，如com01表示PH0和PH1之间的位置上数据跳变沿的信息，如果有一个跳变沿，则com01输出一个时钟周期的高电平，如果没有沿则输出低电平，com可为com01/com12/com23/com34/com45/com50；PH表示N相位时钟中的一个相位时钟，可以为PH0～PH5，PH_b为PH的反向信号；glb_rstn为芯片全局复位信号，低电平有效；fc_rstn1/fc_rstn2为计数器清零及触发器复位信号，其中fc_rstn1与glb_rstn信号逻辑与后用来清零计数器Counter，fc_rstn2与glb_rstn信号逻辑与后用来复位D触发器DFF1；GND表示低电平，经过反相器后产生高电平信号HIGH；计数器采样com的边沿信息并计数，并将结果送给比较器Comparator，当计数器的计数值与预设数值一样时，比较器输出高电平，否则输出低电平。DFF1采样比较器输出的高电平并与mux(二进一出选择器)一起锁存DFF1的输出。DFF1的输出反向产生rstn1信号，rstn1主要用来产生fc_rstn1信号，清零所有计数器。DFF2采样rstn1信号，D触发器DFF2的输入与输出逻辑或后产生rstn2信号，rstn2主要用来产生fc_rstn2信号，复位所有的D触发器DFF。DFF3采样rstn1反向后的信号，DFF3的输入与输出逻辑或后产生protect信号，用来保护计数器的计数值达到预设值时，DFF4产生的select信号不被复位。DFF4采样DFF3的输出信号输出位置选择信号select。

本实施例中，能够在每次确定数据跳变沿位置时，从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置，进而能够保证选择出的相位时钟是所有的相位时钟中最优的，保证输入的串行数据能够被正确采样。同时，设置的本电路还能够保证在相位时钟切换时不会产生毛刺。

可选的，在上述任一实施例的基础上，时钟选择电路用于根据接收的数据跳变沿位置，从所述N个相位时钟中选择出一个最优的相位时钟，以使数据采样及串转并电路根据选择出的相位时钟采样所述串行数据时，具体用于：

根据预设的数据跳变沿位置与相位时钟的对应关系，确定与接收的数据跳变沿位置对应的相位时钟，以使数据采样及串转并电路根据选择出的相位时钟采样所述串行数据。

具体的，根据接收到的数据跳变沿位置，从N个相位时钟中选择出离接收的数据跳变沿位置最远的相位时钟即为最优的数据恢复时钟，将此相位时钟送给数据采样及串转并电路用于数据采样及串并转换。

具体的，时钟选择电路的电路结构参照图5。

时钟选择电路有多个与非门、或非门和反相器，时钟选择电路的输入中，PH0-PH5为不同的相位时钟输出的时钟信号，select<0>-select<5>为计数及投票表决电路输出的信号，PH0-PH5、select<0>-select<5>信号输入到多个与非门、或非门和反相器后，最终输出recov_clock，其中，recov_clock与与select<0>-select<5>信号中的高电平信号输入到同一个与非门的相位时钟相同，即与select<0>-select<5>中的高电平信号输入到同一个与非门的相位时钟为输出。

图5中，GND表示接地端，本时钟选择电路的功能是根据select<0>-select<5>信号，选择出一个相位时钟作为恢复时钟。

需要说明的是，从图5中可以看出，当select<1>为高电平时，最终选择的相位时钟为PH3，从电路原理上来说，选择离数据跳边沿位置(select<1>代表的是PH0和PH1之间的位置)最远的相位时钟作为最优的恢复时钟。

当当前选择的最优的相位时钟与上一次选择的相位时钟相同，则继续使用上一次选择的相位时钟，如果当前选择的最优的相位时钟与上一次选择的相位时钟不相同，则更换使用的相位时钟，进而数据采样及串转并电路使用新的相位时钟去采样数据。

其中，数据采样及串转并电路的电路结构参照图6。

图6中，数据采样及串转并电路包括多个DFF(D触发器)、buffer(缓冲器)，本实施例中，采用的是4分频，即div4。Para_clk为并行输出时钟信号。

数据采样及串转并电路的输入信号为时钟选择电路输出的recov_clock、seri_data和glb_rstn信号，其中，seri_data为接收的串行数据，glb_rstn为芯片全局复位信号，当seri_data达到数据采样及串转并电路时，数据串行进入第一列DFF，通过第二列DFF并行输出。需要说明的是，本实施例中采用4分频，也可以采用其他形式的分频。

本实施例中，根据预设的数据跳变沿位置与相位时钟的对应关系，确定与接收的数据跳变沿位置对应的相位时钟，是为了保证能够使用最优的相位时钟采样串行数据。

可选的，本实用新型的另一实施例中提供了一种时钟恢复方法，参照图7，包括：

S11、过采样及边沿检测电路在每次从所有的相位时钟中选择出一个最优的相位时钟时，使用N个相位时钟同时采样串行数据，根据相邻两个相位时钟的采样结果确定数据跳变沿位置；其中，N为正整数且N不小于2；

S12、边沿计数及投票选择电路根据每个数据跳变沿位置的数据跳变沿个数，从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置，并将选择的数据跳变沿位置发送到时钟选择电路；

S13、时钟选择电路根据接收的数据跳变沿位置，从所述N个相位时钟中选择出一个最优的相位时钟，以使数据采样及串转并电路根据选择出的相位时钟采样所述串行数据。

进一步，过采样及边沿检测电路在每次从所有的相位时钟中选择出一个最优的相位时钟时，使用N个相位时钟同时采样串行数据，根据相邻两个相位时钟的采样结果确定数据跳变沿位置之前，还包括：

所述数据匹配电路匹配输入到所述过采样及边沿检测电路的串行数据与输入到所述数据采样及串转并电路的串行数据由于传输路径不同带来的延迟，以保证数据采样及串转并电路中输入的所述串行数据中的数据、恢复时钟的相对关系与过采样及边沿检测电路中输入的所述串行数据中的数据、与所述串行数据中的恢复时钟对应的相位时钟的相对关系保持一致。

本实施例中，在每次选择最优的相位时钟时，是从所有的相位时钟中选择出一个最优的相位时钟，没有采用现有技术中的从上一次未选择的相位时钟之中选择出一个最优的相位时钟，进而能够当每次选择出最优的相位时钟时，都能使用最优的相位时钟准确快速的采样接收到的串行数据，降低串行数据采样失败的概率。

可选的，在上述任一时钟恢复方法的实施例的基础上，过采样及边沿检测电路根据相邻两个相位时钟的采样结果确定数据跳变沿位置，包括：

将相邻两个相位时钟的采样结果异或，得到数据边沿的位置。

本实施例中，给出了过采样及边沿检测电路的具体结构示意图，根据本实施例中的过采样及边沿检测电路，就能够确定每个数据跳变沿位置。

可选的，在上述任一时钟恢复方法的实施例的基础上，沿计数及投票选择电路根据每个数据跳变沿位置的数据跳变沿个数，从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置，包括：

实时统计不同数据跳变沿位置的数据跳变沿个数；

从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置。

本实施例中，能够在每次确定数据跳变沿位置时，从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置，进而能够保证选择出的相位时钟是所有的相位时钟中最优的，保证输入的串行数据能够被正确采样。同时，设置的本电路还能够保证在相位时钟切换时不会产生毛刺。

可选的，在上述任一时钟恢复方法的实施例的基础上，时钟选择电路根据接收的数据跳变沿位置，从所述N个相位时钟中选择出一个最优的相位时钟，以使数据采样及串转并电路根据选择出的相位时钟采样所述串行数据时，具体用于：

根据预设的数据跳变沿位置与相位时钟的对应关系，确定与接收的数据跳变沿位置对应的相位时钟，以使数据采样及串转并电路根据选择出的相位时钟采样所述串行数据。

本实施例中，根据预设的数据跳变沿位置与相位时钟的对应关系，确定与接收的数据跳变沿位置对应的相位时钟，是为了保证能够使用最优的相位时钟采样串行数据。

需要说明的是，上述每个方法步骤中的每个电路的具体结构以及工作过程，请参照上述实施例中的相应说明，在此不再赘述。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种时钟恢复电路，其特征在于，包括：

过采样及边沿检测电路、边沿计数及投票选择电路、时钟选择电路；

所述过采样及边沿检测电路、所述边沿计数及投票选择电路、所述时钟选择电路依次连接；

所述过采样及边沿检测电路，用于在每次从所有的相位时钟中选择出一个最优的相位时钟时，使用N个相位时钟同时采样串行数据，根据相邻两个相位时钟的采样结果确定数据跳变沿位置；其中，N为正整数且N不小于2；

所述边沿计数及投票选择电路，用于根据每个数据跳变沿位置的数据跳变沿个数，从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置，并将选择的数据跳变沿位置发送到所述时钟选择电路；

所述时钟选择电路，用于根据接收的数据跳变沿位置，从所述N个相位时钟中选择出一个最优的相位时钟，以使数据采样及串转并电路根据选择出的相位时钟采样所述串行数据。

2.根据权利要求1所述的时钟恢复电路，其特征在于，所述过采样及边沿检测电路用于根据相邻两个相位时钟的采样结果确定数据跳变沿位置时，具体用于：

将相邻两个相位时钟的采样结果异或，得到数据边沿的位置。

3.根据权利要求1所述的时钟恢复电路，其特征在于，所述边沿计数及投票选择电路用于根据每个数据跳变沿位置的数据跳变沿个数，从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置时，具体用于：

实时统计不同数据跳变沿位置的数据跳变沿个数；

从所有的数据跳变沿位置中选择出一个对应的数据跳变沿个数最先达到预设数值的数据跳变沿位置。

4.根据权利要求1所述的时钟恢复电路，其特征在于，所述时钟选择电路用于根据接收的数据跳变沿位置，从所述N个相位时钟中选择出一个最优的相位时钟，以使数据采样及串转并电路根据选择出的相位时钟采样所述串行数据时，具体用于：

根据预设的数据跳变沿位置与相位时钟的对应关系，确定与接收的数据跳变沿位置对应的相位时钟，以使数据采样及串转并电路根据选择出的相位时钟采样所述串行数据。

5.根据权利要求1所述的时钟恢复电路，其特征在于，还包括：

数据匹配电路；所述数据匹配电路与所述数据采样及串转并电路连接；

所述数据匹配电路，用于匹配输入到所述过采样及边沿检测电路的串行数据与输入到所述数据采样及串转并电路的串行数据的传输延迟，以保证数据采样及串转并电路中输入的所述串行数据中的数据、恢复时钟的相对关系与过采样及边沿检测电路中输入的所述串行数据中的数据、与所述串行数据中的恢复时钟对应的相位时钟的相对关系保持一致。

6.根据权利要求1所述的时钟恢复电路，其特征在于，所述N为6。