CN102447554A - 过采样并行数据恢复方法和装置 - Google Patents

Abstract

本发明涉及一种过采样并行数据恢复方法和装置，该过采样并行数据恢复方法包括：对过采样并行数据当前时钟周期的所有数据及上一时钟周期的最末位数据进行两两异或操作，得到当前时钟周期过采样并行数据的跳变沿信号值；根据所述跳变沿信号值下发当前时钟周期的有效数据位数指示；根据当前时钟周期输入的过采样并行数据和有效数据位数指示输出当前时钟周期过采样并行数据的有效数据。本发明方法和装置可以简单高效地对位数较宽的过采样并行数据进行数据恢复。

Description

过采样并行数据恢复方法和装置

技术领域

本发明涉及通信相关数据传输技术领域，尤其涉及一种过采样并行数据恢复方法和装置。

背景技术

随着通信技术的发展，传统的并行数据传输方式在速度上已经不能满足我们的需求，高速串行互连技术得到了越来越多的应用。

高速串行收发器的发送器负责将低速的并行数据转换为高速串行数据发到信道上，接收器负责接收经信道传输来的高速串行信号，并利用时钟数据恢复(Clock and Data Recovery，CDR)技术从中提取出相位信息，对时钟数据进行恢复，然后再将恢复出的高速串行数据转换为低速并行数据。

FPGA(Field-Programmable Gate Array，即现场可编程门阵列)除了可定制、速度快和容量大的等优点外，还集成的有大量高速串行收发器的硬核，这使得它在通信领域得到广泛的应用。当FPGA的高速串行接口接收频率过低的数据信号或者接收突发数据时，由于CDR中PLL(PhaseLJocked Loop，锁相环)的最低工作频率限制，并且CDR的PLL要锁定到输入数据时钟也需要一定的时间，因此FPGA高速串行收发器采用正常的工作模式并不能正确接收时钟数据，若不借助外部芯片则需要进行过采样处理。常见的过采样处理是进行空间过采样和时间过采样处理。空间过采样基于本地时钟，对输入数据分别进行不同的延时，然后从中选择一组最佳的时钟数据作为恢复的时钟数据。而常见的时间过采样的恢复算法是基于串行数据的恢复算法，其原理为基于跳变沿，在距离跳变沿的固定位置取数作为有效数，如果一定距离内都没有跳变沿则基于上一个取数位置相隔过采样倍数的距离取当前数作为有效数。这种算法原理简单，但当输入的数据为位数较宽的并行数据时，采用该算法的逻辑实现复杂且资源耗费严重。

发明内容

本发明要解决的技术问题是提供一种过采样并行数据恢复方法和装置，以解决对位数较宽的过采样并行数据进行数据恢复时实现复杂的问题。

为解决以上技术问题，本发明提供了一种过采样并行数据恢复方法，所述方法包括：

对过采样并行数据当前时钟周期的所有数据及上一时钟周期的最末位数据进行两两异或操作，得到当前时钟周期过采样并行数据的跳变沿信号值；

根据所述跳变沿信号值下发当前时钟周期的有效数据位数指示；

根据当前时钟周期输入的过采样并行数据和有效数据位数指示输出当前时钟周期过采样并行数据的有效数据。

进一步地，根据所述跳变沿的信号值下发当前时钟周期的有效数据位数指示的步骤包括：

对所述跳变沿信号值每隔N位分别相或，得到N位跳变沿累计值，根据该累计值统计未出现跳变沿的第一位置以及出现跳变沿的第二位置，其中N为过采样倍数；

从所述第一位置中选择确定每N位过采样并行数据的取数点n；

根据确定的取数点n输出所述有效数据位数指示。

进一步地，从所述第一位置中选择确定每N位过采样并行数据的取数点n的步骤包括：

判断所述第一位置连续的个数的最大值是否唯一且大于1，若是则执行下一步骤，重新确定取数点，否则取数点不变；

该最大值为奇数时，确定该最大值对应的第一位置中的最中间位置的序数值为所述取数点；该最大值为偶数时，确定所述第一位置中最中间且靠近上一周期数据的位置的序数值为所述取数点。

进一步地，根据确定的取数点输出有效数据位数指示的步骤指状态机根据确定的取数点调整状态，并根据调整后的状态输出有效数据位数指示；状态机包括第1位输出状态至第N位输出状态在内的N个输出状态，所述第1位输出状态至第N位输出状态的序数值分别为1至N；

所述状态机跳转规则如下：

所述状态机在序数值相邻的状态下跳转，且所述状态机跳转后的状态根据上一时钟周期的输出状态的序数值和当前时钟周期取数点决定：

N≤4时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻，则状态跳转到序数值为当前时钟周期取数点的输出状态，若不相邻或相同则保持状态不跳转；

N≥5时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻或差值为1，则向序数值逼近取数点的输出状态跳转，否则保持状态不跳转；

所述状态机跳转后确定有效数据的规则为：

所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位；或，

所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位，当跳转前后的输出状态均为极值输出状态，若沿第一方向，则跳转后的有效数据为(M/N+1)位，包括正常输出状态下的M/N位有效数据以及上一时钟周期的最后一个有效数据；若沿第二方向，则跳转后的有效数据为(M/N-1)位，包括在正常输出状态下，当前时钟周期过采样并行数据的前(M/N-1)位有效数据。

本发明还提供了一种过采样并行数据恢复装置，所述装置包括：

跳变沿信号值产生单元，用于对过采样并行数据当前时钟周期的所有数据及上一时钟周期的最末位数据进行两两异或操作，得到当前时钟周期过采样并行数据的跳变沿信号值；

有效数据确定单元，用于根据所述跳变沿信号值下发当前时钟周期的有效数据位数指示；

输出单元，用于根据输入的当前时钟周期过采样并行数据和有效数据位数指示输出当前时钟周期过采样并行数据的有效数据。

进一步地，所述有效数据确定单元包括跳变沿统计模块、取数点确定模块和有效数据确定模块，其中：

所述跳变沿统计模块，用于对跳变沿信号值每隔N位分别相或，得到N位跳变沿累计值，根据该累计值统计未出现跳变沿的第一位置以及出现跳变沿的第二位置，其中N为过采样倍数；

取数点确定模块，用于从所述第一位置中选择确定每N位过采样并行数据的取数点n；

有效数据确定模块，用于根据确定的取数点n输出所述当前时钟周期的有效数据位数指示。

进一步地，所述取数点确定模块包括重新确定判断子模块和取数点确定子模块，其中：

所述重新确定判断子模块，用于判断所述第一位置连续的个数的最大值是否唯一且大于1；

所述取数点确定子模块，用于在所述第一位置连续的个数的最大值是否唯一且大于1时，重新确定取数点：该最大值为奇数时，确定该最大值对应的第一位置中的最中间位置的序数值为所述取数点；该最大值为偶数时，确定所述第一位置中最中间且靠近上一周期数据的位置的序数值为所述取数点。

进一步地，所述有效数据确定模块采用状态机实现，根据确定的取数点调整状态机的状态，并根据调整后的状态输出有效数据位数指示；状态机包括第1位输出状态至第N位输出状态在内的N个输出状态，所述第1位输出状态至第N位输出状态的序数值分别为1至N；

所述状态机跳转规则如下：

所述状态机在序数值相邻的状态下跳转，且所述状态机跳转后的状态根据上一时钟周期的输出状态的序数值和当前时钟周期取数点决定：

N≤4时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻，则状态跳转到序数值为当前时钟周期取数点的输出状态，若不相邻或相同则保持状态不跳转；

N≥5时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻或差值为1，则向序数值逼近取数点的输出状态跳转，否则保持状态不跳转；

所述状态机跳转后确定有效数据的规则为：

所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位；或，

所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位，当跳转前后的输出状态均为极值输出状态，若沿第一方向，则跳转后的有效数据为(M/N+1)位，包括正常输出状态下的M/N位有效数据以及上一时钟周期的最后一个有效数据；若沿第二方向，则跳转后的有效数据为(M/N-1)位，包括在正常输出状态下，当前时钟周期过采样并行数据的前(M/N-1)位有效数据。

另外，本发明还提供了一种用于运行过采样并行数据恢复程序装置，所述装置包括：

存储器，用于存储指令；

处理器，与所述存储器耦合，该处理器被配置为执行存储在所述存储器的指令，其中，所述处理器被配置为用于：

对过采样并行数据当前时钟周期的所有数据及上一时钟周期的最末位数据进行两两异或操作，得到当前时钟周期过采样并行数据的跳变沿信号值；

根据所述跳变沿信号值下发当前时钟周期的有效数据位数指示；

根据输入的当前时钟周期过采样并行数据和有效数据位数指示输出当前时钟周期过采样并行数据的有效数据。

进一步地，根据所述跳变沿的信号值下发当前时钟周期的有效数据位数指示的步骤包括：

对所述跳变沿信号值每隔N位分别相或，得到N位跳变沿累计值，根据该累计值统计未出现跳变沿的第一位置以及出现跳变沿的第二位置，其中N为过采样倍数；

从所述第一位置中选择确定每N位过采样并行数据的取数点n；

根据确定的取数点n输出所述有效数据位数指示。

进一步地，从所述第一位置中选择确定每N位过采样并行数据的取数点n的步骤包括：

判断所述第一位置连续的个数的最大值是否唯一且大于1，若是则执行下一步骤，重新确定取数点，否则取数点不变；

该最大值为奇数时，确定该最大值对应的第一位置中的最中间位置的序数值为所述取数点；该最大值为偶数时，确定所述第一位置中最中间且靠近上一周期数据的位置的序数值为所述取数点。

采用本发明所述方法和装置实现简单，即使对位数较宽的过采样并行数据进行恢复，也具有简单高效的特点，若采用FPGA或ASIC实现，则可达到充分利用硬件资源以及节省FPGA或ASIC的逻辑资源占用面积的效果。

附图说明

图1是本发明过采样并行数据恢复装置的结构框图；

图2是本发明过采样并行数据恢复方法的示意图；

图3是根据跳变沿的信号值下发当前时钟周期的有效数据位数指示的示意图；

图4是得到跳变沿信号值的示意图；

图5是5倍过采样状态机状态跳转示意图；

图6是另一5倍过采样状态机状态跳转示意图。

具体实施方式

本发明着重于对过采样并行数据进行恢复，若有待处理的数据为串行数据，则可通过时钟提供模块、过采样模块和串并转换模块等功能模块将串行数据处理为并行数据，其中：

时钟提供模块：用于根据外部输入的参考时钟进行倍频，提供采样时钟及工作时钟。

过采样模块：用于根据采样时钟对串行信号进行N倍时间过采样，输出过采样的串行数据(文中K、N、M均为整数)。

一般地，根据器件允许的最高速率和当前输入速率的倍数确定N。

串并转换模块：用于把过采样模块输出的串行数据转换成K×N位宽的并行数据。

并行数据的位宽小于器件能输出的最大位宽，且为N的K倍，K为整数。

若由FPGA(Field-Programmable Gate Array，即现场可编程门阵列)产生过采样并行数据，则由PLL((Phase Locked Loop，锁相环)实现以上时钟提供模块功能，CDR(Clock and Data Recovery，时钟数据恢复)实现过采样模块功能、SerDes(一种信号转换设备)实现串并转换模块功能，其中如果本地时钟和输入数据时钟同频则PLL提供CDR采样时钟，否则提供参考时钟，若所述PLL为CDR提供参考时钟，则CDR还需要进行时钟恢复，恢复为数据时钟；若PLL为CDR提供采样时钟，则CDR不需要进行时钟恢复。

如图1所示，本发明过采样并行数据恢复装置包括跳变沿信号值产生单元、有效数据确定单元及输出单元，其中：

跳变沿信号值产生单元，采用异或逻辑实现，用于对过采样并行数据当前时钟周期的所有数据及上一时钟周期的最末位数据进行两两异或操作，得到当前时钟周期过采样并行数据的跳变沿信号值；

如前所述，所述过采样并行数据经过N倍过采样处理，且过采样并行数据的位宽为N的整数倍。

所述有效数据确定单元用于根据所述跳变沿信号值下发有效数据位数指示；该有效数据确定单元包括跳变沿统计模块、取数点确定模块和有效数据确定模块，其中：

所述跳变沿统计模块，用于对跳变沿信号值每隔N位分别相或，得到N位跳变沿累计值，根据该累计值统计未出现跳变沿的第一位置以及出现跳变沿的第二位置，其中N为过采样倍数；

取数点确定模块，用于从所述第一位置中选择确定每N位过采样并行数据的取数点n；

若采用“0”表示未出现跳变沿的第一位置，则从N位跳变沿累计值中找到连“0”最多的地方(头尾可以相连，至少2个)，其连“0”数据的最中间的比特位(设为L)认为是最不可能是跳变沿的地方，则认为当前数据的取数点为第L位。

所述取数点确定模块包括重新确定判断子模块和取数点确定子模块，其中：

所述重新确定判断子模块，用于判断所述第一位置连续的个数的最大值是否唯一且大于1；

所述取数点确定子模块，用于在所述第一位置连续的个数的最大值是否唯一且大于1时，重新确定取数点：该最大值为奇数时，确定该最大值对应的第一位置中的最中间位置的序数值为所述取数点；该最大值为偶数时，确定所述第一位置中最中间且靠近上一周期数据的位置的序数值为所述取数点。

从连续的两个或两个以上未出现跳变沿的位置上选取1位作为取数点。

确定最不可能是跳变沿的地方为取数点，即距离两侧跳变沿最远的点为取数点。

以上取数点确定模块还可以通过建立查询表的方式确定取数点，例如列出所有的跳变沿统计结果及各种统计结果定影的取数点，进而通过查表的方式得到取数点。

有效数据确定模块，用于根据确定的取数点n输出当前时钟周期的有效数据位数指示。

所述有效数据确定模块采用状态机实现，根据确定的取数点调整状态机的状态，并根据调整后的状态输出当前时钟周期的有效数据位数指示。

状态机根据确定的取数点n进行状态调整，并输出跳转后状态下的有效数据位数指示。

“有效数据位数指示”用于指示当前输出的并行数据中有效数据的序数值。作用是使接收方知道哪些数据是有用的。

以下提供两种状态机实现方式，以下分别进行说明：

一、简易状态机：

由于本地采样时钟和数据时钟(本地采样时钟是指过采样模块过采样时的时钟，由于相位关系不固定，取数点实际上可能会跟随者两个时钟相位关系变化而进行变化，这样就会使状态机的状态进行调整)的相位关系不固定，理论上，状态机的输出状态的序数值应该等同于当前确定的取数点，但是实际上不固定的相位关系最多只能使状态机的输出状态在连续两个时钟周期间发生相邻两个输出状态的跳变，为了防止误检测导致状态机调整错误，状态机向相邻状态跳转，方向为沿最短路径方向向序数值逼近当前确定的取数点的输出状态。

状态机包括第1位输出状态至第N位输出状态在内的N个输出状态，所述第1位输出状态至第N位输出状态的序数值分别为1至N；

所述状态机跳转规则如下：

所述状态机在序数值相邻的状态下跳转，且所述状态机跳转后的状态根据上一时钟周期的输出状态的序数值和当前时钟周期取数点决定：

N≤4时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻，则状态跳转到序数值为当前时钟周期取数点的输出状态，若不相邻或相同则保持状态不跳转；

N≥5时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻或差值为1，则向序数值逼近取数点的输出状态跳转，否则保持状态不跳转；

所述状态机跳转后确定有效数据的规则为：所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位。

方式二、改进的状态机

所述状态机包括第1位输出状态至第N位输出状态在内的N个输出状态，所述第1位输出状态至第N位输出状态的序数值分别为1至N；所述第1位输出状态和第N位为极值输出状态。

所述状态机跳转规则如下：

所述状态机在序数值相邻的状态下跳转，且所述状态机跳转后的状态根据上一时钟周期的输出状态的序数值和当前时钟周期取数点决定：

N≤4时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻，则状态跳转到序数值为当前时钟周期取数点的输出状态，若不相邻或相同则保持状态不跳转；

N≥5时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻或差值为1，则向序数值逼近取数点的输出状态跳转，否则保持状态不跳转；

所述状态机跳转后确定有效数据的规则为：所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位。为了保证输出数据的无缝对接，当跳转前后的输出状态均为极值输出状态，若沿第一方向，则跳转后的有效数据为(M/N+1)位，包括正常输出状态下的M/N位有效数据以及上一时钟周期的最后一个有效数据；若沿第二方向，则跳转后的有效数据为(M/N-1)位，包括在正常输出状态下，当前时钟周期过采样并行数据的前(M/N-1)位有效数据。

对极值状态间的跳转进行特别处理，相当于增加了两个输出预备状态，第1位输出预备状态和第N位输出预备状态，所述第1位输出预备状态的序数值为1，所述第N位输出预备状态的序数值为N。当根据前述跳转规则需要在第1位输出状态和第N位输出状态间切换时先切换至第1位输出预备状态或第N位输出预备状态；当状态机位于输出预备状态时，下一步的跳转机制等效于序数值相同的正常输出状态；但同一输出预备状态不能连续出现2次；

所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位；切换至第1位输出预备状态或第N位输出预备状态时，其中一个输出预备状态下确定的有效数据为(M/N+1)位，包括在序数值相同的正常输出状态下，当前时钟周期过采样并行数据的M/N位有效数据以及上一时钟周期的最后一个有效数据，另一个输出预备状态下确定的有效数据为(M/N-1)位，包括在序数值相同的正常输出状态下，当前时钟周期过采样并行数据的前(M/N-1)位有效数据。

输出单元用于根据输入的当前时钟周期过采样并行数据和有效数据位数指示输出当前时钟周期过采样并行数据的有效数据，所述有效数据以串行或并行的方式输出。优选地，本实施例中，输出单元包括缓冲器、输出模块和桶式移位寄存器，其中：

缓冲器(Buffer)，用来对待恢复的过采样并行数据进行缓冲，以便跳变沿信号值产生单元、有效数据确定单元有足够的时间进行沿处理和判断。

输出模块，用于根据输入的当前时钟周期过采样并行数据和状态机输出的有效数据位数指示输出过采样并行数据中的有效数据；

桶式移位寄存器，可选，用于将输出模块输出的不规则位宽的数据整理为规则位宽的并行数据。

优选地，输出的数据可以携带数据有效指示。“数据有效指示”表示当前输出的并行数据都是有效数据。

本发明还提供了一种过采样并行数据恢复方法，如图2所示，所述方法包括：

步骤201：对过采样并行数据的当前时钟周期的所有数据及上一时钟周期的最末位数据进行两两异或操作，得到当前时钟周期过采样并行数据的跳变沿信号值；

步骤202：根据所述跳变沿信号值下发当前时钟周期的有效数据位数指示；

如图3所示，根据所述跳变沿的信号值下发当前时钟周期的有效数据位数指示的步骤202具体包括：

步骤301：对所述跳变沿信号值每隔N位分别进行相或操作，得到N位跳变沿累计值，根据该累计值统计未出现跳变沿的第一位置以及出现跳变沿的第二位置，其中N为过采样倍数；

步骤302：从所述第一位置中选择确定每N位过采样并行数据的取数点n；

从所述第一位置中选择确定每N位过采样并行数据的取数点n的步骤具体包括：

判断所述第一位置连续的个数的最大值是否唯一且大于1，若是则执行下一步骤，重新确定取数点，否则取数点不变；

该最大值为奇数时，确定该最大值对应的第一位置中的最中间位置的序数值为所述取数点；该最大值为偶数时，确定所述第一位置中最中间且靠近上一周期数据的位置的序数值为所述取数点。

步骤303：根据确定的取数点n输出当前时钟周期的有效数据位数指示。

该步骤303采用状态机实现，具体指状态机根据确定的取数点调整状态，并根据调整后的状态输出当前时钟周期的有效数据位数指示。

如前所述，优选地，状态机包括第1位输出状态至第N位输出状态在内的N个输出状态，所述第1位输出状态至第N位输出状态的序数值分别为1至N；

所述状态机跳转规则如下：

所述状态机在序数值相邻的状态下跳转，且所述状态机跳转后的状态根据上一时钟周期的输出状态的序数值和当前时钟周期取数点决定：

N≤4时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻，则状态跳转到序数值为当前时钟周期取数点的输出状态，若不相邻或相同则保持状态不跳转；

N≥5时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻或差值为1，则向序数值逼近取数点的输出状态跳转，否则保持状态不跳转；

所述状态机跳转后确定有效数据的规则为：所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位。

为了保证输出数据的无缝对接，将所述第1位输出状态和第N位称为极值输出状态。一般地，所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位，特别地，当跳转前后的输出状态均为极值输出状态，若沿第一方向，则跳转后的有效数据为(M/N+1)位，包括正常输出状态下的M/N位有效数据以及上一时钟周期的最后一个有效数据；若沿第二方向(与第一方向相反)，则跳转后的有效数据为(M/N-1)位，包括在正常输出状态下，当前时钟周期过采样并行数据的前(M/N-1)位有效数据。

步骤203：根据输入的当前时钟周期过采样并行数据和有效数据位数指示输出当前时钟周期过采样并行数据的有效数据。

应用实例：

下面对技术方案的实施作进一步的详细举例描述：

高速串行接口的数据过采样恢复方法和装置，通常由FPGA或ASIC(Application Specific Integrated Circui，专用集成电路)实现。处理过程大致如图1所示，本例中N为5，K为4，M为8。

在差分信号输入到过采样数据恢复输出，包括以下七个步骤：

步骤一：过采样模块基于时钟提供模块产生的高频参考时钟或采样时钟对输入数据进行5倍的时间过采样，若输入数据速率为X，那么过采样的采样频率为5X；

步骤二：串并转换模块把过采样的数据进行串并转换，输出20位宽的数据并把数据送入缓冲器进行缓冲，串并转换模块的输出及以后的跳变沿信号值产生单元、跳变沿统计模块及取数点确定模块工作频率为X/4；

步骤三：跳变沿信号值产生单元对当前时钟周期输入的20位宽数据{D₁₉D₁₈D₁₇...D₂D₁D₀}和上一时钟周期输入数据的D₁₉′进行两两异或操作，得到跳变沿的信号值{X₁₉X₁₈X₁₇...X₂X₁X₀}，如图4中的(a)所示。图中，LSB是Least Significant Bit的缩写，表示最低有效位；MSB是Most Significant Bit的缩写，表示最高有效位。

若串行数据如图4中的(b)所示，即串行数据的MSB位先到，则跳变沿信号值产生单元对当前时钟周期输入的20位宽数据{X₁₉X₁₈X₁₇...X₂X₁X₀}和上一时钟周期输入数据的D₀′进行两两异或操作，得到跳变沿的信号值{X₁₉X₁₈X₁₇...X₂X₁X₀}。

步骤四：跳变沿统计模块对跳变沿的信号值每隔5位分别相或，得到当前20位跳变沿信号的5位累计值{E₄E₃E₂E₁E₀}，具体方法为E₄＝X₁₉+X₁₄+X₉+X₄，E₃＝X₁₈+X₁₃+X₈+X₃，E₂＝X₁₇+X₁₂+X₇+X₂，E₁＝X₁₆+X₁₁+X₆+X₁，E₀＝X₁₅+X₁₀+X₅+X₀。若该位出现过跳变沿，则值为1，否则值为0。

步骤五：根据步骤四的累计情况，设置最不可能是跳变沿的地方为取数点。

5位累计值，一共有5个取数点，确定取数点的原则为：先找到连“0”最多的地方(头尾可以相连，至少2个)，其连“0”数据的最中间的比特位(设为L)认为是最不可能是跳变沿的地方，则认为当前数据的取数点为第L位。

以数据的LSB在右侧为例：

0连续的个数的最大值唯一时，重新确定取数点，其他情况下取数点不变，根据以下确定取数点：

若最大值为奇数，则确定最中间0所在的bit的序数值为取数点。

若最大值为偶数，则确定最中间且靠近右侧的0所在的bit的序数值为取数点(若LSB在左侧，则确定最中间且靠近左侧的0所在的bit的序数值为取数点)。

不重新确定取数点的情况包括：有1个或多个不连续的0，或0连续的个数的最大值有2处或多处。

步骤六：状态机根据步骤五的取数点，对状态机的状态进行调整，同时向输出模块中输出有效数据位数指示；

由于数据时钟和本地采样时钟可能是不同相位，因此状态机会不停调整状态，状态机为图5所示时，数据的输出位数为3至5位即(4±1)位。

当根据只有5个正常输出状态的跳转规则判断需要在第1位输出状态和第5位输出状态间切换时需要先进入相应的预备状态；但是第1位输出预备状态和第5位输出预备状态均不能连续出现，

如当前在第2位输出状态，当前时钟周期取数点为3或者4转入第3位输出状态，取数点为1或者5转入第1位输出状态，因为状态机只能向相邻状态切换。

5个正常状态均输出：输入并行数据位宽(20bits)/过采样倍数(5)＝4位有效数据，一般地，第n位输出状态，输出每N位中的第n位，其中n≤N。特别地，2个预备状态，一个输出4+1＝5位有效数据，一个输出4-1＝3位有效数据。当状态跳转至输出预备状态时，相对正常输出状态会减少或增加1位数据输出。这样可以使状态机切换时实现数据无缝对接。

比如：上一时钟周期状态是在最左侧取数D₁₉’D₁₈’D₁₇’D₁₆’D₁₅’，取得D₁₉’；

这一时钟周期状态是在最右侧取数D₄D₃D₂D₁D₀，取得D₀；而实际上数据D₁₉’和D₀是相邻的，这两者要略掉一个数据。因此有两个预备状态。

状态机有8个状态，分别如下：

①初始状态：选择下一个状态的入口。需要说明的是，初始状态只是上电时刚开始工作的状态，以后都不会回到这个状态了，因此本发明并不关心该初始状态。

②第3位输出状态：此时输出输入数据中每5位的第3位数，4位有效，即输出D₁₇、D₁₂、D₇和D₂。

③第4位输出状态：此时输出输入数据中每5位的第4位数，4位有效，即D₁₈、D₁₃、D₈和D₃。

④第5位输出预备状态：此时数据5位有效，输出为D₁₉、D₁₄、D₉、D₄和D₁₉‘。

当根据正常跳转规则需要状态由第1位输出状态进入第5位输出状态时，先进入第5位输出预备状态，即，当前为第1位输出状态时，若当前时钟周期取数点为5，则跳转入第5输出预备状态。

⑤第5位输出状态：此时输出输入数据中每5位的第5位数，4位有效，即D₁₉、D₁₄、D₉和D₄。

⑥第1位输出状态：此时输出输入数据中每5位的第0位数，4位有效，即D₁₅、D₁₀、D₅和D₀。

⑦第1位输出预备状态：此时数据3位有效，输出为D₁₅、D₁₀和D₅。

当根据正常跳转规则需要状态由第5位输出状态进入第1位输出状态时，先进入第1位输出预备状态，即，当前为第5位输出状态时，若当前时钟周期取数点为1，则跳转入第1输出预备状态，

⑧第2位输出状态：此时输出输入数据中每5位的第1位数，4位有效，即D₁₆、D₁₁、D₆和D₁。

状态机的状态流程图如图5所示，具体状态跳转示意如下表：

上一时钟周期的输出状态	当前时钟周期取数点	跳转后的状态
			第1位输出状态	2或3	第2位输出状态
第1位输出状态	4或5	第5位输出预备状态
			第1位输出预备状态	2或3	第2位输出状态
第1位输出预备状态	4或5	第5位输出预备状态
			第1位输出预备状态	1	第1位输出状态
第2位输出状态	3或4	第3位输出状态
			第2位输出状态	1或5	第1位输出状态
第3位输出状态	4或5	第4位输出状态
			第3位输出状态	1或2	第2位输出状态
第4位输出状态	1或5	第5位输出状态
			第4位输出状态	2或3	第3位输出状态
第5位输出状态	3或4	第4位输出状态

第5位输出状态	1或2	第1位输出预备状态
			第5位输出预备状态	3或4	第4位输出状态
第5位输出预备状态	1或2	第1位输出预备状态
			第5位输出预备状态	5	第5位输出状态

步骤七：输出模块根据输入的当前时钟周期过采样并行数据及状态机输出的有效数据位数指示输出有效数据，有效数据进入桶式移位寄存器并进行存储，当存储的数据超过8位时，把最先到的8位数据输出，同时输出1个周期的数据有效信号。

可变换地，也可在第1位输出预备状态下5位有效数据，而在第5位输出预备状态下3位有效数据。

可替换地，当状态机不设输出预备状态时，其状态跳转示意图如图6所示。

另外，本发明还提供了一种用于运行过采样并行数据恢复程序装置，所述装置包括：

存储器，用于存储指令；

处理器，与所述存储器耦合，该处理器被配置为执行存储在所述存储器的指令，其中，所述处理器被配置为用于：

对过采样并行数据当前时钟周期的所有数据及上一时钟周期的最末位数据进行两两异或操作，得到当前时钟周期过采样并行数据的跳变沿信号值；

根据所述跳变沿信号值下发当前时钟周期的有效数据位数指示；

根据输入的当前时钟周期过采样并行数据和有效数据位数指示输出当前时钟周期过采样并行数据的有效数据。

具体地，根据所述跳变沿的信号值下发当前时钟周期的有效数据位数指示的步骤包括：

对所述跳变沿信号值每隔N位分别相或，得到N位跳变沿累计值，根据该累计值统计未出现跳变沿的第一位置以及出现跳变沿的第二位置，其中N为过采样倍数；

从所述第一位置中选择确定每N位过采样并行数据的取数点n；

根据确定的取数点n输出所述有效数据位数指示。

具体地，从所述第一位置中选择确定每N位过采样并行数据的取数点n的步骤包括：

判断所述第一位置连续的个数的最大值是否唯一且大于1，若是则执行下一步骤，重新确定取数点，否则取数点不变；

该最大值为奇数时，确定该最大值对应的第一位置中的最中间位置的序数值为所述取数点；该最大值为偶数时，确定所述第一位置中最中间且靠近上一周期数据的位置的序数值为所述取数点。

与现有技术相比，采用本发明所述方法和装置实现简单，即使对位数较宽的过采样并行数据进行恢复，也具有简单高效的特点，若采用FPGA或ASIC实现，则可达到充分利用硬件资源以及节省FPGA或ASIC的逻辑资源占用面积的效果。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。

Claims (11)

1.一种过采样并行数据恢复方法，其特征在于，所述方法包括：

对过采样并行数据当前时钟周期的所有数据及上一时钟周期的最末位数据进行两两异或操作，得到当前时钟周期过采样并行数据的跳变沿信号值；

根据所述跳变沿信号值下发当前时钟周期的有效数据位数指示；

根据当前时钟周期输入的过采样并行数据和有效数据位数指示输出当前时钟周期过采样并行数据的有效数据。

2.如权利要求1所述的方法，其特征在于，根据所述跳变沿的信号值下发当前时钟周期的有效数据位数指示的步骤包括：

对所述跳变沿信号值每隔N位分别相或，得到N位跳变沿累计值，根据该累计值统计未出现跳变沿的第一位置以及出现跳变沿的第二位置，其中N为过采样倍数；

从所述第一位置中选择确定每N位过采样并行数据的取数点n；

根据确定的取数点n输出所述有效数据位数指示。

3.如权利要求2所述的方法，其特征在于：从所述第一位置中选择确定每N位过采样并行数据的取数点n的步骤包括：

判断所述第一位置连续的个数的最大值是否唯一且大于1，若是则执行下一步骤，重新确定取数点，否则取数点不变；

该最大值为奇数时，确定该最大值对应的第一位置中的最中间位置的序数值为所述取数点；该最大值为偶数时，确定所述第一位置中最中间且靠近上一周期数据的位置的序数值为所述取数点。

4.如权利要求2所述的方法，其特征在于：根据确定的取数点输出有效数据位数指示的步骤指状态机根据确定的取数点调整状态，并根据调整后的状态输出有效数据位数指示；状态机包括第1位输出状态至第N位输出状态在内的N个输出状态，所述第1位输出状态至第N位输出状态的序数值分别为1至N；

所述状态机跳转规则如下：

所述状态机在序数值相邻的状态下跳转，且所述状态机跳转后的状态根据上一时钟周期的输出状态的序数值和当前时钟周期取数点决定：

N≤4时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻，则状态跳转到序数值为当前时钟周期取数点的输出状态，若不相邻或相同则保持状态不跳转；

N≥5时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻或差值为1，则向序数值逼近取数点的输出状态跳转，否则保持状态不跳转；

所述状态机跳转后确定有效数据的规则为：

所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位；或，

所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位，当跳转前后的输出状态均为极值输出状态，若沿第一方向，则跳转后的有效数据为(M/N+1)位，包括正常输出状态下的M/N位有效数据以及上一时钟周期的最后一个有效数据；若沿第二方向，则跳转后的有效数据为(M/N-1)位，包括在正常输出状态下，当前时钟周期过采样并行数据的前(M/N-1)位有效数据。

5.一种过采样并行数据恢复装置，其特征在于，所述装置包括：

跳变沿信号值产生单元，用于对过采样并行数据当前时钟周期的所有数据及上一时钟周期的最末位数据进行两两异或操作，得到当前时钟周期过采样并行数据的跳变沿信号值；

有效数据确定单元，用于根据所述跳变沿信号值下发当前时钟周期的有效数据位数指示；

输出单元，用于根据输入的当前时钟周期过采样并行数据和有效数据位数指示输出当前时钟周期过采样并行数据的有效数据。

6.如权利要求5所述的装置，其特征在于，所述有效数据确定单元包括跳变沿统计模块、取数点确定模块和有效数据确定模块，其中：

所述跳变沿统计模块，用于对跳变沿信号值每隔N位分别相或，得到N位跳变沿累计值，根据该累计值统计未出现跳变沿的第一位置以及出现跳变沿的第二位置，其中N为过采样倍数；

取数点确定模块，用于从所述第一位置中选择确定每N位过采样并行数据的取数点n；

有效数据确定模块，用于根据确定的取数点n输出所述当前时钟周期的有效数据位数指示。

7.如权利要求6所述的装置，其特征在于：

所述取数点确定模块包括重新确定判断子模块和取数点确定子模块，其中：

所述重新确定判断子模块，用于判断所述第一位置连续的个数的最大值是否唯一且大于1；

所述取数点确定子模块，用于在所述第一位置连续的个数的最大值是否唯一且大于1时，重新确定取数点：该最大值为奇数时，确定该最大值对应的第一位置中的最中间位置的序数值为所述取数点；该最大值为偶数时，确定所述第一位置中最中间且靠近上一周期数据的位置的序数值为所述取数点。

8.如权利要求6所述的装置，其特征在于：所述有效数据确定模块采用状态机实现，根据确定的取数点调整状态机的状态，并根据调整后的状态输出有效数据位数指示；状态机包括第1位输出状态至第N位输出状态在内的N个输出状态，所述第1位输出状态至第N位输出状态的序数值分别为1至N；

所述状态机跳转规则如下：

所述状态机在序数值相邻的状态下跳转，且所述状态机跳转后的状态根据上一时钟周期的输出状态的序数值和当前时钟周期取数点决定：

N≤4时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻，则状态跳转到序数值为当前时钟周期取数点的输出状态，若不相邻或相同则保持状态不跳转；

N≥5时，若上一时钟周期的输出状态的序数值和当前时钟周期取数点相邻或差值为1，则向序数值逼近取数点的输出状态跳转，否则保持状态不跳转；

所述状态机跳转后确定有效数据的规则为：

所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位；或，

所述状态机为第n位输出状态时，确定的有效数据为M/N位，具体为每N位当前时钟周期过采样并行数据中的第n位，当跳转前后的输出状态均为极值输出状态，若沿第一方向，则跳转后的有效数据为(M/N+1)位，包括正常输出状态下的M/N位有效数据以及上一时钟周期的最后一个有效数据；若沿第二方向，则跳转后的有效数据为(M/N-1)位，包括在正常输出状态下，当前时钟周期过采样并行数据的前(M/N-1)位有效数据。

9.一种用于运行过采样并行数据恢复程序装置，其特征在于，所述装置包括：

存储器，用于存储指令；

处理器，与所述存储器耦合，该处理器被配置为执行存储在所述存储器的指令，其中，所述处理器被配置为用于：

对过采样并行数据当前时钟周期的所有数据及上一时钟周期的最末位数据进行两两异或操作，得到当前时钟周期过采样并行数据的跳变沿信号值；

根据所述跳变沿信号值下发当前时钟周期的有效数据位数指示；

根据输入的当前时钟周期过采样并行数据和有效数据位数指示输出当前时钟周期过采样并行数据的有效数据。

10.如权利要求9所述的装置，其特征在于，根据所述跳变沿的信号值下发当前时钟周期的有效数据位数指示的步骤包括：

对所述跳变沿信号值每隔N位分别相或，得到N位跳变沿累计值，根据该累计值统计未出现跳变沿的第一位置以及出现跳变沿的第二位置，其中N为过采样倍数；

从所述第一位置中选择确定每N位过采样并行数据的取数点n；

根据确定的取数点n输出所述有效数据位数指示。

11.如权利要求10所述的装置，其特征在于：从所述第一位置中选择确定每N位过采样并行数据的取数点n的步骤包括：

判断所述第一位置连续的个数的最大值是否唯一且大于1，若是则执行下一步骤，重新确定取数点，否则取数点不变；

该最大值为奇数时，确定该最大值对应的第一位置中的最中间位置的序数值为所述取数点；该最大值为偶数时，确定所述第一位置中最中间且靠近上一周期数据的位置的序数值为所述取数点。

Images