CN109818610A - 时钟数据恢复电路及方法、包括时钟数据恢复电路的装置 - Google Patents

时钟数据恢复电路及方法、包括时钟数据恢复电路的装置 Download PDF

Info

Publication number
CN109818610A
CN109818610A CN201811182490.6A CN201811182490A CN109818610A CN 109818610 A CN109818610 A CN 109818610A CN 201811182490 A CN201811182490 A CN 201811182490A CN 109818610 A CN109818610 A CN 109818610A
Authority
CN
China
Prior art keywords
signal
clock
window
delay
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811182490.6A
Other languages
English (en)
Other versions
CN109818610B (zh
Inventor
林正泌
李东明
柳京昊
刘载锡
李在烈
林炫旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109818610A publication Critical patent/CN109818610A/zh
Application granted granted Critical
Publication of CN109818610B publication Critical patent/CN109818610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L2007/045—Fill bit or bits, idle words
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种从包括嵌入时钟的输入数据信号中恢复时钟和数据的方法，所述方法包括基于第一窗口信号从输入数据信号生成恢复时钟信号；基于恢复时钟信号检测对应于输入数据信号的一个比特的单位间隔；基于单位间隔延迟与恢复时钟信号同步的信号；以及基于延迟的信号生成第一窗口信号。

Description

时钟数据恢复电路及方法、包括时钟数据恢复电路的装置
相关申请的交叉引用
本申请要求在韩国知识产权局于2017年11月20日提交的韩国专利申请第10-2017-0154977号的优先权，其全部内容通过引用结合于此。
技术领域
本发明构思涉及时钟数据恢复，并且更具体地涉及时钟数据恢复电路、包括该时钟数据恢复电路的装置以及时钟数据恢复方法。
背景技术
串行数据通信可以用于高速传输数据。串行数据通信可以被各种应用使用，不仅用于通过可拆卸端口在独立设备之间进行通信，而且还用于系统中包括的组件之间的通信，用于在集成电路内传输数据以及用于其他应用。
在串行数据通信中，发送电路可以将一系列比特发送到接收电路，每一比特具有接收电路可识别的单位间隔(UI)的持续时间。然而，随着数据传输速率的增加，单位间隔可能缩短，因此接收电路可能不容易精确地捕获一系列比特。
发明内容
本发明构思的实施例提供了时钟数据恢复，并且更具体地提供了用于从输入数据信号中精确地恢复时钟和数据的时钟数据恢复电路、包括该时钟数据恢复电路的装置以及时钟数据恢复方法。
本发明构思的实施例提供了一种时钟数据恢复电路，其接收包括嵌入时钟的输入数据信号。时钟数据恢复电路包括：时钟恢复电路，被配置为基于第一窗口信号从所述输入数据信号生成恢复时钟信号并且从所述第一窗口信号生成与所述恢复时钟信号同步的第二窗口信号；延迟锁定环电路，被配置为基于恢复时钟信号检测与输入数据信号的一个比特相对应的单位间隔，并且通过基于单位间隔延迟第二窗信号来产生第三窗信号；和窗口生成电路，被配置为基于第三窗口信号和恢复时钟信号生成第一窗口信号。延迟锁定环电路被配置为基于时钟恢复电路响应于第一窗口信号提供的第二窗口信号和恢复时钟信号，产生具有与恢复时钟信号的相位相同的相位的第三窗口信号。。
本发明构思的实施例还提供了一种时钟数据恢复电路，其接收包括嵌入时钟的输入数据信号。时钟数据恢复电路包括：时钟恢复电路，被配置为通过基于第一窗口信号从输入数据信号中提取周期边沿来产生恢复时钟信号，并且从第一窗口信号产生与恢复时钟信号同步的第二窗口信号；延迟锁定环电路，被配置为基于恢复时钟信号检测与输入数据信号的一个比特相对应的单位间隔，并通过延迟恢复时钟信号来产生多个延迟时钟信号；和窗口生成电路，被配置为基于第二窗口信号和来自多个延迟时钟信号中的一延迟时钟信号生成第一窗口信号。延迟锁定环电路被配置为基于由时钟恢复电路响应于第一窗口信号提供的恢复时钟信号，产生具有与第二窗口信号的相位相同的相位的延迟时钟信号。
本发明构思的实施例还提供了一种从包括嵌入时钟的输入数据信号恢复时钟和数据的方法，该方法包括：由时钟恢复电路基于第一窗口信号从输入数据信号生成恢复时钟信号；基于所述恢复时钟信号，通过延迟锁定环电路检测与所述输入数据信号的一个比特对应的单位间隔；延迟锁定环电路基于单位间隔延迟与恢复时钟信号同步的信号以提供延迟信号；和由窗口生成电路基于延迟的信号生成第一窗口信号。
附图说明
根据以下结合附图的详细描述，将更清楚地理解本发明构思的实施例，在附图中：
图1示出了根据本发明构思的实施例的时钟数据恢复电路的框图；
图2示出了根据本发明构思的实施例的图1的输入数据信号的示例的时序图。
图3示出了根据本发明构思的实施例的图1的时钟恢复电路的示例的框图。
图4示出了根据本发明构思的实施例的图3的时钟恢复电路的操作的示例的时序图。
图5示出了根据本发明构思的实施例的图1的DLL电路的示例的框图。
图6示出了图5的DLL电路的操作的示例的时序图。
图7示出了根据本发明构思的实施例的图1的DLL电路的示例的框图。
图8示出了根据本发明构思的实施例的图1的窗口生成电路的示例的框图。
图9示出了根据本发明构思的实施例的图8的窗口生成电路的操作的示例的时序图。
图10示出了根据本发明构思的另一个实施例的时钟数据恢复电路的框图。
图11示出了根据本发明构思的实施例的图10的时钟数据恢复电路的操作的示例的时序图。
图12示出了根据本发明构思的实施例的图10的DLL电路的示例的框图。
图13示出了根据本发明构思的实施例的恢复时钟和数据的方法的流程图。
图14示出了根据本发明构思的实施例的图13的操作S40的示例的流程图。
图15A示出了根据本发明构思的实施例的图13的操作S60的示例的流程图。
图15B示出了根据本发明构思的实施例的图13的操作S60的另一示例的流程图。和
图16示出了根据本发明构思实施例的包括时钟数据恢复电路的装置的框图。
具体实施方式
如在本发明构思的领域中的传统的那样，可以根据执行所描述的一个或多个功能的框来描述和示出实施例。这些可在本文中被称为单元或模块等的块通过诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子元件、有源电子元件、光学元件、硬连线电路等的模拟和/或数字电路来物理地实现，并且可以可选地由固件和/或软件驱动。这些电路可以例如嵌入在一个或多个半导体芯片中，或者在诸如印刷电路板等的基板支撑件上。构成块的电路可以由专用硬件或由处理器(例如，一个或多个已编程的微处理器和相关联的电路)或通过专用硬件的组合来执行以执行块的一些功能，并且处理器可以执行块的其他功能。在不脱离本发明构思的范围的情况下，实施例的每个块可以物理地分成两个或更多个相互作用和分离的块。类似地，在不脱离本发明构思的范围的情况下，实施例的块可以物理地组合成更复杂的块。
图1示出了根据本发明构思的实施例的时钟数据恢复电路100的框图。
图2示出了根据本发明构思的实施例的图1的输入数据信号D_IN的示例的时序图。在一些实施例中，图1的时钟数据恢复电路100可以通过半导体工艺制造，并且可以例如作为集成电路包括在半导体器件中。时钟数据恢复电路100可以包括在用于串行数据通信的接收电路中，可以接收由用于串行数据通信的发送电路发送的输入数据信号D_IN，并且可以产生输出数据信号D_OUT。
参考图2，输入数据信号D_IN可以包括一系列比特，即比特序列。例如，如图2所示，输入数据信号D_IN可以包括顺序接收到的m个比特的分组P，其中m是大于1的整数。输入数据信号D_IN可以包括具有持续时间T的分组P，并且分组P可以包括m比特B[1]，...，B[m-1]和B[m]的比特序列。与比特序列B[1]至B[m]中的一个比特相对应的间隔可以被称为单位间隔(UI)。在本说明书中，UI可以指与输入数据信号D_IN中包括的比特序列的一个比特对应的间隔。时钟数据恢复电路100可以通过分组P捕获包括在输入数据信号D_IN分组P中的比特序列来识别输入数据信号D_IN中包括的串行数据，并且从串行数据生成包括并行数据的输出数据信号D_OUT。
在一些实施例中，输入数据信号D_IN可以包括时钟以及串行数据。当通过数据线从发送电路接收到包含串行数据的数据信号并且单独通过时钟线接收时钟信号时，由于各种因素，接收电路可能不容易准确地接收彼此同步的数据信号和时钟信号，并且因此在提高数据传输速率方面可能存在限制。另一方面，当发送电路包括数据信号中的时钟，并且接收电路恢复包括在数据信号中的时钟并使用该时钟识别串行数据时，接收电路恢复包含在数据信号中的时钟并使用时钟识别串行数据，接收电路可以通过恢复包括数据信号变化的时钟来捕获比特序列，从而可以提高数据传输速度。包括在数据信号中的时钟可以被称为嵌入时钟。为了将嵌入时钟包括在输入数据信号D_IN中，可以使用包括表示串行数据的比特序列和用于嵌入时钟的至少一个虚拟比特的分组P。虚拟比特可以周期性地(例如，对于分组P的每个持续时间T)在输入数据信号D_IN中生成边沿，并且时钟数据恢复电路100可以检测包括在输入数据信号D_IN中的周期边沿，从而恢复时钟。
在一些实施例中，如图2的第一和第二种情况所示，分组P可以包括(m-1)个比特B[1]至B[m-1]和一个虚拟比特B[m]的比特序列。因为在分组P之后的分组的第一个比特B[1]'的电平相对于虚拟比特的电平被反转，所以虚拟比特B[m]可以在分组P的边界处产生边沿。例如，如在第一种情况下，当分组P之后的分组的第一比特B[1]'具有值“1”，即高电平时，虚拟比特B[m]可以具有值'0'，即低电平。因此，在分组P的边界处可能出现上升沿。此外，如在第二种情况中那样，当分组P之后的分组的第一个比特B[1]'具有值'0'时，即在低电平时，虚拟比特B[m]可以具有值'1'，即高电平。因此，在分组P的边界处可能出现下降沿。
在一些实施例中，如图2的第三和第四种情况所示，分组P可以包括指示串行数据的(m-2)个比特B[1]至B[m-2](未示出)以及两个虚拟比特B[m-1]和B[m]的比特序列，其中两个虚拟比特B[m-1]和B[m]可以在分组P中形成边沿。例如，如第三种情况中那样，虚拟比特B[m-1]和B[m]可以分别具有'0'和'1'的值，并且因此在虚拟比特B[m-1]和B[m]之间可能出现上升沿。此外，如在第四种情况中那样，虚拟比特B[m-1]和B[m]可以分别具有值'1'和'0'，因此在虚拟比特B[m-1]和B[m]可能出现下降沿。
为了恢复包括在输入数据信号D_IN中的嵌入时钟，时钟数据恢复电路100可以检测由至少一个虚拟比特产生的边沿。由于输入数据信号D_IN不仅包括由于虚拟比特造成的边沿，而且包括由于串行数据造成的边沿，所以时钟数据恢复电路100可以使用窗口信号(例如，图1的WIN1)来仅提取由于虚拟比特造成的边沿。窗口信号可以具有有效脉冲，有效脉冲具有与要检测的边沿重叠的间隔(例如，脉冲宽度)，并且仅包括在对应于窗口信号的有效脉冲的间隔(或有效间隔)中的边沿可以被检测到。
随着UI缩短，需要精确控制用于仅提取由于虚拟比特引起的边沿的窗口信号的定时。如下所述，根据本发明构思的示例实施例的时钟数据恢复电路100独立于工艺电压温度(PVT)和传输速率。此外，通过生成与输入数据信号D_IN自适应同步的窗口信号，可以从输入数据信号D_IN精确地恢复数据和嵌入时钟。在下文中，将参考分组P包括13比特的比特序列(即，m＝13)的情况来描述示例实施例，并且如在图2的第一和第二种情况中那样，输入数据信号D_IN包括通过一个虚拟比特B[m]或B[13]在分组P的边界处产生的边沿。然而，示例实施例可以被应用于各种类型的输入数据信号D_IN，诸如例如输入数据信号D_IN包括在数据分组的边界处通过两个虚拟比特生成的边沿的情况。
参考图1，时钟数据恢复电路100包括时钟恢复电路120、延迟锁定环(DLL)电路140、窗口产生电路160和数据恢复电路180。时钟恢复电路120从时钟数据恢复电路100之外(外部)的设备接收输入数据信号D_IN，并且从窗口生成电路160接收第一窗口信号WIN1。时钟恢复电路120基于第一窗口信号WIN1从输入数据信号D_IN中提取周期的边沿并基于所提取的边沿生成恢复时钟信号CK_R。在一些实施例中，恢复时钟信号CK_R可以具有对应于所提取的边沿的上升沿(或下降沿)，并且可以具有与分组P的持续时间T相同的周期。
此外，时钟恢复电路120从第一窗口信号WIN1产生与恢复时钟信号CK_R同步的第二窗口信号WIN2，并且从输入数据信号D_IN产生与恢复时钟信号CK_R同步的内部数据信号D_INT。上述两个或多个相互同步的信号之间的相位差可以保持恒定。由于从输入数据信号D_IN产生的恢复时钟信号CK_R可以具有与输入数据信号D_IN的定时不同的定时，所以时钟恢复电路120可以从输入数据信号D_IN和第一个窗口信号WIN1产生内部数据信号D_INT和第二窗口信号WIN2。例如，恢复时钟信号CK_R的边沿(例如，上升沿)可以与内部数据信号D_INT的比特转换时间基本相同，并且第二窗口信号WIN2(即，第二窗口信号WIN2的有效脉冲)可以包括(例如，重叠)恢复时钟信号CK_R的边沿。下面将参考图3和4描述时钟恢复电路120的示例。
DLL电路140从时钟恢复电路120接收恢复时钟信号CK_R和第二窗口信号WIN2。DLL电路140通过延迟恢复时钟信号CK_R产生多个延迟时钟信号，并通过延迟第二窗口信号WIN2来产生第三窗口信号WIN3。DLL电路140通过使用恢复时钟信号CK_R检测对应于输入数据信号D_IN的一个比特的UI，并且基于检测到的UI来延迟恢复时钟信号CK_R和第二窗口信号WIN2。当基于检测到的单位间隔UI延迟第三窗口信号WIN3时，由时钟恢复电路120使用的第一窗口信号WIN1可具有用于提取边沿的正确时序。在一些实施例中，第一窗口信号WIN1、第二窗口信号WIN2和第三窗口信号WIN3可以具有对应于UI的有效脉冲。
由DLL电路140生成的多个延迟时钟信号可以包括相对于彼此具有相位差的采样时钟信号CK_S，其中相位差对应于UI的倍数。DLL电路140将采样时钟信号CK_S提供给数据恢复电路180。下面将参考图5至7描述DLL电路140的示例。
窗口生成电路160从时钟恢复电路120接收恢复时钟信号CK_R，并从DLL电路140接收第三窗口信号WIN3。窗口生成电路生成第一窗口信号WIN1，使得恢复时钟信号CK_R的相位将与第三窗口信号WIN3的相位相同。因为由DLL电路140基于UI延迟了与恢复时钟信号CK_R同步的第二窗口信号WIN2，即具有包括(重叠)恢复时钟信号CK_R的边沿的间隔的有效脉冲的第二窗口信号WIN2，所以第三窗口信号WIN3可以相对于恢复时钟信号CK_R具有恒定的相位差。
在一些实施例中，窗口产生电路160产生第一窗口信号WIN1，使得恢复时钟信号CK_R的相位将与第三窗口信号WIN3的相位相同。因此，当恢复时钟信号CK_R的相位超前第三窗口信号WIN3的相位时，第一窗口信号WIN1的有效脉冲的边沿可以超前输入数据信号D_IN的周期边沿。换句话说，第一窗口信号WIN1的有效脉冲的边沿可以相对于输入数据信号D_IN的边沿具有相位差，该相位差等于恢复时钟信号CK_R与第三窗口信号窗口信号WIN3之间的相位差。例如，当由DLL电路140提供的第三窗口信号WIN3具有从恢复时钟信号CK_R的相位延迟的0.5UI(即，单位间隔的一半)的相位时，第一窗口信号WIN1可具有超前输入数据信号D_IN的相位大约0.5UI的相位。结果，用于检测嵌入时钟的第一窗口信号WIN1的定时可以取决于由DLL电路140生成的第三窗口信号WIN3，并且，因为DLL电路140基于从输入数据信号D_IN恢复的恢复时钟信号CK_R检测到的UI生成第三窗口信号WIN3，所以第一窗口信号WIN1可以跟随输入数据信号D_IN的变化，例如暂时或非暂时延迟。下面将参考图8和9描述窗口生成电路160的示例。换句话说，DLL电路140基于由时钟恢复电路120响应于由窗口生成电路160提供给时钟恢复电路120的第一窗口信号WIN1提供的第二窗口信号WIN2和恢复时钟信号CK_R，产生具有与恢复时钟信号CK_R的相位相同的相位的第三窗口信号WIN3。
数据恢复电路180从时钟恢复电路120接收内部数据信号D_INT，并从DLL电路140接收采样时钟信号CK_S。数据恢复电路180基于采样时钟信号CK_S从包括串行数据的内部数据信号D_INT输出包括并行数据的输出数据信号D_OUT。例如，数据恢复电路180可以包括多个触发器，所述触发器接收相应的采样时钟信号CK_S并接收内部数据信号D_INT，并且可以从多个触发器的输出信号中生成输出数据信号D_OUT。如上所述，基于由DLL电路140检测到的UI，采样时钟信号CK_S可以具有彼此相对的相位差，其中相位差与UI的倍数相对应。因此，数据恢复电路180可以捕获来自采样时钟信号CK_S的每个边沿(例如，上升沿)的输入数据信号D_IN，由此输出输出数据信号D_OUT。数据恢复电路180还可以称为数据采样电路。
图3图示了根据本发明构思的实施例的图1的时钟恢复电路120的示例的框图。图4说明根据本发明构思的实施例的图3的时钟恢复电路120'的操作的示例的时序图。如以上参照图1所述，图3的时钟恢复电路120'接收输入数据信号D_IN和第一窗口信号WIN1，并输出恢复时钟信号CK_R、第二窗口信号WIN2和内部数据信号D_INT。如图3所示，时钟恢复电路120'包括边沿检测器122、时钟发生器124、数据延迟电路126和窗口延迟电路128。包括在时钟恢复电路120'中的窗口延迟电路128将在下文中作为第一窗口延迟电路128被提及，以将其与图1的时钟数据恢复电路100的其他窗口延迟电路区分开来。
边沿检测器122接收输入数据信号D_IN，并通过检测包括在输入数据信号D_IN中的边沿来输出边沿检测信号E_DET。例如，如图4所示，边沿检测器122可以生成包括在输入数据信号D_IN的上升沿和下降沿处具有上升沿的有效脉冲的边沿检测信号E_DET。在图4的例子中，假定输入数据信号D_IN的边沿与边沿检测信号E_DET的对应边沿之间的延迟基本为零(0)。
时钟发生器124接收来自边沿检测器122的边沿检测信号E_DET并接收第一窗口信号WIN1。时钟发生器124通过使用第一窗口信号WIN1从边沿检测信号E_DET提取周期边沿，并根据提取的周期边沿产生恢复时钟信号CK_R。参考图4，第一窗口信号WIN1可以包括仅包括(即，重叠)在分组P的边界处产生的边沿的间隔的有效脉冲。因此，时钟发生器124可以从边沿检测信号E_DET的边沿提取由箭头(↑)指示的周期边沿，可以从箭头(↑)所示的提取的周期边沿产生恢复时钟信号CK_R。恢复时钟信号CK_R可以具有在(例如，位于)由箭头(↑)指示的提取的周期边沿处的上升沿，并且因此恢复时钟信号CK_R可以具有与分组P的持续时间相同的周期。即，时钟发生器124可通过从检测到的边沿检测信号E_DET的边沿中提取与第一窗口信号WIN1的有效间隔重叠的边沿来产生恢复时钟信号CK_R。
可以从边沿检测信号E_DET的对应边沿延迟恢复时钟信号CK_R的边沿。例如，时钟发生器124可以包括至少一个逻辑门，向至少一个逻辑门输入边沿检测信号E_DET或者向至少一个逻辑门输入从边沿检测信号E_DET产生的信号以及第一窗口信号WIN1，并且由于至少一个逻辑门的门延迟，恢复时钟信号CK_R的边沿可从边沿检测信号E_DET的边沿延迟。如图4所示，从边沿检测信号E_DET的边沿到恢复时钟信号CK_R的对应边沿的延迟可以被指示为边沿延迟ED并且可以被称为时钟发生器124的传播延迟。
数据延迟电路126产生与恢复时钟信号CK_R同步的内部数据信号D_INT，并且第一窗口延迟电路128产生与恢复时钟信号CK_R同步的第二窗口信号WIN2。如下所述，包括在包括DLL电路140、数据恢复电路180和窗口生成电路160的图1的时钟数据恢复电路100中的其他组件还可以与恢复时钟信号CK_R同步地操作，并且因此被提供给其他组件的第二窗口信号WIN2和内部数据信号D_INT也可能需要与恢复时钟信号CK_R同步。
在一些实施例中，数据延迟电路126可以通过将与时钟发生器124的传播延迟相对应的延迟提供(例如，施加)到输入数据信号D_IN来产生内部数据信号D_INT。此外，在一些实施例中，第一窗口延迟电路128可以通过向第一窗口信号WIN1提供(例如，施加)与时钟发生器124的传播延迟相对应的延迟来产生第二窗口信号WIN2。因此，如图4所示，内部数据信号D_INT可以从输入数据信号D_IN延迟边沿延迟ED，并且第二窗口信号WIN2可以从第一窗口信号WIN1延迟边沿延迟ED。换句话说，第二窗口信号WIN2可以由第一窗口延迟电路128通过将第一窗口信号WIN1延迟边沿检测信号E_DET和恢复时钟信号CK_R之间的相位差来生成，该相位差可以对应于被称为时钟发生器124的传播延迟的边沿延迟ED。
图5示出了根据本发明构思的实施例的图1的DLL电路140的示例的框图。图6示出了图5的DLL电路140'的操作的示例的时序图。如上面参考图1所述，图5的DLL电路140'检测UI。基于检测到的单位间隔UI，DLL电路140'通过延迟恢复时钟信号CK_R来生成多个延迟时钟信号CK_D1和CK_S，并且通过延迟第二窗口信号WIN2来生成第三窗口信号WIN3。如图5所示，DLL电路140'包括时钟延迟电路142、延迟控制器144和窗口延迟电路146。包括在DLL电路140'中的窗口延迟电路146在下文中将称为第二窗口延迟电路146以便将其与图1的时钟数据恢复电路100的其他窗口延迟电路区分开来。
时钟延迟电路142通过延迟恢复时钟信号CK_R来产生多个延迟时钟信号CK_D1和CK_S。例如，时钟延迟电路142可以包括一系列延迟单元，并且可以将延迟单元的输出信号提供给外部(即，时钟延迟电路142的外部)。时钟延迟电路142从延迟控制器144接收时钟控制信号C_CK，并根据时钟控制信号C_CK调整延迟。在一些实施例中，时钟延迟电路142可以包括具有相同结构并且共同接收时钟控制信号C_CK的一系列延迟单元，并且因此可以根据时钟控制信号C_CK均匀地调整多个延迟时钟信号CK_D1和CK_S。
时钟延迟电路142将包括延迟时钟信号CK_D1和延迟时钟信号CK_S的多个延迟时钟信号中的第一延迟时钟信号CK_D1提供给延迟控制器144。此外，时钟延迟电路142将来自多个延迟时钟信号CK_D1和CK_S中的具有相对于彼此的相位差的采样时钟信号CK_S输出，其中相位差等于UI的倍数。例如，如图6所示，采样时钟信号CK_S可以包括第一至第十三采样时钟信号CK_S[1]，CK_S[2]至CK_S[12]和CK_S[13]。例如，第一采样时钟信号CK_S[1]和第二时钟信号CK_S[2]可以具有与UI相等的相位差。作为另一示例，第十二采样时钟信号CK_S[12]和第十三采样时钟信号CK_S[13]也可以具有与UI相等的相位差。采样时钟信号CK_S可以用于捕获包括在内部数据信号D_INT中的比特。在一些实施例中，可省略对应于虚拟比特B[13]的第十三采样时钟信号CK_S[13]的输出。此外，在一些实施例中，第一延迟时钟信号CK_D1可以是采样时钟信号CK_S中的一个。如本文所述，采样时钟信号CK_S和第一延迟时钟信号CK_D1可以统称为延迟时钟信号。时钟延迟电路142的一个例子将在后面参照图7进行描述。
延迟控制器144可以包括相位检测器，并且可以基于恢复时钟信号CK_R和第一延迟时钟信号CK_D1之间的相位差来生成控制信号C_CK和C_WIN。在一些实施例中，延迟控制器144生成时钟控制信号C_CK，使得恢复时钟信号CK_R的相位与第一延迟时钟信号CK_D1的相位相同，并且可以基于时钟控制信号C_CK生成窗口控制信号C_WIN。当恢复时钟信号CK_R的相位与第一延迟时钟信号CK_D1的相位相同时，从恢复时钟信号CK_R到第一延迟时钟信号CK_D1的延迟可以等于分组的持续时间的倍数，并且从而可以检测到UI。例如，当恢复时钟信号CK_R通过一系列延迟单元时，可以产生第一延迟时钟信号CK_D1，所述延迟单元的数量对应于输入数据信号D_IN的比特序列的数量m的比特的倍数(k*m，k是大于0的整数)。因此，当从恢复时钟信号CK_R到第一延迟时钟信号CK_D1的延迟与分组的持续时间相同时，k个延迟单元可各自提供对应于UI的延迟。
延迟控制器144可以通过将恢复时钟信号CK_R的相位与第一延迟时钟信号CK_D1的相位匹配的时钟控制信号C_CK来识别UI。延迟控制器144将窗口控制信号C_WIN提供给第二窗口延迟电路146，使得基于时钟控制信号C_CK，第二窗口信号WIN2延迟基于UI的一个间隔。在一些实施例中，时钟控制信号C_CK可以与窗口控制信号C_WIN相同。
第二窗口延迟电路146通过基于从延迟控制器144提供的窗口控制信号C_WIN延迟第二窗口信号WIN2来产生第三窗口信号WIN3。例如，如图6所示，第三窗口信号WIN3可以从第二窗口信号WIN2延迟窗口延迟WD。下面将参考图7描述第二窗口延迟电路146的例子。例如，第三窗口信号WIN3可以从第二窗口信号WIN2延迟大约0.5单位间隔(UI)。图7示出了根据示例实施例的图1的DLL电路140的示例的框图。详细地说，图7示出了通过将第二窗口信号WIN2延迟0.5UI来生成第三窗口信号WIN3的DLL电路140"。如上面参考图1和图5所述，图7的DLL电路140"检测UI并基于检测到的UI延迟第二窗口信号WIN2。如图7所示，DLL电路140"包括时钟延迟电路142'、延迟控制器144'和第二窗口延迟电路146'。
时钟延迟电路142'包括一系列延迟单元D。如上参考图5所述，时钟延迟电路142'可以包括“k×m”个延迟单元D，并且延迟单元D可以串联连接。如图7所示，时钟延迟电路142'可以包括串联连接的26个延迟部分D(即，m＝13和k＝2)。延迟单元D共同接收来自延迟控制器144'的时钟控制信号C_CK，并根据时钟控制信号C_CK提供延迟。
当延迟控制器144'提供时钟控制信号C_CK以使得恢复时钟信号CK_R的相位与第一延迟时钟信号CK_D1的相位相同时，串联连接的26个延迟单元D所提供的延迟可以与恢复时钟信号CK_R的持续时间(即，分组的持续时间T)相同。此外，由于26个延迟单元D具有相同的结构并共同接收时钟控制信号C_CK，所以由两个延迟单元D提供的延迟与UI基本相同。类似地，由时钟延迟电路142'的一个延迟单元D提供基本上与0.5UI相同的延迟。因此，如图7所示，每个采样时钟信号CK_S以两个延迟单元D的间隔输出，并且采样时钟信号CK_S中的每一个具有等于UI的倍数的相位差。此外，当恢复时钟信号CK_R通过26个延迟单元D时，第一延迟时钟信号CK_D1可以被生成。
第二窗口延迟电路146'可以包括延迟单元D，延迟单元D与包括在时钟延迟电路142'中的延迟单元相同。因此，当窗口控制信号C_WIN与时钟控制信号C_CK相同时，第二窗口延迟电路146'的延迟单元D提供与时钟延迟电路142的延迟单元D提供的延迟基本相同的延迟。在在一些实施例中，第二窗口延迟电路146'可以包括用于将第二窗口信号WIN2延迟0.5UI(即，WD＝0.5UI)的“k/2”个延迟单元D。例如，如图7所示，第二窗口延迟电路146'可以包括一个延迟单元D(即，k＝2)。
图8图示了根据本发明构思的实施例的图1的窗口生成电路160的示例的框图。图9示出了根据本发明构思的实施例的图8的窗口生成电路160'的操作示例的时序图。如以上参照图1所述，图8的窗口生成电路160'接收恢复时钟信号CK_R和第三窗口信号WIN3，并产生第一窗口信号WIN1，使得恢复时钟信号(CK_R)的相位与第三窗口信号WIN3的相位相同。如图8所示，窗口生成电路160'包括脉冲生成器162、相位检测器164和窗口信号生成器166。在图8和9所示的示例中，假设窗口生成电路160'从图7的DLL电路140"接收第三窗口信号WIN3，并且第三窗口信号WIN3从窗口信号WIN2延迟0.5UI。
尽管在图1中未示出，在实施例中，窗口产生电路160还可接收来自DLL电路140(例如，DLL电路140")的多个延迟时钟信号CK_D中的至少一个。脉冲产生器162从多个延迟时钟信号CK_D中的至少一个产生脉冲信号PS。脉冲信号PS可以包括与窗口信号的有效脉冲(例如图1中的WIN1、WIN2和WIN3)具有相同宽度的有效脉冲，例如，如图9所示，脉冲发生器162可以接收第十二采样时钟信号CK_S[12]和第十三采样时钟信号(CK_S[13])作为至少一个延迟时钟信号CK_D，并且产生脉冲信号PS，脉冲信号PS具有从第十二采样时钟信号CK_S[12]和第十三采样时钟信号CK_S[13]的上升沿开始对应于UI的有效脉冲宽度。由于窗口信号发生器166对脉冲信号PS进行延迟，所以可生成第一窗口信号WIN1。
相位检测器164通过检测恢复时钟信号CK_R与第三窗口信号WIN3之间的相位差来产生相位检测信号PD。例如，当恢复时钟信号CK_R的相位超前第三窗口信号WIN3的相位时，相位检测器164可以产生与UP对应的相位检测信号PD。否则，可以生成对应于DOWN的相位检测信号PD。相位检测器164可以以各种形式实现，并且在一些实施例中，可以实现为“Bang-Bang”相位检测器。
窗口信号发生器166从脉冲发生器162接收脉冲信号PS，并从相位检测器164接收相位检测信号PD。窗口信号发生器166通过基于相位检测信号PD延迟脉冲信号PS来生成第一窗口信号WIN1。例如，如图9所示，可以通过延迟第一窗口信号WIN1(例如，通过图4的边沿延迟ED)来产生第二窗口信号WIN2，并且可以通过将第二窗口信号WIN2延迟0.5UI来产生第三窗口信号WIN3。因此，当窗口信号产生器166产生第一窗口信号WIN1以使得恢复时钟信号CK_R的相位与第三窗口信号WIN3的相位相同时，第一窗口信号WIN1可具有超前由箭头(↑)指示的边沿检测信号E_DET的对应边沿0.5UI的相位。结果，具有对应于UI的宽度的第一窗口信号WIN1的有效脉冲可具有正确的时序以检测由箭头(↑)指示的边沿检测信号E_DET的对应边沿。
图10示出了根据本发明构思的另一实施例的时钟数据恢复电路200的框图。图11示出了根据本发明构思的实施例的图10的时钟数据恢复电路200的操作的示例的时序图。与图1的基于恢复时钟信号CK_R和第三窗口信号WIN3之间的相位差产生第一窗口信号WIN1的时钟数据恢复电路100相比，图10的时钟数据恢复电路200基于多个延迟时钟信号中的第二窗口信号WIN2和第二延迟时钟信号CK_D2之间的相位差产生第一窗口信号WIN1。如图10所示，时钟数据恢复电路200包括时钟恢复电路220、DLL电路240、窗口生成电路260和数据恢复电路280。在下文中，可以省略与上面参考图1给出的描述相同的描述。
时钟恢复电路220接收输入数据信号D_IN和第一窗口信号WIN1，并基于第一窗口信号WIN1从输入数据信号D_IN生成恢复时钟信号CK_R。此外，时钟恢复电路220产生与恢复时钟信号CK_R同步的第二窗口信号WIN2和内部数据信号D_INT。例如，如图11所示，时钟恢复电路220通过将第一窗口信号WIN1从边沿检测信号E_DET的边沿至恢复时钟信号CK_R的边沿延迟边沿延迟ED而生成第二窗口信号WIN2。
DLL电路240接收恢复时钟信号CK_R并检测UI。DLL电路240基于检测到的UI生成多个延迟时钟信号CK_S和CK_D2，并且多个延迟时钟信号CK_S和CK_D2可以包括采样时钟信号CK_S和第二延迟时钟信号CK_D2。采样时钟信号CK_S相对于彼此具有等于UI的倍数的相位差，并且第二延迟时钟信号CK_D2具有超前于恢复时钟信号CK_R的相位。例如，如图11所示，第二延迟时钟信号CK_D2可具有超前恢复时钟信号CK_R的相位大约0.5UI的相位。在一些实施例中，当DLL电路240包括与图7的时钟延迟电路142'相同的时钟延迟电路时，第二延迟时钟信号CK_D2可以是第十三采样时钟信号CK_S[13]。
窗口产生电路260从时钟恢复电路220接收第二窗口信号WIN2，并从DLL电路240接收第二延迟时钟信号CK_D2。窗口产生电路260产生第一窗口信号WIN1，使得第二窗口信号WIN2的相位将与第二延迟时钟信号CK_D2的相位相同。例如，如图11所示，第二窗口信号WIN2可以由第一窗口信号WIN1延迟边沿延迟ED，并且当窗口生成电路260生成第一窗口信号WIN1时，使得第二窗口信号WIN2的相位与第二延迟时钟信号CK_D2的相位相同，第一窗口信号WIN1的有效脉冲可出现在超前由箭头(↑)指示的边沿检测信号E_DET的相应边沿0.5UI的时间点，因此第一窗口信号WIN1的有效脉冲可以在包括(重叠)由箭头(↑)指示的边沿检测信号E_DET的对应边沿的区间中形成。结果，时钟恢复电路220可以基于第一窗口信号WIN1从由箭头(↑)指示的边沿检测信号E_DET准确地检测对应的边沿，并产生恢复时钟信号CK_R。在一些实施例中，窗口生成电路260可以与图8的窗口生成电路160'相同或相似，其中包括在窗口生成电路260中的相位检测器可以接收第二窗口信号WIN2和第二延迟时钟信号CK_D2。换句话说，DLL电路240基于由时钟恢复电路220响应于由窗口生成电路260提供给时钟恢复电路220的第一窗口信号WIN1而提供的恢复时钟信号CK_R，生成具有与第二窗口信号WIN2的相位相同的相位的第二延迟时钟信号CK_D2。
数据恢复电路280从时钟恢复电路220接收内部数据信号D_INT，并从DLL电路240接收采样时钟信号CK_S。数据恢复电路180生成输出数据信号D_OUT，包括根据与恢复时钟信号CK_R同步的内部数据信号D_INT的并行数据，并且包括基于采样时钟信号CK_S的串行数据。
图12图示了根据本发明构思的实施例的图10的DLL电路240的示例的框图。如以上参照图10所述，图12的DLL电路240'从恢复时钟信号CK_R检测UI，并且通过基于检测到的UI延迟恢复时钟信号CK_R来生成多个延迟时钟信号CK_D1、CK_D2和CK_S。如图12所示，DLL电路240'包括时钟延迟电路242和延迟控制器244。与图5的DLL电路140'和图7的DLL电路140"相比，在图12的DLL电路240'中可以省略第二窗口延迟电路146和146'。下文中，可以省略图12中的类似于上面参考图5已经给出的特征的描述。
时钟延迟电路242通过延迟恢复时钟信号CK_R来产生多个延迟时钟信号CK_D1、CK_D2和CK_S。例如，类似于图7的时钟延迟电路142'，时钟延迟电路242可以包括一系列延迟单元，其提供根据时钟控制信号C_CK调整的延迟，并且延迟单元可以输出多个延迟时钟信号CK_D1、CK_D2和CK_S。提供给延迟控制器244的第一延迟时钟信号CK_D1可以是随着恢复时钟信号CK_R被包括在时钟延迟电路242中的一系列延迟单元延迟而产生的信号，并且第二延迟时钟信号CK_D2可以具有超前通过被一系列延迟单元中的至少一些延迟单元延迟的第一延迟时钟信号CK_D1的相位的相位。此外，采样时钟信号CK_S可具有相对于彼此等于UI的倍数的相位差。
延迟控制器244产生时钟控制信号C_CK，使得恢复时钟信号CK_R的相位与第一延迟时钟信号CK_D1的相位相同。因此，第一延迟时钟信号CK_D1可以具有与恢复时钟信号CK_R相同的相位，并且具有超前第一延迟时钟信号CK_D1的相位的第二延迟时钟信号CK_D2可以具有超前于恢复时钟信号CK_R的相位的相位。如上面参照图10和图11所述，可以生成第一窗口信号WIN1，使得具有超前于恢复时钟信号CK_R的相位(例如超前0.5UI)的相位的第二延迟时钟信号CK_D2和第二窗口信号WIN2具有相同的相位。
图13图示了根据本发明构思的实施例的恢复时钟和数据的方法的流程图。在一些实施例中，图13的恢复时钟和数据的方法可以由图1的时钟数据恢复电路100或图10的时钟数据恢复电路200执行，并且也可以称为操作时钟数据恢复电路的方法。如图13所示，恢复时钟和数据的方法可以包括多个操作S20、S40、S60和S80，并且在下文中，将参照图1和10描述图13。
在操作S20中，执行用于通过使用第一窗口信号WIN1从输入数据信号D_IN生成恢复时钟信号CK_R的操作。例如，图1的时钟恢复电路120可以检测输入数据信号D_IN的边沿并基于第一窗口信号WIN1从检测到的边沿中提取周期边沿。时钟恢复电路120可以通过使用所提取的周期边沿来生成恢复时钟信号CK_R。在一些实施例中，恢复时钟信号CK_R可以具有与输入数据信号D_IN的分组的持续时间相同的周期。
在操作S40中，执行用于检测比特序列的UI的操作。例如，图1的DLL电路140可以从恢复时钟信号CK_R检测UI。在一些实施例中，如图1所示，检测到的UI可以用于生成采样时钟信号CK_S和第三窗口信号WIN3。在一些实施例中，如图1所示，检测到的UI可以用于生成采样时钟信号CK_S和第二延迟窗口信号CK_D2。以下将参照图4描述操作S40的示例。如图13所示，在操作S40之后，并行执行操作S60和S80。
在操作S60中，执行通过使用基于UI延迟的信号来生成第一窗口信号WIN1的操作。在一些实施例中，如上面参考图1所述，窗口生成电路160可以通过使用第三窗口信号WIN3生成第一窗口信号WIN1，第三窗口信号WIN3是通过DLL电路140将第二窗口信号WIN2延迟窗口延迟WD而生成的。在一些实施例中，如上所述参考图10中所述，窗口生成电路260可以通过DLL电路240延迟恢复时钟信号CK_R，由此通过使用具有超过恢复时钟信号CK_R的相位的第二延迟时钟信号CK_D2来生成第一窗口信号WIN1。因此，第一窗口信号WIN1的定时可以由检测到的UI精确地确定，并且可以根据输入数据信号D_IN的变化自适应地确定。下面将参考图15A和15B描述操作S60的示例。
在操作S80中，执行通过使用采样时钟信号CK_S来恢复数据的操作。例如，由图1的DLL电路140生成的采样时钟信号CK_S可以具有与UI的倍数相等的彼此相位差，并且数据恢复电路180可以通过根据采样时钟信号CK_S对与恢复时钟信号CK_R同步的内部数据信号D_INT进行采样来生成包括并行数据的输出数据信号D_OUT。
图14例示了根据本发明构思的实施例的图13的操作S40的示例的流程图。如以上参照图13所述，可以在图14的操作S40'中执行用于检测比特序列的UI的操作。在一些实施例中，操作S40'可以由图1的DLL电路140或者通过图10的DLL电路240执行。并且，在下文中，将参照图1和10描述图14。
在操作S42中，执行用于生成多个延迟时钟信号的操作。例如，图1的DLL电路140可以通过延迟恢复时钟信号CK_R来产生多个延迟时钟信号，并且多个延迟时钟信号可以包括第一延迟时钟信号CK_D1和采样时钟信号CK_S。第一延迟时钟信号CK_D1可以在恢复时钟信号CK_R经过DLL电路140的时钟延迟电路(例如，图5的142)的一系列延迟单元时产生，其中在接下来的操作S44中将第一延迟时钟信号CK_D1的相位与恢复时钟信号CK_R的相位进行比较。
在操作S44中，执行用于控制延迟单元的操作，使得第一延迟时钟信号CK_D1的相位与恢复时钟信号CK_R的相位相同。例如，图1的DLL电路140的延迟控制器(例如，图5的144)可以包括相位检测器并且可以生成用于控制一系列延迟单元的控制信号，使得第一延迟时钟信号CK_D1的相位与恢复时钟信号CK_R的相位相同。因此，第一延迟时钟信号CK_D1的相位可以与恢复时钟信号CK_R的相位相同，并且由该一系列延迟单元提供的延迟可以与输入数据信号D_IN的分组的持续时间T(或持续时间T的倍数)相同。
当一系列延迟单元具有相同的结构并共同接收控制信号时，对应于UI的延迟可以由一系列延迟单元(例如，k个延迟单元)中的一些提供，并且因此决定(即，确定)用于提供对应于UI的延迟的控制信号。结果，可以检测UI。如以上参照图13所述，可以基于所确定的控制信号来生成基于在操作S40'之后执行的操作S60中的单位间隔UI而延迟的信号。
图15A例示了根据本发明构思的实施例的图13的操作S60的示例的流程图。图15B例示了根据本发明构思的实施例的图13的操作S60的另一示例的流程图。如以上参照图13所述，在图15A和15B所示的操作S60a和S60b中，执行通过使用基于UI的延迟信号产生第一窗口信号WIN1的操作。在一些实施例中，图15A的操作S60a可以由图1的DLL电路140和窗口生成电路160执行。而且，在一些实施例中，15B的操作S60b可以由图10的DLL电路240和窗口生成电路260执行。以下，参照图1和10描述图15A和15B。然而，与以前给出的描述相同的描述可以从下面省略。
参考图15A，操作S60a包括多个操作S62a、S64a和S66a。在操作S62a中，执行用于获得与恢复时钟信号CK_R同步的第二窗口信号WIN2的操作。例如，图1的时钟恢复电路120通过延迟第一窗口信号WIN1产生第二窗口信号WIN2，并且DLL电路140从时钟恢复电路120接收第二窗口信号WIN2。
在操作S64a中，执行用于通过基于UI延迟第二窗口信号WIN2来生成第三窗口信号WIN3的操作。例如，可以在图13的操作S40中检测UI，并且图1的DLL电路140根据与UI成比例的间隔来延迟第二窗口信号WIN2，从而生成第三窗口信号WIN3。在一些实施例中，可以通过将第二窗口信号WIN2延迟0.5UI来生成第三窗口信号WIN3。
在操作S66a中，执行用于生成第一窗口信号WIN1使得第三窗口信号WIN3的相位与恢复时钟信号CK_R的相位相同的操作。例如，图1的窗口生成电路160可以检测恢复时钟信号CK_R和第三窗口信号WIN3之间的相位差，并且可以产生第一窗口信号WIN1，使得检测到的恢复时钟信号CK_R和第三窗口信号WIN3之间的相位差变为零(0)。由于第三窗口信号WIN3是通过基于UI延迟与恢复窗口信号CK_R同步的第二窗口信号WIN2而生成的信号，因此第一窗口信号WIN1可以超前输入数据信号D_IN的边沿(或者图4的边沿检测信号E_DET的边沿)与第三窗口信号WIN3距离第二窗口信号WIN2的延迟一样多。因此，第一窗口信号WIN1的定时可以独立于工艺电压温度(PVT)和传输速率而基于检测到的UI来确定，并且可以相对于输入数据信号D_IN的变化自适应地确定。
参见图15B，操作S60b包括多个操作S62b、S64b和S66b。在操作S62b中，执行用于获得与恢复时钟信号CK_R同步的第二窗口信号WIN2的操作。例如，图10的时钟恢复电路220通过延迟第一窗口信号WIN1产生第二窗口信号WIN2，并且窗口产生电路260从时钟恢复电路220接收第二窗口信号WIN2。
在操作S64b中，执行用于通过基于UI延迟恢复时钟信号CK_R来生成第二延迟时钟信号CK_D2的操作。例如，可以在图13的操作S40中检测UI。并且图1的DLL电路240根据与UI成比例的间隔延迟恢复时钟信号CK_R，从而产生第二延迟时钟信号CK_D2。在一些实施例中，可以通过将恢复时钟信号CK_R延迟一个间隔来生成第二延迟时钟信号CK_D2，该间隔与UI的倍数相同并且比分组的持续时间T短0.5UI。换句话说，第二延迟时钟信号CK_D2可以具有超前恢复时钟信号CK_R的相位0.5UI的相位。
在操作S66b中，执行用于生成第一窗口信号WIN1使得第二窗口信号WIN2的相位与第二延迟时钟信号CK_D2的相位相同的操作。例如，图1的窗口生成电路260可以检测第二窗口信号WIN2和第二延迟时钟信号CK_D2之间的相位差，并且可以产生第一窗口信号WIN1，使得检测到的第二窗口信号WIN2和第二延迟时钟信号CK_D2之间的相位差变为零(0)。由于第二延迟时钟信号CK_D2具有超前恢复时钟信号CK_R的相位，并且第二窗口信号WIN2是与恢复时钟信号CK_R同步的信号，因此第一窗口信号WIN1可以是比输入数据信号D_IN边沿(或图4的边沿检测信号E_DET的边沿)超前信号CK_D2与恢复时钟信号CK_R之间的相位差的信号。因此，第一窗口信号WIN1的定时可以独立于工艺电压温度(PVT)和传输速率而基于检测到的UI来确定，并且可以相对于输入数据信号D_IN的变化自适应地确定。
图16示出了根据本发明构思的实施例的包括时钟数据恢复电路的装置10的框图。根据示例实施例的时钟数据恢复电路可以被包括在接收电路422中。装置10可以是包括显示面板400的计算系统，并且可以是但不限于包括例如桌面计算机、服务器、电视、广告牌等的静止系统或例如膝上型计算机、平板电脑、可穿戴设备等的移动系统。如图16所示，装置10可以包括主板300和显示面板400，其中输入数据信号D_IN可以通过数据线500从主板300发送到显示面板400。
主板300可以包括处理器320，处理器320可以包括发送电路322。处理器320可以指执行计算操作的处理单元，例如微处理器、微控制器、专用集成电路(ASIC)、或现场可编程门阵列(FPGA)。在一些实施例中，处理器320还可以是视频图形处理器，例如图形处理单元(GPU)。处理器320可以生成与通过显示面板400中包括的显示器440输出的图像对应的图像数据，并且可以将图像数据提供给发送电路322。
发送电路322可以接收图像数据并且通过将图像数据转换为串行数据来生成输入数据信号D_IN。例如，发送电路322可以生成输入数据信号D_IN，使得与显示器440的一个像素对应的像素数据对应于一个分组。如以上参照图1所述，输入数据信号D_IN可以包括嵌入时钟并且可以包括例如出现在分组边界处的周期边沿。
显示面板400可以包括显示控制器420和显示器440。显示控制器420可以从母板300接收包括串行数据的输入数据信号D_IN并且处理输入数据信号D_IN，由此提供显示信号SIG到显示器440.在一些实施例中，显示控制器420可以提供用于控制包括在显示器440中的像素的显示信号SIG，并且还可以被称为显示驱动器IC(DDIC)。
显示控制器420可以包括接收电路422并且接收电路422可以接收输入数据信号D_IN。接收电路422可以包括根据本发明构思的实施例的时钟数据恢复电路，并且可以从输入数据信号D_IN恢复时钟和数据。随着显示器440的分辨率增加并且通过显示器440更新的图像的数量增加，从母板300传输到显示面板400的数据量可以显著增加。为了高速传输数据，输入数据信号D_IN中包括的比特的间隔(即，UI)可以缩短，并且因此有必要从输入数据信号D_IN准确地恢复时钟和数据。
如上所述，根据本发明构思的实施例，包括在接收电路422中的时钟数据恢复电路可以独立于工艺电压温度(PVT)和传输速率并且适应地根据输入数据信号D_IN来决定用于提取包括在输入数据信号D_IN中的周期边沿的窗口信号的定时。例如，可以通过使用基于从输入数据信号D_IN检测到的UI延迟的信号来生成窗口信号。
显示器440可以包括但不限于任意类型的显示器，诸如例如液晶显示器(LCD)、发光二极管(LED)、电致发光显示器(ELD)、阴极射线管(CRT)，等离子体显示面板(PDP)、硅上液晶(LCoS)等。而且，尽管图16示出了装置10包括一个显示面板400，在一些实施例中，装置10仍可以包括两个或更多个显示面板，即两个或更多个显示器。
尽管已经参考本发明的实施例具体示出和描述了本发明构思，但应该理解，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种接收包括嵌入时钟的输入数据信号的时钟数据恢复电路，所述时钟数据恢复电路包括：
时钟恢复电路，被配置为基于第一窗口信号从所述输入数据信号生成恢复时钟信号并且从所述第一窗口信号生成与所述恢复时钟信号同步的第二窗口信号；
延迟锁定环电路，被配置为基于恢复时钟信号检测与输入数据信号的一个比特相对应的单位间隔，并且通过基于单位间隔延迟第二窗信号来产生第三窗信号；和
窗口生成电路，被配置为基于第三窗口信号和恢复时钟信号生成第一窗口信号，使得
恢复时钟信号的相位与第三窗口信号的相位相同。
2.根据权利要求1所述的时钟数据恢复电路，其中，所述第一窗口信号的相位超前所述恢复时钟信号的相位大约所述单位间隔的一半。
3.根据权利要求1所述的时钟数据恢复电路，其中所述时钟恢复电路包括：
边沿检测器，被配置为通过检测输入数据信号的边沿来生成边沿检测信号；
时钟发生器，被配置为通过从检测到的边沿中提取与第一窗口信号的有效间隔重叠的边沿来生成恢复时钟信号；和
窗口延迟电路，被配置为通过将所述第一窗口信号延迟所述边沿检测信号的相位和所述恢复时钟信号的相位之间的相位差来生成所述第二窗口信号。
4.根据权利要求1所述的时钟数据恢复电路，其中所述延迟锁定环电路包括：
时钟延迟电路，被配置为基于控制信号来延迟所述恢复时钟信号，从而生成多个延迟时钟信号；
延迟控制器，被配置为生成控制信号，
其中，所述时钟延迟电路被配置为从所述多个延迟时钟信号中生成具有与所述恢复时钟信号的相位相同的相位的第一延迟时钟信号；和
窗口延迟电路，被配置为基于所述控制信号从所述第二窗口信号生成所述第三窗口信号。
5.根据权利要求4所述的时钟数据恢复电路，其中所述时钟延迟电路包括被配置为接收所述恢复时钟信号的一系列延迟单元，以及
窗口延迟电路包括至少一个延迟单元，该延迟单元与该一系列延迟单元中的每个延迟单元相同。
6.根据权利要求4所述的时钟数据恢复电路，其中该窗口产生电路包括：
脉冲发生器，被配置为基于所述多个延迟时钟信号中的至少一个产生脉冲信号；
相位检测器，被配置为检测所述恢复时钟信号的相位与所述第三窗口信号的相位之间的相位差；和
窗口信号生成器，被配置为通过基于检测到的相位差延迟脉冲信号来生成第一窗口信号。
7.根据权利要求4所述的时钟数据恢复电路，其中所述时钟恢复电路包括数据延迟电路，所述数据延迟电路被配置为从所述输入数据信号产生与所述恢复时钟信号同步的内部数据信号，
多个延迟时钟信号包括多个采样时钟信号，所述多个采样时钟信号具有等于单位间隔的倍数的相对于彼此的相位差，以及
时钟数据恢复电路还包括数据恢复电路，被配置为通过基于多个采样时钟信号对内部数据信号进行采样来产生输出数据信号。
8.一种接收包括嵌入时钟的输入数据信号的时钟数据恢复电路，所述时钟数据恢复电路包括：
时钟恢复电路，被配置为通过基于第一窗口信号从输入数据信号中提取周期边沿来产生恢复时钟信号，并且从第一窗口信号产生与恢复时钟信号同步的第二窗口信号；
延迟锁定环电路，被配置为基于恢复时钟信号检测与输入数据信号的一个比特相对应的单位间隔，并通过延迟恢复时钟信号来产生多个延迟时钟信号；和
窗口生成电路，被配置为基于第二窗口信号和来自多个延迟时钟信号中的一延迟时钟信号生成第一窗口信号，使得第二窗口信号的相位与延迟时钟信号的相位相同。
9.根据权利要求8所述的时钟数据恢复电路，其中，延迟时钟信号的相位超过恢复时钟信号的相位大约单位间隔的一半。
10.根据权利要求8所述的时钟数据恢复电路，其中所述时钟恢复电路包括：
边沿检测器，被配置为通过检测输入数据信号的边沿来生成边沿检测信号；
时钟发生器，被配置为通过检测到的边沿中检测与第一窗口信号的有效间隔重叠的边沿来生成恢复时钟信号；和
窗口延迟电路，被配置为通过将所述第一窗口信号延迟所述边沿检测信号的相位和所述恢复时钟信号的相位之间的相位差来生成所述第二窗口信号。
11.根据权利要求8所述的时钟数据恢复电路，其中所述延迟锁定环电路包括：
时钟延迟电路，被配置为基于控制信号延迟恢复时钟信号，从而生成多个延迟时钟信号；和
延迟控制器，被配置为生成控制信号，
其中所述时钟延迟电路被配置为从所述多个延迟时钟信号中产生具有与所述恢复时钟信号的相位相同的相位的第一延迟时钟信号。
12.根据权利要求11所述的时钟数据恢复电路，其中所述窗口产生电路包括：
脉冲发生器，被配置为基于所述多个延迟时钟信号中的至少一个产生脉冲信号；
相位检测器，被配置为检测第二窗口信号的相位与延迟时钟信号的相位之间的相位差；和
窗口信号生成器，被配置为通过基于检测到的相位差延迟脉冲信号来生成第一窗口信号。
13.一种从包括嵌入时钟的输入数据信号中恢复时钟和数据的方法，所述方法包括：
基于第一窗口信号从输入数据信号生成恢复时钟信号；
基于所述恢复时钟信号，检测与所述输入数据信号的一个比特对应的单位间隔；
基于单位间隔延迟与恢复时钟信号同步的信号以提供延迟信号；和
基于延迟的信号生成第一窗口信号。
14.根据权利要求13所述的方法，还包括：
从第一窗口信号生成与恢复时钟信号同步的第二窗口信号，
其中延迟与所述恢复时钟信号同步的所述信号包括通过基于所述单位间隔延迟所述第二窗口信号来产生作为所述延迟信号的第三窗口信号，以及
产生第一窗口信号包括基于恢复时钟信号和第三窗口信号产生第一窗口信号。
15.根据权利要求14所述的方法，其中，产生第一窗口信号包括：
检测所述恢复时钟信号的相位与所述第三窗口信号的相位之间的相位差；和
产生第一窗口信号，使得相位差为零。
16.根据权利要求14所述的方法，其中，产生第三窗口信号的步骤包括：通过将第二窗口信号延迟大约单位间隔的一半来产生第三窗口信号。
17.根据权利要求13所述的方法，还包括从所述第一窗口信号生成与所述恢复时钟信号同步的第二窗口信号，
其中，延迟与恢复时钟信号同步的信号包括通过基于单位间隔延迟恢复时钟信号来产生延迟时钟信号作为延迟信号，以及
产生第一窗口信号包括基于第二窗口信号和延迟时钟信号产生第一窗口信号。
18.根据权利要求17所述的方法，其中所述产生所述第一窗口信号包括：
检测第二窗口信号的相位与第二延迟时钟信号的相位之间的相位差；和
产生第一窗口信号，使得相位差为零。
19.根据权利要求17所述的方法，其中，产生延迟时钟信号的步骤包括：产生超前恢复时钟信号大约单位间隔的一半的延迟时钟信号。
20.根据权利要求13所述的方法，其中检测单位间隔包括：
通过使恢复时钟信号通过一系列延迟单元来产生多个延迟时钟信号；和
控制一系列延迟单元，使得多个延迟时钟信号中的第一延迟时钟信号的相位与恢复时钟信号的相位相同。
CN201811182490.6A 2017-11-20 2018-10-11 时钟数据恢复电路及方法、包括时钟数据恢复电路的装置 Active CN109818610B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170154977A KR102502236B1 (ko) 2017-11-20 2017-11-20 클락 데이터 복구 회로, 이를 포함하는 장치 및 클락 데이터 복구 방법
KR10-2017-0154977 2017-11-20

Publications (2)

Publication Number Publication Date
CN109818610A true CN109818610A (zh) 2019-05-28
CN109818610B CN109818610B (zh) 2023-06-13

Family

ID=66532593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811182490.6A Active CN109818610B (zh) 2017-11-20 2018-10-11 时钟数据恢复电路及方法、包括时钟数据恢复电路的装置

Country Status (3)

Country Link
US (1) US10355700B2 (zh)
KR (1) KR102502236B1 (zh)
CN (1) CN109818610B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112102770A (zh) * 2020-11-03 2020-12-18 上海视涯技术有限公司 驱动芯片、显示屏和显示装置
CN113886315B (zh) * 2021-09-23 2024-05-03 珠海一微半导体股份有限公司 一种时钟数据恢复系统、芯片及时钟数据恢复方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7174271B2 (ja) * 2018-07-10 2022-11-17 株式会社ソシオネクスト 位相同期回路、送受信回路及び集積回路
US11169952B2 (en) * 2019-04-25 2021-11-09 Nxp B.V. Data transmission code and interface
KR20220022398A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 적응적 등화를 수행하는 수신 회로 및 이를 포함하는 시스템
TWI734655B (zh) * 2020-12-07 2021-07-21 瑞鼎科技股份有限公司 提升時脈資料回復電路的追隨表現的方法及其適用之系統
KR20220087752A (ko) * 2020-12-18 2022-06-27 주식회사 엘엑스세미콘 데이터 구동 회로 및 그의 클럭 복원 방법과 디스플레이 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262634B1 (en) * 2000-04-13 2001-07-17 Lsi Logic Corporation Phase-locked loop with built-in self-test of phase margin and loop gain
CN101145898A (zh) * 2006-08-30 2008-03-19 三星电子株式会社 时钟和数据恢复电路和恢复时钟和数据的方法
CN101657966A (zh) * 2007-03-20 2010-02-24 株式会社爱德万测试 时钟数据恢复电路、方法及测试装置
CN102611440A (zh) * 2012-03-12 2012-07-25 东南大学 基于门控振荡器的超高速突发模式时钟恢复电路
CN103490775A (zh) * 2013-09-03 2014-01-01 电子科技大学 基于双环结构的时钟数据恢复控制器
US9735950B1 (en) * 2016-10-18 2017-08-15 Omnivision Technologies, Inc. Burst mode clock data recovery circuit for MIPI C-PHY receivers
CN107086866A (zh) * 2016-02-15 2017-08-22 爱思开海力士有限公司 时钟数据恢复电路、包括其的集成电路和时钟数据恢复方法
CN107147379A (zh) * 2017-04-26 2017-09-08 烽火通信科技股份有限公司 基于fpga的边沿检测方法、系统及时钟数据恢复电路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100205354B1 (ko) * 1996-09-02 1999-07-01 구본준 데이터 분리 회로
US6445230B1 (en) * 2000-12-29 2002-09-03 Intel Corporation Programmable digital phase lock loop
JP4196657B2 (ja) 2002-11-29 2008-12-17 株式会社日立製作所 データ再生方法およびデジタル制御型クロックデータリカバリ回路
MXPA05006049A (es) * 2002-12-06 2005-09-21 Thomson Licensing Sa Metodo y sistema para la sintonizacion remota y sincronizacion de reloj.
US7421606B2 (en) 2004-05-18 2008-09-02 Micron Technology, Inc. DLL phase detection using advanced phase equalization
JP4607666B2 (ja) 2005-05-31 2011-01-05 株式会社東芝 データサンプリング回路および半導体集積回路
US7688925B2 (en) * 2005-08-01 2010-03-30 Ati Technologies, Inc. Bit-deskewing IO method and system
JP2007129306A (ja) * 2005-11-01 2007-05-24 Nec Corp Ｐｌｌ制御回路
US8878792B2 (en) 2009-08-13 2014-11-04 Samsung Electronics Co., Ltd. Clock and data recovery circuit of a source driver and a display device
JP2011090361A (ja) * 2009-10-20 2011-05-06 Renesas Electronics Corp 位相キャリブレーション回路、メモリカード制御装置、及び位相キャリブレーション方法
US8462819B2 (en) * 2010-01-06 2013-06-11 Lsi Corporation Adaptive clock recovery with step-delay pre-compensation
JP5663881B2 (ja) * 2010-01-18 2015-02-04 富士通株式会社 クロック装置
JP5711949B2 (ja) * 2010-12-03 2015-05-07 ローム株式会社 シリアルデータの受信回路、受信方法およびそれらを用いたシリアルデータの伝送システム、伝送方法
US8977884B2 (en) * 2010-12-09 2015-03-10 Texas Instruments Incorporated Shared-PLL audio clock recovery in multimedia interfaces
US20130076450A1 (en) * 2011-09-23 2013-03-28 Mosys, Inc. Low noise bias circuit for a pll oscillator
EP2798739A4 (en) 2011-12-29 2016-08-17 Intel Corp DEVICE AND METHOD FOR A DIGITAL CLOCK MOTOR WITH A KEY RATIO CORRECTION AND QUADRATURE PLACEMENT
TWI484318B (zh) * 2013-02-07 2015-05-11 Phison Electronics Corp 時脈資料回復電路模組及資料回復時脈的產生方法
TW201445887A (zh) 2013-05-23 2014-12-01 Raydium Semiconductor Corp 時脈嵌入式序列資料傳輸系統及時脈還原方法
US9137008B2 (en) * 2013-07-23 2015-09-15 Qualcomm Incorporated Three phase clock recovery delay calibration
US8891717B1 (en) * 2013-07-30 2014-11-18 Texas Instruments Incorporated Method and system for comparing digital values
JP5923730B2 (ja) 2013-08-25 2016-05-25 株式会社セレブレクス クロックデータ復元装置
JP2015128220A (ja) * 2013-12-27 2015-07-09 セイコーエプソン株式会社 発振回路、発振器、電子機器、移動体及び発振器の周波数調整方法
JP6439915B2 (ja) * 2014-09-12 2018-12-19 セイコーエプソン株式会社 フラクショナルｎ−ｐｌｌ回路、発振器、電子機器及び移動体
US9264187B1 (en) * 2014-10-09 2016-02-16 Intel Corporation Measuring bit error rate during runtime of a receiver circuit
JP6404114B2 (ja) * 2014-12-24 2018-10-10 ラピスセミコンダクタ株式会社 周波数変調回路及び半導体装置
US9407424B1 (en) 2015-04-09 2016-08-02 Texas Instruments Incorporated Fast locking clock and data recovery using only two samples per period
WO2017002437A1 (ja) * 2015-06-30 2017-01-05 オリンパス株式会社 処理装置および処理システム
US10129121B2 (en) * 2017-03-06 2018-11-13 Oracle International Corporation Clock circuit jitter calibration

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262634B1 (en) * 2000-04-13 2001-07-17 Lsi Logic Corporation Phase-locked loop with built-in self-test of phase margin and loop gain
CN101145898A (zh) * 2006-08-30 2008-03-19 三星电子株式会社 时钟和数据恢复电路和恢复时钟和数据的方法
CN101657966A (zh) * 2007-03-20 2010-02-24 株式会社爱德万测试 时钟数据恢复电路、方法及测试装置
CN102611440A (zh) * 2012-03-12 2012-07-25 东南大学 基于门控振荡器的超高速突发模式时钟恢复电路
CN103490775A (zh) * 2013-09-03 2014-01-01 电子科技大学 基于双环结构的时钟数据恢复控制器
CN107086866A (zh) * 2016-02-15 2017-08-22 爱思开海力士有限公司 时钟数据恢复电路、包括其的集成电路和时钟数据恢复方法
US9735950B1 (en) * 2016-10-18 2017-08-15 Omnivision Technologies, Inc. Burst mode clock data recovery circuit for MIPI C-PHY receivers
CN107147379A (zh) * 2017-04-26 2017-09-08 烽火通信科技股份有限公司 基于fpga的边沿检测方法、系统及时钟数据恢复电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112102770A (zh) * 2020-11-03 2020-12-18 上海视涯技术有限公司 驱动芯片、显示屏和显示装置
US11663953B2 (en) 2020-11-03 2023-05-30 Seeya Optronics Co., Ltd. Driver chip, display screen, and display device
CN113886315B (zh) * 2021-09-23 2024-05-03 珠海一微半导体股份有限公司 一种时钟数据恢复系统、芯片及时钟数据恢复方法

Also Published As

Publication number Publication date
KR20190057700A (ko) 2019-05-29
US10355700B2 (en) 2019-07-16
US20190158100A1 (en) 2019-05-23
CN109818610B (zh) 2023-06-13
KR102502236B1 (ko) 2023-02-21

Similar Documents

Publication Publication Date Title
CN109818610A (zh) 时钟数据恢复电路及方法、包括时钟数据恢复电路的装置
KR101174768B1 (ko) 평판 표시 장치의 데이터 인터페이스 장치 및 방법
EP3176770B1 (en) Display device
US6647027B1 (en) Method and apparatus for multi-channel data delay equalization
US11671104B2 (en) Clock recovery circuit, clock data recovery circuit, and apparatus including the same
US6560716B1 (en) System for measuring delay of digital signal using clock generator and delay unit wherein a set of digital elements of clock generator identical to a set of digital elements of delay unit
US20150213779A1 (en) Display driving circuit
CN111292693B (zh) 数据驱动器、显示设备及操作显示设备的方法
US20150067392A1 (en) Clock data recovery device and display device including the same
US10924119B1 (en) Clock data recovery circuit and apparatus including the same
KR101118647B1 (ko) 타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시장치
CN111147224A (zh) 时钟恢复装置以及源极驱动器
CN113948030B (zh) 一种显示信号产生装置、驱动装置、显示装置
KR20200138514A (ko) 비동기 카운터와 동기 카운터를 포함하는 코드 생성기 및 그것의 동작 방법
US8704805B2 (en) System and method for handling image data transfer in a display driver
TW201106660A (en) Apparatuses for transmitting and receiving data
US9313016B2 (en) Receiver circuit, communication system, electronic device, and method for controlling receiver circuit
Jang et al. A 13.8 mW 3.0 Gb/s clock-embedded video interface with DLL-based data-recovery circuit
CN104978068A (zh) 触摸显示驱动方法、系统、显示装置和应用处理器
JP2015161752A (ja) 表示駆動回路、表示装置および表示ドライバｉｃ
CN111752507B (zh) 信号调整方法、信号调整电路及图像处理电路
CN103456256A (zh) 影像显示系统与触控显示装置
KR101930532B1 (ko) 능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로
US20240039652A1 (en) Synchronizing communication channels between digital front-end processors
CN110706674A (zh) 时钟恢复装置和源极驱动器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant