KR101118647B1 - 타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시장치 - Google Patents

타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시장치 Download PDF

Info

Publication number
KR101118647B1
KR101118647B1 KR1020060011848A KR20060011848A KR101118647B1 KR 101118647 B1 KR101118647 B1 KR 101118647B1 KR 1020060011848 A KR1020060011848 A KR 1020060011848A KR 20060011848 A KR20060011848 A KR 20060011848A KR 101118647 B1 KR101118647 B1 KR 101118647B1
Authority
KR
South Korea
Prior art keywords
signal
detection signal
data
detection
clock
Prior art date
Application number
KR1020060011848A
Other languages
English (en)
Other versions
KR20070080491A (ko
Inventor
김명수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060011848A priority Critical patent/KR101118647B1/ko
Priority to US11/655,621 priority patent/US7893912B2/en
Priority to CN2007100003601A priority patent/CN101017652B/zh
Publication of KR20070080491A publication Critical patent/KR20070080491A/ko
Application granted granted Critical
Publication of KR101118647B1 publication Critical patent/KR101118647B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정 표시 장치의 타이밍 컨트롤러는 오류 검출부를 포함한다. 오류 검출부는 외부로부터 입력되는 신호의 오류 유무를 검출하고, 외부로부터 입력되는 오류 신호에 대응하는 데이터 신호를 자체적으로 생성하여 데이터 신호를 기 설정된 시간 동안 액정 패널에 표시한다. 따라서, 액정 표시 장치는 외부로부터 입력되는 오류 신호에 적합한 데이터 신호를 안정적으로 표시할 수 있게 되어 액정 표시 장치의 표시 품질을 향상시킨다.

Description

타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시 장치{TIMING CONTROLLER, METHOD OF DRIVING THE SAME AND LIQUID CRYSTAL DISPLAY DEVICE HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 디스플레이 시스템의 블록도이다.
도 2는 도 1에 도시된 타이밍 컨트롤러의 블록도이다.
도 3은 도 2에 도시된 오류 검출부의 블록도이다.
도 4는 도 3에 도시된 제 1 오류 신호 발생부의 동작을 보여주는 파형도이다.
도 5는 도 3에 도시된 오류 검출부의 각 신호에 대한 파형도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1000: 호스트 2000: 액정 표시 장치
2100: 액정 패널 2200: 타이밍 컨트롤러
2210: 클럭 생성부 2220: 오류 검출부
2221: 제 1 오류 신호 발생부 2222: 프레임 카운터
2223: 제 2 오류 신호 발생부 2224: 논리합 회로
2230: 비정상 모드 데이터 생성부 2240: 제 1 멀티플렉서
2250: 제 2 멀티플렉서 2260: 신호 생성부
2300: 데이터 구동부 2400: 게이트 구동부
본 발명은 액정 표시 장치에 관한 것으로, 구체적으로 입력되는 신호의 오류를 검출하는 타이밍 컨트롤러와 이의 구동 방법 및 이를 갖는 액정 표시 장치에 관한 것이다.
음극선관(Cathode Ray Tube)을 이용한 표시 장치와 더불어 영상 표시 장치의 중요한 분야를 차지하고 있는 것 중에 하나가 액정 표시 장치이다. 액정 표시 장치는 일정한 공간을 갖고 합착된 두 개의 기판 사이에 액정이 주입된 표시장치이다. 액정표시장치는 액정에 전계를 인가하고, 전계의 세기를 조절하여 액정을 통과하는 빛의 투과율을 조절함으로써 원하는 영상을 표시한다.
액정 표시 장치는 외부의 그래픽 소스로부터 영상 데이터 신호 및 제어 신호를 입력받아 액정 패널에 영상을 표시한다. 만약, 외부의 그래픽 소스로부터 액정 표시 장치로 입력되는 영상 데이터 신호 및 제어 신호가 액정 표시 장치의 규격을 벗어난 신호일 경우, 액정 패널에는 비정상적인 화면이 표시되어 액정 표시 장치의 표시 품질을 감소시킨다.
본 발명의 목적은 표시 품질을 향상할 수 있는 타이밍 컨트롤러를 제공하는데 있다.
또한, 본 발명의 다른 목적은 상기와 같은 타이밍 컨트롤러의 구동 방법을 제공하는데 있다.
또한, 본 발명의 또 다른 목적은 상기와 같은 타이밍 컨트롤러를 갖는 액정 표시 장치를 제공하는데 있다.
본 발명에 따른 타이밍 컨트롤러는 클럭 생성부, 오류 검출부, 데이터 생성부, 제 1 멀티플렉서, 제 2 멀티플렉서, 및 신호 생성부로 이루어진다. 클럭 생성부는 외부로부터 전압을 인가받아 제 1 클럭 신호를 생성하고, 오류 검출부는 외부로부터 제 2 클럭 신호와 데이터 인에이블 신호를 입력받고, 상기 제 2 클럭 신호와 상기 데이터 인에이블 신호의 오류를 검출하여 검출 신호를 출력한다. 데이터 생성부는 상기 검출 신호에 대응하는 제 1 데이터 신호를 발생한다. 제 1 멀티플렉서는 상기 검출 신호에 응답하여 상기 제 1 클럭 신호와 상기 제 2 클럭 신호 중 하나를 선택하여 출력하고, 제 2 멀티플렉서는 상기 검출 신호에 응답하여 상기 제 1 데이터 신호와 외부로부터 입력되는 제 2 데이터 신호 중 하나를 선택하여 출력한다. 그리고 신호 생성부는 상기 제 1 및 제 2 멀티플렉서로부터 출력되는 신호에 응답하여 데이터 신호와 제어 신호를 발생한다.
본 발명에 따른 타이밍 컨트롤러의 구동 방법은 다음과 같다. 먼저, 외부로부터 전압을 인가받아 제 1 클럭 신호를 생성하고, 외부로부터 제 2 클럭 신호와 데이터 인에이블 신호를 입력받고, 상기 제 2 클럭 신호와 상기 데이터 인에이블 신호의 오류를 검출하여 검출 신호를 출력한다. 이후, 상기 검출 신호에 대응하는 제 1 데이터 신호를 발생한다. 그리고 상기 검출 신호에 응답하여 상기 제 1 클럭 신호와 상기 제 2 클럭 신호 중 하나를 선택하여 출력하고, 상기 검출 신호에 응답하여 상기 제 1 데이터 신호와 외부로부터 입력되는 제 2 데이터 신호 중 하나를 선택하여 출력한다. 상기 제 1 또는 제 2 클럭 신호와 상기 제 1 또는 제 2 데이터 신호에 응답하여 데이터 신호와 제어 신호를 발생한다.
본 발명에 따른 액정 표시 장치는 액정 패널, 타이밍 컨트롤러, 및 구동부로 이루어진다. 액정 패널은 구동 신호에 응답하여 영상을 표시한다. 타이밍 컨트롤러는 외부로부터 제 1 클럭 신호와 데이터 인에이블 신호를 입력받아, 상기 제 1 클럭 신호와 상기 데이터 인에이블 신호의 오류를 검출하여 검출 신호를 생성하고, 상기 검출 신호를 기 설정된 시간 동안 유지하며 상기 검출 신호에 대응하는 데이터 신호 및 제어 신호를 출력한다. 그리고 구동부는 상기 데이터 신호 및 제어 신호에 응답하여 상기 액정 패널을 구동하는 상기 구동 신호를 출력한다.
상술한 바에 따르면, 타이밍 컨트롤러는 외부로부터 입력된 영상 신호의 오류를 검출하고, 상기 오류 신호에 대응하여 상기 액정 패널에 적합한 영상을 안정적으로 표시할 수 있다. 따라서, 상기 액정 표시 장치의 표시 품질을 향상시킨다.
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 시스템의 블록도이다.
도 1을 참조하면, 디스플레이 시스템은 영상 데이터 신호(R, G, B)와 제어 신호들(Hsync, Vsync, DE, MCLK)을 제공하는 호스트(1000)와 영상을 표시하는 액정 표시 장치(2000)로 이루어진다.
호스트(1000)는 컴퓨터의 그래픽 카드 등으로 이루어지며, 액정 표시 장치(2000)에 표시될 영상 데이터 신호(R, G, B)를 제공하는 역할을 한다. 호스트(1000)와 액정 표시 장치(2000) 사이에는 저전압 차동 신호(Low Voltage Differential Signal) 인터페이스 또는 티티엘(Transistor To Transistor) 인터페이스 등을 이용하여 영상 데이터 신호(R, G, B)와 제어 신호들(Hsync, Vsync, DE, MCLK)이 전송된다.
액정 표시 장치(2000)는 영상을 표시하는 액정 패널(2100), 제어 신호를 발생하는 타이밍 컨트롤러(2200), 데이터 라인 구동 신호를 출력하는 데이터 구동부(2300), 및 게이트 라인 구동 신호를 출력하는 게이트 구동부(2400)를 포함한다.
액정 패널(2100)은 화소 전극을 가지는 기판과 이에 대응하는 기판으로 구성되며, 기판들 사이에는 액정이 주입된다. 화소 전극을 갖는 기판에는 다수의 게이트 라인과, 게이트 라인에 교차되어 구성된 다수의 데이터 라인이 일정 간격을 두고 배열된다. 또한, 액정 패널(2100)은 데이터 라인과 게이트 라인으로 둘러싸이며, 매트릭스 형태로 배열된 다수의 픽셀을 포함한다.
타이밍 컨트롤러(2200)는 호스트(1000)로부터 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 메인 클럭 신호(MCLK), 데이터 인에이블 신호(DE) 및 영상 데이터 신호(R, G, B)를 입력받는다. 타이밍 컨트롤러(2200)는 영상 데이터 신호(R, G, B)의 포맷을 액정 패널(2100)의 사양에 적합하도록 변환한 데이터 신호(DATA)와, 제 1 및 제 2 제어 신호(CNT1, CNT2)를 출력한다. 데이터 신호(DATA)와 제 1 제어 신호(CNT1)는 데이터 구동부(2300)로 인가되고, 제 2 제어 신호(CNT2)는 게이트 구 동부(2400)로 인가된다.
타이밍 컨트롤러(2200)는 호스트(1000)로부터 입력되는 영상 데이터 신호(R, G, B)와 제어 신호들(Hsync, Vsync, DE, MCLK)이 액정 표시 장치(2000)가 요구하는 규격에 맞는지의 여부를 판단할 수 있다. 예를 들어, 호스트(1000)로부터 비정상적인 신호가 타이밍 컨트롤러(2200)로 입력되면, 타이밍 컨트롤러(2200)는 입력되는 신호의 오류를 검출할 수 있다.
또한, 타이밍 컨트롤러(2200)는 호스트(1000)로부터 입력되는 오류 신호를 액정 패널(2100)에 그대로 표시하지 않고, 새로운 영상 신호를 자체적으로 생성하여 오류 신호 입력 구간에서도 안정된 영상을 액정 패널(2100)에 표시할 수 있도록 한다. 이와 같은, 타이밍 컨트롤러(2200)의 입력 신호에 대한 오류 검출 기능은 이하 도 2에서 상세히 설명하도록 한다.
데이터 구동부(2300)는 타이밍 컨트롤러(2200)로부터 인가되는 데이터 신호(DATA)와 제 1 제어 신호(CNT1)에 응답하여, 액정 패널(2100)의 데이터 라인(D1~Dn)을 통해 데이터 라인 구동 신호를 출력한다. 데이터 라인 구동 신호는 액정 패널(2100)의 픽셀로 인가되는 데이터 전압이다.
게이트 구동부(2400)는 타이밍 컨트롤러(2200)로부터 제공되는 제 2 제어 신호(CNT2)에 응답하여 액정 패널(2100)의 게이트 라인(G1~Gm)을 통해 게이트 라인 구동 신호를 출력한다. 게이트 라인 구동 신호는 액정 패널(2100)의 박막 트랜지스터를 턴온 또는 턴오프시키는 게이트 온 전압 및 게이트 오프 전압이다.
도 2는 도 1에 도시된 타이밍 컨트롤러의 블록도이다.
도 2를 참조하면, 타이밍 컨트롤러(2200)는 클럭 신호를 생성하는 클럭 생성부(2210), 입력되는 신호의 오류를 검출하는 오류 검출부(2220), 비정상 모드 데이터 생성부(2230), 제 1 멀티플렉서(2240), 제 2 멀티플렉서(2250), 및 신호 생성부(2260)로 이루어진다.
클럭 생성부(2210)는 외부로부터 전압(VI)을 인가받아, 기 설정된 주파수를 갖는 내부 클럭 신호(ICLK)를 지속적으로 출력한다. 내부 클럭 신호(ICLK)는 호스트(1000)로부터 타이밍 컨트롤러(2200)로 비정상적인 신호가 입력될 경우, 타이밍 컨트롤러(2200)가 동작하는 기준 클럭 신호로 사용된다. 반면, 호스트(1000)로부터 타이밍 컨트롤러(2200)로 정상적인 신호가 입력될 경우, 타이밍 컨트롤러(2200)의 기준 클럭 신호는 호스트(1000)로부터 입력되는 메인 클럭 신호(MCLK)가 된다.
클럭 생성부(2210)로부터 출력되는 내부 클럭 신호(ICLK)는 제 1 멀티플렉서(2240)로 인가된다. 클럭 생성부(2210)는 회로 집적이 가능한 링 오실레이터(Ring Oscillator) 등으로 이루어진다.
오류 검출부(2220)는 호스트(1000)로부터 메인 클럭 신호(MCLK), 데이터 인에이블 신호(DE), 및 수직 동기 신호(Vsysn)를 입력받고, 호스트(1000)로부터 입력되는 신호의 오류 유무를 판단하여 검출 신호(DS)를 출력한다. 검출 신호(DS)는 호스트(1000)로부터 입력되는 신호의 오류 유무를 검출한 신호로서, 비정상 모드 데이터 생성부(2230), 제 1 및 제 2 멀티플렉서(2240, 2250)로 인가된다.
검출 신호(DS)는 호스트(1000)로부터 타이밍 컨트롤러(2200)로 비정상적인 신호가 입력되면 기 설정된 시간 동안 활성화 상태를 유지하고, 호스트(1000)로부 터 타이밍 컨트롤러(2200)로 정상적인 신호가 입력되면 비활성화 상태가 된다.
비정상 모드 데이터 생성부(2230)는 오류 검출부(2220)로부터 검출 신호(DS)를 입력받는다. 비정상 모드 데이터 생성부(2230)는 오류 검출부(2220)로부터 활성화된 검출 신호(DS)를 입력받으면 동작을 시작하여, 비정상 모드 데이터 신호(DATA_F)를 출력한다. 반면, 비정상 모드 데이터 생성부(2230)는 오류 검출부(2220)로부터 비활성화된 검출 신호(DS)를 입력받으면 동작하지 않는다.
비정상 모드 데이터 생성부(2230)에서 출력되는 비정상 모드 데이터 신호(DATA_F)는 제 2 멀티플렉서(2250)로 인가된다. 비정상 모드 데이터 생성부(2230)에서 출력되는 비정상 모드 데이터 신호(DATA_F)는 블랙(Black) 또는 화이트(White)등의 일정한 영상을 나타내는 신호이다.
제 1 멀티플렉서(2240)는 클럭 생성부(2210)로부터의 내부 클럭 신호(ICLK)와 호스트(1000)로부터의 메인 클럭 신호(MCLK)를 입력받는다. 제 1 멀티플렉서(2240)는 오류 검출부(2220)로부터 입력되는 검출 신호(DS)에 응답하여, 내부 클럭 신호(ICLK)와 메인 클럭 신호(MCLK) 중 어느 하나를 선택하여 출력한다.
제 1 멀티플렉서(2240)는 오류 검출부(2220)로부터 활성화된 검출 신호(DS)를 입력받으면, 클럭 생성부(2210)로부터의 내부 클럭 신호(ICLK)를 신호 생성부(2260)로 출력한다. 반면, 제 1 멀티플렉서(2240)는 오류 검출부(2220)로부터 비활성화된 검출 신호(DS)를 입력받으면, 호스트(1000)로부터의 메인 클럭 신호(MCLK)를 신호 생성부(2260)로 출력한다.
제 2 멀티플렉서(2250)는 비정상 모드 데이터 생성부(2230)로부터의 비정상 모드 데이터 신호(DATA_F)와 호스트(1000)로부터의 영상 데이터 신호(R, G, B)를 입력받는다. 제 2 멀티플렉서(2250)는 오류 검출부(2220)로부터 입력되는 검출 신호(DS)에 응답하여, 비정상 모드 데이터 신호(DATA_F)와 영상 데이터 신호(R, G, B) 중 어느 하나를 선택하여 출력한다.
제 2 멀티플렉서(2250)는 오류 검출부(2220)로부터 활성화된 검출 신호(DS)를 입력받으면, 비정상 모드 데이터 생성부(2230)로부터의 비정상 모드 데이터 신호(DATA_F)를 신호 생성부(2260)로 출력한다. 반면, 제 2 멀티플렉서(2250)는 오류 검출부(2220)로부터 비활성화된 검출 신호(DS)를 입력받으면, 호스트(1000)로부터의 영상 데이터 신호(R, G, B)를 신호 생성부(2260)로 출력한다.
신호 생성부(2260)는 제 1 및 제 2 멀티플렉서(2240, 2250)로부터 입력되는 신호에 응답하여, 데이터 신호(DATA), 제 1 제어 신호(CNT1), 및 제 2 제어 신호(CNT2)를 출력한다. 신호 생성부(2260)에서 출력되는 데이터 신호(DATA)와 제 1 제어 신호(CNT1)는 데이터 구동부(2300)로 인가되고, 제 2 제어 신호(CNT2)는 게이트 구동부(2400)로 인가된다.
오류 검출부(2220)에서 활성화된 검출 신호(DS)가 출력되면, 신호 생성부(2260)는 제 1 멀티플렉서(2240)로부터 내부 클럭 신호(ICLK)를 입력받고, 제 2 멀티플렉서(2250)로부터 비정상 모드 데이터 신호(DATA_F)를 입력받는다. 반면, 오류 검출부(2220)에서 비활성화된 검출 신호(DS)가 출력되면, 신호 생성부(2260)는 제 1 멀티플렉서(2240)로부터 메인 클럭 신호(MCLK)를 입력받고, 제 2 멀티플렉서(2250)로부터 영상 데이터 신호(R, G, B)를 입력받는다.
도 3은 도 2에 도시된 오류 검출부의 블록도이다.
도 3을 참조하면, 오류 검출부(2220)는 제 1 오류 신호 발생부(2221), 프레임 카운터(2222), 제 2 오류 신호 발생부(2223), 및 논리합 회로(2224)를 포함한다.
제 1 오류 신호 발생부(2221)는 호스트(1000)로부터 메인 클럭 신호(MCLK)와 데이터 인에이블 신호(DE)를 입력받고, 메인 클럭 신호(MCLK)와 데이터 인에이블 신호(DE)의 오류 유무를 판단하여 제 1 검출 신호(F1)를 출력한다. 제 1 오류 신호 발생부(2221)는 제 1 검출 신호(F1)를 프레임 카운터(2222), 제 2 오류 신호 발생부(2223), 및 논리합 회로(2224)로 출력한다.
도 4는 도 3에 도시된 제 1 오류 신호 발생부의 동작을 보여주는 파형도이다.
도 4를 참조하면, (a)는 호스트(1000)로부터 타이밍 컨트롤러(2200)로 비정상적인 메인 클럭 신호(MCLK_F)가 입력되는 경우에 제 1 오류 신호 발생부(2221)로부터 출력되는 제 1 검출 신호(F1)의 파형을 보여주는 것이고, (b)는 호스트(1000)로부터 타이밍 컨트롤러(2200)로 비정상적인 데이터 인에이블 신호(DE)가 입력되는 경우에 제 1 오류 신호 발생부(2221)로부터 출력되는 제 1 검출 신호(F1)의 파형을 보여주는 것이다.
도 4의 (a)를 참조하면, 호스트(1000)로부터 타이밍 컨트롤러(2200)로 비정상적인 메인 클럭 신호(MCLK_F)가 입력되면, 제 1 오류 신호 발생부(2221)는 비정상적인 메인 클럭 신호(MCLK_F)가 입력되는 구간(D1)동안 활성화되는 제 1 검출 신 호(F1)를 출력한다. 제 1 오류 신호 발생부(2221)는 호스트(1000)로부터 입력되는 메인 클럭 신호(MCLK)가 기 설정된 시간 동안 토글링하지 않고 하이 레벨 또는 로우 레벨을 유지하면, 비정상적인 메인 클럭 신호(MCLK_F)로 인식한다.
도 4의 (b)를 참조하면, 호스트(1000)로부터 타이밍 컨트롤러(2200)로 비정상적인 데이터 인에이블 신호(DE_F)가 입력되면, 제 1 오류 신호 발생부(2221)는 비정상적인 데이터 인에이블 신호(DE_F)가 입력되는 구간(D2)동안 활성화되는 제 1 검출 신호(F1)를 출력한다.
제 1 오류 신호 발생부(2221)는 호스트(1000)로부터 입력되는 데이터 인에이블 신호(DE)의 주기가 기 설정된 주기와 일치하지 않거나, 데이터 인에이블 신호(DE)의 활성화 개수가 기 설정된 개수보다 많거나 적게 입력되면, 비정상적인 데이터 인에이블 신호(DE_F)로 인식한다. 여기서, 데이터 인에이블 신호(DE)는 영상 데이터 신호(R, G, B)의 라인 단위로 활성화되므로, 호스트(1000)로부터 입력되는 데이터 인에이블 신호(DE)의 활성화 개수는 영상 데이터 신호(R, G, B)의 라인 개수와 대응된다.
프레임 카운터(2222)는 호스트(1000)로부터의 수직 동기 신호(Vsync)와 제 1 오류 신호 발생부(2221)로부터의 제 1 검출 신호(F1)에 응답하여, 호스트(1000)로부터 입력되는 영상 데이터 신호(R, G, B)의 프레임 수를 카운팅한 카운팅 신호(CS)를 출력한다. 프레임 카운터(2222)는 카운팅 신호(CS)를 제 2 오류 신호 발생부(2223)로 출력한다.
프레임 카운터(2222)는 제 1 오류 신호 발생부(2221)로부터 입력되는 제 1 검출 신호(F1)의 활성화 시점 또는 비활성 시점부터 영상 데이터 신호(R, G, B)의 프레임 수를 카운팅하기 시작한다. 호스트(1000)로부터의 수직 동기 신호(Vsync)는 영상 데이터 신호(R, G, B)의 매 프레임 단위로 하나의 활성화 신호가 발생되므로, 프레임 카운터(2222)가 프레임 수를 카운팅하는 기준 신호가 된다.
프레임 카운터(2222)는 기 설정된 프레임 수만큼 프레임을 카운팅한 후, 카운팅 신호(CS)를 출력한다. 카운팅 신호(CS)는 제 1 검출 신호(F1)의 활성화 시점 또는 비활성 시점에서 리셋되고, 다시 기 설정된 프레임 수만큼 프레임을 카운팅하는 과정을 반복한다.
예를 들어, 프레임 카운터(2222)에서 3개의 프레임을 카운팅한 후에, 카운팅 신호(CS)를 출력한다면, 프레임 카운터(2222)는 제 1 검출 신호(F1)가 활성화되는 시점부터 수직 동기 신호(Vsync)를 이용하여 프레임을 카운팅하기 시작하여 3개의 프레임을 카운팅하게 되면 카운팅 신호(CS)를 출력한다. 또는, 프레임 카운터(2222)는 제 1 검출 신호(F1)가 비활성화되는 시점부터 수직 동기 신호(Vsync)를 이용하여 프레임을 카운팅하기 시작하여 3개의 프레임을 카운팅하게 되면 카운팅 신호(CS)를 출력한다.
제 2 오류 신호 발생부(2223)는 제 1 오류 신호 발생부(2221)로부터의 제 1 검출 신호(F1)와 프레임 카운터(2222)로부터의 카운팅 신호(CS)에 응답하여, 제 2 검출 신호(F2)를 출력한다. 제 2 오류 신호 발생부(2223)는 제 2 검출 신호(F2)를 논리합 회로(2224)로 출력한다.
제 2 오류 신호 발생부(2223)는 카운팅 신호(CS)에 응답하여 제 1 검출 신호 (F1)를 기 설정된 시간 동안 지연시켜서 제 2 검출 신호(F2)로서 출력한다. 예를 들어, 제 2 오류 신호 발생부(2223)는 제 1 검출 신호(F1)를 카운팅 신호(CS)의 출력 시점까지 지연시킨 후, 제 2 검출 신호(F2)로서 출력한다.
논리합 회로(2224)는 제 1 오류 신호 발생부(2221)로부터의 제 1 검출 신호(F1)와 제 2 오류 신호 발생부(2223)로부터의 제 2 검출 신호(F2)를 논리합하여 검출 신호(DS)를 출력한다.
도 5는 도 3에 도시된 오류 검출부의 각 신호에 대한 파형도이다.
도 5를 참조하면, 제 1 오류 신호 발생부(2221)로부터 출력되는 제 1 검출 신호(F1)는 제 1 지점(P1)부터 제 4 지점(P4)까지 활성화 구간(하이 레벨 구간)과 비활성화 구간(로우 레벨 구간)을 반복한다. 제 1 검출 신호(F1)는 호스트(1000)로부터 타이밍 컨트롤러(2200)로 입력되는 신호의 오류 유무에 따라 발생하는 신호이므로, 제 1 지점(P1)부터 제 4 지점(P4)까지 호스트(1000)로부터 타이밍 컨트롤러(2200)로 입력되는 신호는 정상 신호와 비정상 신호가 반복적으로 입력된다는 것을 나타낸다.
만약, 타이밍 컨트롤러(2200)가 별도의 검출 신호(DS)를 생성하지 않고, 제 1 검출 신호(F1)를 검출 신호(DS)로서 이용하게 되면, 액정 패널(2100)에는 정상적인 영상과 비정상 모드 영상에 대응하는 블랙 또는 화이트 영상이 연속적으로 반복하게 되어 액정 표시 장치(2000)의 표시 품질을 하락시킬 수 있다. 이와 같은 문제를 방지하기 위하여, 타이밍 컨트롤러(2200)는 별도의 검출 신호(DS)를 생성한다.
제 1 오류 신호 발생부(2221)로부터 제 1 검출 신호(F1)가 출력되면, 제 2 오류 신호 발생부(2223)는 제 1 검출 신호(F1)를 3 개의 프레임동안 유지시켜서 제 2 검출 신호(F2)로서 출력한다. 제 1 검출 신호(F1)는 제 1 지점(P1)부터 제 2 지점(P2)까지 프레임 카운터(2222)에서 3 개의 프레임을 카운팅 하기 전에, 다시 활성화 구간 또는 비활성화 구간으로 천이되므로 제 2 검출 신호(F2)는 제 1 지점(P1)부터 제 2 지점(P2)동안 활성화 상태를 유지한다. 또한, 제 2 검출 신호(F2)는 제 2 지점(P2)부터 3 개의 프레임을 카운팅한 후, 제 3 지점(P3)에서 비활성화 상태가 된다.
다시, 제 1 검출 신호(F1)가 비활성화되는 제 4 지점(P4)에서 제 2 검출 신호(F2)는 활성화되고, 3 개의 프레임을 카운팅한 후, 제 5 지점(P5)에서 비활성화 상태가 된다.
즉, 제 2 오류 신호 발생부(2223)는 제 1 검출 신호(F1)가 활성화 상태에서 비활성화 상태로 천이되는 시점 또는 비활성화 상태에서 활성화 상태로 천이되는 시점부터 3 개의 프레임 구간 동안 제 1 검출 신호(F1)의 상태를 유지시켜서 제 2 검출 신호(F2)로서 출력한다. 또한, 제 2 오류 신호 발생부(2223)에서 출력되는 제 2 검출 신호(F2)는 활성화되는 시점에서 3 개의 프레임 구간이 지난 후, 비활성화 상태가 된다.
논리합 회로(2224)는 제 1 검출 신호(F1)와 제 2 검출 신호(F2)를 논리합하여 검출 신호(DS)를 출력한다. 따라서, 검출 신호(DS)는 제 1 지점(P1)부터 제 5 지점(P5)까지 활성화 상태가 되고, 제 5 지점(P5)부터 비활성화 상태가 된다. 즉, 검출 신호(DS)가 활성화되는 제 1 지점(P1)부터 제 5 지점(P5)까지 액정 패널 (2100)에는 비정상 모드 영상에 해당하는 블랙 또는 화이트 영상이 지속적으로 표시된다.
프레임 카운터(2222)와 제 2 오류 신호 발생부(2223)의 동작 설명에서 3개의 프레임 구간을 카운팅하는 것을 설명하였으나, 이는 일 예에 불과하며 프레임의 개수는 다양하게 변화시킬 수 있을 것이다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상과 같은 본 발명에 의하면, 액정 표시 장치의 타이밍 컨트롤러는 외부로부터 입력되는 신호의 오류 유무를 검출하고, 외부로부터 입력되는 오류 신호에 대응하는 데이터 신호를 자체적으로 생성하여 데이터 신호를 기 설정된 시간 동안 액정 패널에 표시한다. 따라서, 액정 표시 장치는 외부로부터 입력되는 오류 신호에 적합한 데이터 신호를 안정적으로 표시할 수 있게 되어, 액정 표시 장치의 표시 품질을 향상시킨다.

Claims (19)

  1. 외부로부터 전압을 인가받아 제 1 클럭 신호를 생성하는 클럭 생성부;
    외부로부터 제 2 클럭 신호와 데이터 인에이블 신호를 입력받고, 상기 제 2 클럭 신호와 상기 데이터 인에이블 신호의 오류를 검출하여 검출 신호를 출력하는 오류 검출부;
    상기 검출 신호에 대응하는 제 1 데이터 신호를 발생하는 데이터 생성부;
    상기 검출 신호에 응답하여 상기 제 1 클럭 신호와 상기 제 2 클럭 신호 중 하나를 선택하여 출력하는 제 1 멀티플렉서;
    상기 검출 신호에 응답하여 상기 제 1 데이터 신호와 외부로부터 입력되는 제 2 데이터 신호 중 하나를 선택하여 출력하는 제 2 멀티플렉서; 및
    상기 제 1 및 제 2 멀티플렉서로부터 출력되는 신호에 응답하여 데이터 신호와 제어 신호를 발생하는 신호 생성부를 포함하는 것을 특징으로 하는 타이밍 컨트롤러.
  2. 제 1 항에 있어서,
    상기 클럭 생성부는 링 오실레이터인 것을 특징으로 하는 타이밍 컨트롤러.
  3. 제 1 항에 있어서,
    상기 오류 검출부는,
    상기 제 2 클럭 신호와 상기 데이터 인에이블 신호에 응답하여 제 1 검출 신호를 출력하는 제 1 검출부;
    상기 제 1 검출 신호와 외부로부터 입력되는 수직 동기 신호에 응답하여, 상기 제 1 검출 신호가 발생된 시점부터 프레임 수를 연산하여 카운팅 신호를 출력하는 프레임 카운터;
    상기 카운팅 신호에 응답하여 상기 제 1 검출 신호를 기 설정된 시간 동안 지연시켜서 제 2 검출 신호를 출력하는 제 2 검출부; 및
    상기 제 1 검출 신호와 상기 제 2 검출 신호를 논리합하여 상기 검출 신호로서 출력하는 논리합 회로를 포함하는 것을 특징으로 하는 타이밍 컨트롤러.
  4. 제 3 항에 있어서,
    상기 제 1 검출부는 상기 제 2 클럭 신호가 기 설정된 시간 동안 토글링하지 않고 하이 또는 로우 레벨을 유지하면, 상기 제 1 검출 신호를 발생하는 것을 특징으로 하는 타이밍 컨트롤러.
  5. 제 3 항에 있어서,
    상기 제 1 검출부는 상기 데이터 인에이블 신호의 주기가 기 설정된 주기와 일치하지 않으면, 상기 제 1 검출 신호를 발생하는 것을 특징으로 하는 타이밍 컨트롤러.
  6. 제 1 항에 있어서,
    상기 제 1 데이터 신호는 블랙 또는 화이트 영상을 나타내는 신호인 것을 특징으로 하는 타이밍 컨트롤러.
  7. 제 1 항에 있어서,
    상기 제 1 멀티플렉서는 상기 검출 신호가 발생되면 상기 제 1 클럭 신호를 출력하고, 상기 검출 신호가 발생되지 않으면 상기 제 2 클럭 신호를 출력하며,
    상기 제 2 멀티플렉서는 상기 검출 신호가 발생되면 상기 제 1 데이터 신호를 출력하고, 상기 검출 신호가 발생되지 않으면 상기 제 2 데이터 신호를 출력하는 것을 특징으로 하는 타이밍 컨트롤러.
  8. 외부로부터 전압을 인가받아 제 1 클럭 신호를 생성하는 단계;
    외부로부터 제 2 클럭 신호와 데이터 인에이블 신호를 입력받고, 상기 제 2 클럭 신호와 상기 데이터 인에이블 신호의 오류를 검출하여 검출 신호를 출력하는 단계;
    상기 검출 신호에 대응하는 제 1 데이터 신호를 발생하는 단계;
    상기 검출 신호에 응답하여 상기 제 1 클럭 신호와 상기 제 2 클럭 신호 중 하나를 선택하여 출력하는 단계;
    상기 검출 신호에 응답하여 상기 제 1 데이터 신호와 외부로부터 입력되는 제 2 데이터 신호 중 하나를 선택하여 출력하는 단계; 및
    상기 제 1 클럭 신호 또는 상기 제 2 클럭 신호와 상기 제 1 데이터 신호 또는 상기 제 2 데이터 신호에 응답하여 데이터 신호와 제어 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 타이밍 컨트롤러의 구동방법.
  9. 제 8 항에 있어서,
    상기 검출 신호 출력 단계는,
    상기 제 2 클럭 신호와 상기 데이터 인에이블 신호에 응답하여 제 1 검출 신호를 출력하는 단계;
    상기 제 1 검출 신호와 외부로부터 입력되는 수직 동기 신호에 응답하여, 상기 제 1 검출 신호가 발생된 시점부터 프레임 수를 연산하여 카운팅 신호를 출력하는 단계;
    상기 카운팅 신호에 응답하여 상기 제 1 검출 신호를 기 설정된 시간 동안 지연시켜서 제 2 검출 신호를 출력하는 단계; 및
    상기 제 1 검출 신호와 상기 제 2 검출 신호를 논리합하여 상기 검출 신호로서 출력하는 단계를 포함하는 것을 특징으로 하는 타이밍 컨트롤러의 구동 방법.
  10. 제 9 항에 있어서,
    상기 제 1 검출 신호 출력 단계는 상기 제 2 클럭 신호가 기 설정된 시간 동안 토글링하지 않고 하이 또는 로우 레벨을 유지하면, 상기 제 1 검출 신호를 발생하는 것을 특징으로 하는 타이밍 컨트롤러의 구동 방법.
  11. 제 9 항에 있어서,
    상기 제 1 검출 신호 출력 단계는 상기 데이터 인에이블 신호의 주기가 기 설정된 주기와 일치하지 않으면, 상기 제 1 검출 신호를 발생하는 것을 특징으로 하는 타이밍 컨트롤러의 구동 방법.
  12. 구동 신호에 응답하여 영상을 표시하는 액정 패널;
    외부로부터 제 1 클럭 신호와 데이터 인에이블 신호를 입력받아, 상기 제 1 클럭 신호와 상기 데이터 인에이블 신호의 오류를 검출하여 검출 신호를 생성하고, 상기 검출 신호를 기 설정된 시간 동안 유지하며 상기 검출 신호에 대응하는 데이터 신호 및 제어 신호를 출력하는 타이밍 컨트롤러; 및
    상기 데이터 신호 및 상기 제어 신호에 응답하여 상기 액정 패널을 구동하는 상기 구동 신호를 출력하는 구동부를 포함하는 것을 특징으로 하는 액정 표시 장치.
  13. 제 12 항에 있어서,
    상기 타이밍 컨트롤러는,
    외부로부터 전압을 인가받아, 제 2 클럭 신호를 생성하는 클럭 생성부;
    상기 제 1 클럭 신호와 상기 데이터 인에이블 신호의 오류를 검출하여 상기 검출 신호를 출력하는 오류 검출부;
    상기 검출 신호에 대응하는 제 1 데이터 신호를 발생하는 데이터 생성부;
    상기 검출 신호에 응답하여 상기 제 1 클럭 신호와 상기 제 2 클럭 신호 중 하나를 선택하여 출력하는 제 1 멀티플렉서;
    상기 검출 신호에 응답하여 상기 제 1 데이터 신호와 외부로부터 입력되는 제 2 데이터 신호 중 하나를 선택하여 출력하는 제 2 멀티플렉서; 및
    상기 제 1 멀티플렉서 및 상기 제 2 멀티플렉서로부터 출력되는 신호에 응답하여 상기 데이터 신호와 상기 제어 신호로서 발생하는 신호 생성부를 포함하는 것을 특징으로 하는 액정 표시 장치.
  14. 제 13 항에 있어서,
    상기 클럭 생성부는 링 오실레이터인 것을 특징으로 하는 액정 표시 장치.
  15. 제 13 항에 있어서,
    상기 오류 검출부는,
    상기 제 1 클럭 신호와 상기 데이터 인에이블 신호에 응답하여 제 1 검출 신호를 출력하는 제 1 검출부;
    상기 제 1 검출 신호와 외부로부터 입력되는 수직 동기 신호에 응답하여, 상기 제 1 검출 신호가 발생된 시점부터 프레임 수를 연산하여 카운팅 신호를 출력하는 프레임 카운터;
    상기 카운팅 신호에 응답하여 상기 제 1 검출 신호를 상기 기 설정된 시간 동안 지연시킨 제 2 검출 신호를 출력하는 제 2 검출부; 및
    상기 제 1 검출 신호와 상기 제 2 검출 신호를 논리합하여 상기 검출 신호로서 출력하는 논리합 회로를 포함하는 것을 특징으로 하는 액정 표시 장치.
  16. 제 15 항에 있어서,
    상기 제 1 검출부는 상기 제 1 클럭 신호가 기 설정된 시간 동안 토글링하지 않고 하이 또는 로우 레벨을 유지하면, 상기 제 1 검출 신호를 발생하는 것을 특징으로 하는 액정 표시 장치.
  17. 제 15 항에 있어서,
    상기 제 1 검출부는 상기 데이터 인에이블 신호의 주기가 기 설정된 주기와 일치하지 않으면, 상기 제 1 검출 신호를 발생하는 것을 특징으로 하는 액정 표시 장치.
  18. 제 13 항에 있어서,
    상기 제 1 데이터 신호는 블랙 또는 화이트 영상을 나타내는 신호인 것을 특징으로 하는 액정 표시 장치.
  19. 제 13 항에 있어서,
    상기 제 1 멀티플렉서는 상기 검출 신호가 발생되면 상기 제 2 클럭 신호를 출력하고, 상기 검출 신호가 발생되지 않으면 상기 제 1 클럭 신호를 출력하며,
    상기 제 2 멀티플렉서는 상기 검출 신호가 발생되면 상기 제 1 데이터 신호를 출력하고, 상기 검출 신호가 발생되지 않으면 상기 제 2 데이터 신호를 출력하는 것을 특징으로 하는 액정 표시 장치.
KR1020060011848A 2006-01-19 2006-02-07 타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시장치 KR101118647B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060011848A KR101118647B1 (ko) 2006-02-07 2006-02-07 타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시장치
US11/655,621 US7893912B2 (en) 2006-01-19 2007-01-19 Timing controller for liquid crystal display
CN2007100003601A CN101017652B (zh) 2006-02-07 2007-01-22 用于液晶显示器的定时控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060011848A KR101118647B1 (ko) 2006-02-07 2006-02-07 타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시장치

Publications (2)

Publication Number Publication Date
KR20070080491A KR20070080491A (ko) 2007-08-10
KR101118647B1 true KR101118647B1 (ko) 2012-03-07

Family

ID=38600855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060011848A KR101118647B1 (ko) 2006-01-19 2006-02-07 타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시장치

Country Status (2)

Country Link
KR (1) KR101118647B1 (ko)
CN (1) CN101017652B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101329706B1 (ko) * 2007-10-10 2013-11-14 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101467214B1 (ko) * 2007-12-06 2014-12-01 엘지디스플레이 주식회사 액정표시장치의 구동 장치 및 방법
KR101432718B1 (ko) * 2008-01-07 2014-08-21 삼성디스플레이 주식회사 타이밍 콘트롤러, 그의 에러 검출 방법 및 이를 구비하는표시 장치
KR101520783B1 (ko) * 2008-09-08 2015-05-18 삼성디스플레이 주식회사 표시 장치의 구동 방법, 이를 수행하기 위한 표시 장치 및 타이밍 컨트롤러
KR101559334B1 (ko) 2008-10-07 2015-10-12 삼성전자주식회사 써지신호를 제거할 수 있는 타이밍 컨트롤러 및 상기 타이밍 컨트롤러를 포함하는 디스플레이 장치
KR101276557B1 (ko) * 2010-12-14 2013-06-24 엘지디스플레이 주식회사 디스플레이 장치와 이의 구동방법
KR102268521B1 (ko) * 2014-12-24 2021-06-24 엘지디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102429388B1 (ko) * 2015-12-28 2022-08-03 엘지디스플레이 주식회사 보호회로 및 이를 포함하는 표시장치
US10614747B2 (en) 2017-01-31 2020-04-07 Synaptics Incorporated Device and method for driving display panel in response to image data
CN108986755B (zh) * 2018-07-16 2020-09-29 深圳市华星光电技术有限公司 时序控制器及显示装置
CN110148371B (zh) * 2019-05-08 2021-10-08 Tcl华星光电技术有限公司 驱动芯片波形校正方法、装置、存储介质及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365497B1 (ko) 2000-12-15 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729778B1 (ko) * 2000-08-17 2007-06-20 삼성전자주식회사 충전 불량 방지 기능을 갖는 액정 표시 장치
KR100940572B1 (ko) * 2003-06-02 2010-02-03 삼성전자주식회사 평판 표시 장치의 구동 장치 및 방법
KR100687349B1 (ko) * 2004-04-30 2007-02-27 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정모듈의 오동작시 자동 복구방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365497B1 (ko) 2000-12-15 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
CN101017652B (zh) 2012-01-25
CN101017652A (zh) 2007-08-15
KR20070080491A (ko) 2007-08-10

Similar Documents

Publication Publication Date Title
KR101118647B1 (ko) 타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시장치
US7893912B2 (en) Timing controller for liquid crystal display
US8976101B2 (en) Liquid crystal display device and method of driving the same
JP4205120B2 (ja) 液晶表示装置及びその駆動方法
US8040939B2 (en) Picture mode controller for flat panel display and flat panel display device including the same
TWI407349B (zh) 觸控面板的觸控訊號掃描次數決定方法
US7847779B2 (en) Method and apparatus of transmitting data signals and control signals via an LVDS interface
JP5403879B2 (ja) 液晶表示装置及びその駆動方法
KR101252090B1 (ko) 액정표시장치
KR20070002955A (ko) 타이밍 컨트롤러와 이를 구비하는 표시 장치 및 초기 동작제어 방법
KR101839328B1 (ko) 평판표시장치 및 이의 구동회로
KR101635204B1 (ko) 표시장치와 그 파워 시퀀스 제어방법
CN110955352B (zh) 触控面板显示器及触控面板显示器的控制方法
KR20070080170A (ko) 액정 표시 장치 및 그 구동 방법
CN110047448B (zh) 触摸面板控制装置、触摸面板控制方法及输入显示装置
KR20170080232A (ko) 타이밍 컨트롤러 및 그 구동 방법과, 그를 이용한 표시 장치
US20090033650A1 (en) Video processing method, video display device and its timing controller
KR100494713B1 (ko) 액정표시장치
JP2006267452A (ja) 液晶表示装置、制御回路、及び液晶表示データ検査方法
JP2007041437A (ja) 表示装置
KR101957970B1 (ko) 표시장치와 그 제어 방법
US20130127795A1 (en) Display apparatus and control method thereof
KR101213924B1 (ko) 액정표시장치 및 그의 구동방법
JP7290560B2 (ja) タッチパネルディスプレイ及びタッチパネルディスプレイの制御方法
KR101127846B1 (ko) 표시장치의 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9