KR102268521B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102268521B1
KR102268521B1 KR1020140187834A KR20140187834A KR102268521B1 KR 102268521 B1 KR102268521 B1 KR 102268521B1 KR 1020140187834 A KR1020140187834 A KR 1020140187834A KR 20140187834 A KR20140187834 A KR 20140187834A KR 102268521 B1 KR102268521 B1 KR 102268521B1
Authority
KR
South Korea
Prior art keywords
data
timing controller
voltage
voltage drop
output
Prior art date
Application number
KR1020140187834A
Other languages
English (en)
Other versions
KR20160077668A (ko
Inventor
이송재
김영호
박만규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140187834A priority Critical patent/KR102268521B1/ko
Publication of KR20160077668A publication Critical patent/KR20160077668A/ko
Application granted granted Critical
Publication of KR102268521B1 publication Critical patent/KR102268521B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 상하단 데이터 구동부 사이의 쇼트 전류가 발생하는 구간을 검출하여 타이밍 컨트롤러의 불완전한 데이터 출력을 최소화함으로써 과전류 구동을 방지할 수 있는 표시 장치 및 그 구동 방법에 관한 것으로, 본 발명은 전원부에서 상하단 데이터 구동부 사이의 쇼트 전류로 인한 전압 강하 구간을 검출하여 타이밍 컨트롤러로 검출 신호를 전송하고, 타이밍 컨트롤러는 검출 신호에 응답하여 불안정한 출력 대신 내부 클럭을 이용한 안정된 출력을 상하단 데이터 구동부에 공급할 수 있다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 표시 장치에 관한 것으로, 특히 과전류 구동을 방지할 수 있는 표시 장치 및 그 구동 방법에 관한 것이다.
최근 디지털 데이터를 이용하여 영상을 표시하는 평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드를 이용한 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 장치, 전기영동 입자를 이용한 전기영동 표시 장치(ElectroPhoretic Display; EPD) 등이 대표적이다.
평판 표시 장치는 화소 어레이를 통해 영상을 표시하는 표시 패널과, 표시 패널을 구동하는 패널 구동부와, 패널 구동부를 제어하는 타이밍 컨트롤러와, 각 회로의 구동에 필요한 전원을 공급하는 전원부 등을 포함한다. 패널 구동부는 표시 패널의 게이트 라인들을 구동하는 게이트 구동부와, 표시 패널의 데이터 라인들을 구동하는 데이터 구동부를 포함한다.
표시 장치가 대형화될 수록 대형 표시 패널을 원할하게 구동하기 위하여 다수의 데이터 구동부, 즉 다수의 데이터 구동 IC(Integrated Circuit)가 표시 패널의 상단 및 하단에 대칭적으로 구비되어 데이터 라인들을 구동한다. 상단 데이터 구동 IC의 출력 채널들은 데이터 라인들을 통해 하단 데이터 구동 IC의 출력 채널들과 개별적으로 연결된다. 즉, 같은 데이터 라인을 구동하는 상단 데이터 구동 IC의 출력 채널과 하단 데이터 구동 IC의 출력 채널은 해당 데이터 라인을 통해 서로 연결되어 동일한 데이터 신호를 출력한다. 상단 데이터 구동 IC와, 이에 대응하는 하단 데이터 구동 IC에서 서로 동일한 데이터 신호가 출력되도록 타이밍 컨트롤러에서 상하단 데이터 구동 IC에 동일한 영상 데이터를 공급한다.
최근, 타이밍 컨트롤러와 데이터 구동 IC들은 전송 라인 수 및 EMI(Electromagnetic Interference)를 감소시키기 위하여, 다양한 제어 신호들 및 영상 데이터를 클럭을 포함하는 직렬 형태로 변환하여 패킷 단위로 포인트-투-포인트(Point-to-Point) 방식으로 전송하는 임베디드 포인트-투-포인트 인터페이스(Embedded Point-to-point Interface; 이하 EPI) 인터페이스를 이용하고 있다.
타이밍 컨트롤러는 상하단 데이터 구동 IC 각각에 별개의 전송 라인 쌍을 통해 클럭 트레이닝 패킷, 클럭과 제어 정보를 직렬 형태로 포함하는 제어 패킷, 클럭과 영상 데이터를 직렬 형태로 포함하는 데이터 패킷 등의 순서로 EPI 패킷을 공급한다. 상하단 데이터 구동 IC 각각은 타이밍 컨트롤러로부터 수신된 EPI 패킷으로부터 제어 신호들 및 영상 데이터를 복원하여 이용한다.
타이밍 컨트롤러로부터 정상적인 EPI 패킷이 공급되는 경우에는 상하단 데이터 구동 IC들은 해당 데이터 라인에 동일한 데이터 신호를 출력한다.
그런데, 초기 전원 턴-온시, 주파수 변경시, 무신호시 등과 같은 비정상적인 구동일 때, 타이밍 컨트롤러부터 불완전한 EPI 패킷이 상하단 데이터 구동 IC에 공급됨으로써 상하부 데이터 구동 IC가 비정상적인 출력을 내보내는 경우가 발생하고 있다. 이에 따라, 상하단 데이터 구동 IC가 해당 데이터 라인에 상이한 데이터 전압을 출력하게 되고, 상하단 데이터 구동 IC의 출력간에 데이터 전압 차이가 발생하여 해당 데이터 라인을 통해 쇼트 전류가 증가하여 인러쉬(Inrush) 전류가 발생하는 문제점이 있다.
예를 들면, 액정 패널의 데이터 라인을 구동하는 상하단 데이터 구동 IC가 타이밍 컨트롤러로부터의 불완전한 EPI 패킷을 공급받아 해당 데이터 라인에 반대 극성의 데이터 전압을 출력할 수 있다. 이 경우, 해당 데이터 라인을 통해 상하단 데이터 구동 IC의 출력간에 데이터 전압 차이가 커져서 쇼트 전류가 증가한다.
상하단 데이터 구동 IC 출력간에 해당 데이터 라인을 통해 쇼트 전류가 증가하면 표시 패널이 비정상적으로 구동되어 왜곡된 영상을 표시하는 문제점이 있다. 심한 경우, 즉 상하단 데이터 구동 IC의 출력간에 데이터 전압 차이가 큰 경우, 쇼트 전류가 과도하게 증가하여 과다 전류 구동에 의해 상하단 데이터 구동 IC가 연소되는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 상하단 데이터 구동부 사이의 쇼트 전류가 발생하는 구간을 검출하여 타이밍 컨트롤러의 불완전한 데이터 출력을 최소화함으로써 과전류 구동을 방지할 수 있는 표시 장치 및 그 구동 방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명의 실시예에 따른 표시 장치는 데이터 라인들의 양끝단에 각각 접속되어 데이터 라인들을 구동하는 제1 및 제2 데이터 구동부와; 입력 전압과, 제1 및 제2 데이터 구동부에 공급하는 출력 전압들 중 적어도 하나를 모니터링하고, 제1 및 제2 데이터 구동부의 출력 차이로 인한 쇼트 전류에 의해 모니터링되는 대상 전압이 기설정된 정상 전압보다 떨어지는 전압 강하 구간을 검출하여 검출 신호를 출력하는 전압 강하 검출부를 포함하는 전원부와; 전원부로부터 공급되는 검출 신호가 전압 강하 구간을 지시할 때 비정상 출력으로 판단하여, 내부 클럭 및 기설정된 데이터를 이용하여 제1 및 제2 데이터 구동부를 제어하는 타이밍 컨트롤러를 구비한다.
타이밍 컨트롤러는 검출 신호가 전압 강하 구간을 지시하는 기간이 기설정된 지정 시간 이상인 경우 비정상 출력으로 판단하고, 검출 신호가 전압 강하 구간을 지시하는 기간이 지정 시간보다 짧거나, 검출 신호가 전압 강하 구간을 제외한 나머지 기간을 지시할 때 정상 출력으로 판단하여, 입력 클럭 및 입력 데이터를 이용하여 제1 및 제2 데이터 구동부를 제어한다.
본 발명의 실시예에 따른 표시 장치의 구동 방법은 전원부의 입력 전압과, 전원부에서 데이터 라인의 양끝단과 각각 접속된 제1 및 제2 데이터 구동부에 공급하는 출력 전압들 중 적어도 하나를 모니터링하는 단계와; 제1 및 제2 데이터 구동부의 출력 차이로 인한 쇼트 전류에 의해 모니터링되는 대상 전압이 기설정된 정상 전압보다 떨어지는 전압 강하 구간을 검출하는 단계와; 전압 강하 구간이 검출되면, 타이밍 컨트롤러의 비정상 출력으로 판단하여, 타이밍 컨트롤러의 내부 클럭 및 기설정된 데이터를 이용하여 제1 및 제2 데이터 구동부를 제어하는 단계를 포함한다.
또한, 본 발명의 구동 방법은 전압 강하 구간을 기설정된 지정 시간과 비교하는 단계를 추가하고 포함한다. 전압 강하 구간이 지정 시간 이상일 때 비정상 출력으로 판단한다. 전압 강하 구간을 지시하는 기간이 지정 시간보다 짧거나, 전압 강하 구간을 제외한 나머지 기간에서는 타이밍 컨트롤러의 정상 출력으로 판단하여, 타이밍 컨트롤러가 입력 클럭 및 입력 데이터를 이용하여 제1 및 제2 데이터 구동부를 제어한다.
본 발명에 따른 표시 장치 및 그 구동 방법은 전원부에서 상하단 데이터 구동부 사이의 쇼트 전류로 인한 전압 강하 구간을 검출하여 타이밍 컨트롤러로 검출 신호를 전송하고, 타이밍 컨트롤러는 검출 신호에 응답하여 불안정한 출력 대신 내부 클럭을 이용한 안정된 출력을 상하단 데이터 구동부에 공급할 수 있다. 이에 따라, 상하단 데이터 구동부는 해당 데이터 라인에 동일한 데이터를 출력하여 상하부 데이터 구동부 사이의 쇼트 전류를 최소화할 수 있으므로 과다 전류 구동을 방지할 수 있다. 따라서, 과다 전류 구동으로 인한 데이터 구동부의 연소나 표시 패널의 비정상적인 구동을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이다.
도 2는 도 1에 도시된 표시 패널이 액정 패널일 때 한 서브화소의 구조를 예를 들어 나타낸 등가 회로도이다.
도 3은 도 1에 도시된 표시 패널이 OLED 패널일 때 한 서브화소의 구조를 예를 들어 나타낸 등가 회로도이다.
도 4는 도 1에 도시된 타이밍 컨트롤러로부터 각 데이터 구동부에 전송되는 EPI 프로토콜의 파형을 예를 들어 나타낸 도면이다.
도 5는 도 1에 도시된 전압 강하 검출부의 다양한 실시예를 나타낸 도면이다.
도 6은 본원 발명에서 제1 및 제2 데이터 구동부 사이의 쇼트 전류로 인한 전압 강하 구간 및 검출 신호를 예를 들어 나타낸 파형도이다.
도 7은 본 발명의 실시예에 따른 표시 장치의 구동 방법을 단계적으로 나타낸 흐름도이다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예들을 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다.
도 1에 도시된 표시 장치는 타이밍 컨트롤러(10), 다수의 제1 및 제2 데이터 구동부(20, 30), 다수의 제1 및 제2 게이트 구동부(40, 50), 전원부(60), 표시 패널(100), 전원부(40) 등을 포함한다. 제1 및 제2 데이터 구동부(20, 30)나, 제1 및 제2 게이트 구동부(40, 50) 각각은 IC 형태로 구성되므로 도 1에서 데이터 구동부를 D-IC로 표기하고, 게이트 구동부는 G-IC로 표기한다.
표시 패널(100)은 화소들이 매트릭스 형태로 배열된 화소 어레이를 통해 영상을 표시한다. 화소 어레이의 각 화소는 R/G/B 서브화소들로 구성되거나, 휘도 향상을 위하여 R/W/B/G 서브화소들로 구성된다. 표시 패널(100)로는 액정 패널이나 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 패널 등이 적용될 수 있다.
예를 들어, 표시 패널(100)이 액정 패널인 경우, 표시 패널(100)은 컬러 필터 어레이가 형성된 컬러 필터 기판과, 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판과, 컬러 필터 기판 및 박막 트랜지스터 기판 사이의 액정층과, 컬러 필터 기판 및 박막 트랜지스터 기판의 외측면에 각각 부착된 편광판을 구비한다. R/G/B 서브화소들 또는 R/W/B/G 서브화소들 각각은 도 2에 도시된 바와 같이, 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)에 병렬로 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 구비한다. 액정 커패시터(Clc)는 박막 트랜지스터(TFT)를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압(Vcom)과의 차전압을 충전하고 충전된 전압에 따라 액정을 구동하여 광투과율을 조절한다. 스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 충전된 전압을 안정적으로 유지시킨다.
이와 달리, 표시 패널(100)이 OLED 패널인 경우, R/G/B 서브화소들 또는 R/W/B/G 서브화소들 각각은 도 3에 도시된 바와 같이, 고전위 전원(EVDD) 라인 및 저전위 전원(EVSS) 라인 사이에 접속된 OLED 소자와, 데이터 라인(DL) 및 게이트 라인(GL)과 접속되고 OLED 소자를 구동하는 화소 회로를 구비한다. 화소 회로는 적어도 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT)와 스토리지 커패시터(Cst)를 포함한다. 스위칭 트랜지스터(ST)는 게이트 라인(GL)으로부터의 스캔 펄스에 응답하여 데이터 라인(DL)으로부터의 데이터 신호에 대응하는 전압을 스토리지 커패시터(Cst)에 충전하고, 구동 트랜지스터(DT)는 스토리지 커패시터(Cst)에 충전된 전압에 따라 OLED 소자로 공급되는 전류를 제어하여 OLED 소자의 발광량을 조절한다.
다수의 제1 및 제2 게이트 구동부(40, 50)는 타이밍 컨트롤러(10)로부터의 게이트 제어 신호에 응답하여 표시 패널(100)의 다수의 게이트 라인을 각각 구동한다. 제1 및 제2 게이트 구동부(40, 50) 각각은 게이트 제어 신호에 응답하여 각 게이트 라인에 해당 스캔 기간에서 게이트 온 전압의 스캔 펄스를 공급하고, 나머지 기간에서는 게이트 오프 전압을 공급한다. 제1 및 제2 게이트 구동부(40, 50)는 타이밍 컨트롤러(10)로부터 직접 게이트 제어 신호를 공급받거나, 타이밍 컨트롤러(10)로부터 제1 및 제2 데이터 구동부(20, 30) 중 적어도 어느 하나를 경유하여 게이트 제어 신호를 공급받을 수 있다. 다수의 제1 게이트 구동부(40)는 표시 패널(100)의 좌측단에서 게이트 라인들(GL)과 연결되고, 다수의 제2 게이트 구동부(50)는 표시 패널(100)의 우측단에서 게이트 라인들(GL)과 연결된다. 제1 및 제2 게이트 구동부(40, 50)는 좌측단과 우측단에서 해당 게이트 라인(GL)에 스캔 펄스를 동시에 공급하여 게이트 라인(GL)의 길이에 따른 스캔 펄스의 지연 및 전압 강하를 최소화한다.
한편, 제1 및 제2 게이트 구동부(40, 50)는 IC 형태로 구성되지 않고, 표시 패널(100)의 화소 어레이를 구성하는 박막 트랜지스터 어레이와 함께 박막 트랜지스터 기판에 형성됨으로써 표시 패널(100)의 비표시 영역에 내장된 GIP(Gate In Panel) 타입으로 구비될 수 있다.
타이밍 컨트롤러(10)는 호스트 시스템(도시하지 않음)으로부터 입력되는 영상 데이터를 표시 패널(100)의 화소 배치 구조 및 구동 방식에 적합하게 정렬하여 다수의 제1 및 제2 데이터 구동부(20, 30)로 공급한다.
또한, 타이밍 컨트롤러(10)는 호스트 시스템(도시하지 않음)으로부터 입력되는 타이밍 신호들을 이용하여 데이터 제어 신호들 및 게이트 제어 신호들을 생성한다. 타이밍 컨트롤러(10)는 데이터 제어 신호들을 데이터 구동부(20, 30)로 공급하여 데이터 구동부(20, 30)의 구동 타이밍을 제어하고, 게이트 제어 신호들을 이용하여 게이트 구동부(40, 50)로 공급하여 게이트 구동부(40, 50)의 구동 타이밍을 제어한다. 타이밍 컨트롤러(10)로 공급되는 타이밍 신호는 도트 클럭, 데이터 인에이블 신호, 수직 동기 신호, 수평 동기 신호를 포함하지만, 여기서 수직 동기 신호 및 수평 동기 신호는 생략될 수 있다. 수직 동기 신호 및 수평 동기 신호가 생략되는 경우 타이밍 컨트롤러(10)는 데이터 인에이블 신호를 카운트하여 수직 동기 신호 및 수평 동기 신호를 생성하여 이용한다.
다수의 제1 및 제2 데이터 구동부(20, 30) 각각은 타이밍 컨트롤러(10)로부터 공급된 데이터 제어 신호에 응답하여 타이밍 컨트롤러(10)로부터 공급된 디지털 데이터를 아날로그 데이터 신호로 변환하여 표시 패널(100)의 데이터 라인(DL)으로 공급한다. 제1 및 제2 데이터 구동부(20, 30)는 자신에게 내장되거나 외부에 별도로 구비된 감마 전압 생성부(도시하지 않음)로부터의 기준 감마 전압 세트를 데이터의 계조값에 각각 대응하는 계조 전압들로 세분화한 다음, 세분화된 계조 전압들을 이용하여 디지털 데이터를 아날로그 데이터 신호로 변환한다. 다수의 제1 데이터 구동부(20)는 표시 패널(100)의 상측단에서 데이터 라인들(DL)과 연결되고, 다수의 제2 데이터 구동부(20)는 표시 패널(100)의 하측단에서 데이터 라인들(DL)과 연결된다. 제1 및 제2 데이터 구동부(20, 30)는 상측단 및 하측단에서 해당 데이터 라인(DL)에 동일한 데이터 전압을 동시에 공급하여 데이터 라인(DL)의 길이에 따른 데이터 전압의 지연 및 전압 강하를 최소화한다.
특히, 타이밍 컨트롤러(10)는 EPI 인터페이스를 이용하여 다수의 제1 및 제2 데이터 구동부(20, 30) 각각에 제어 신호들 및 영상 데이터를 전송한다. 이를 위하여, 타이밍 컨트롤러(10)는 제어 정보 및 영상 데이터를 클럭을 포함하는 직렬 형태의 EPI 패킷으로 변환하고 다수의 제1 및 제2 데이터 구동부(20, 30) 각각에 개별적인 전송 라인 쌍을 통해 EPI 패킷을 공급한다. 타이밍 컨트롤러(10)는 EPI 패킷을 차동 신호 형태로 변환하여 각 전송 라인 쌍으로 출력한다. 다수의 제1 및 제2 데이터 구동부(20, 30) 각각은 개별 전송 라인 쌍을 통해 타이밍 컨트롤러(10)로부터 전송된 차동 신호를 EPI 패킷으로 변환하고 EPI 패킷으로부터 클럭, 제어 신호들, 영상 데이터를 복원하여 이용한다. 제어 신호들은 소스 출력 인에이블 신호, 극성 제어 신호 등을 포함한다.
도 4는 도 1에 도시된 타이밍 컨트롤러(10)에 적용된 EPI 프로토콜을 예를 들어 나타낸 파형도이다.
도 4에 도시된 EPI 프로토콜을 이용하는 타이밍 컨트롤러(10)는 클럭 트레이닝 패턴을 공급하는 제1 단계(P-I), 클럭과 다양한 제어 정보를 직렬 형태로 포함하는 제어 패킷을 공급하는 제2 단계(P-II), 클럭과 영상 데이터(RGB)를 직렬 형태로 포함하는 데이터(RGB) 패킷을 공급하는 제3 단계(P-III)의 순서로 EPI 패킷을 데이터 구동부(20, 30)로 전송한다. 클럭 트레이닝 패턴은 데이터 구동부(20, 30)에 내장된 클럭 복원 회로의 록킹(locking)을 위한 다수의 클럭들을 포함한다. 제어 정보는 데이터 구동부(20, 30)를 제어하는 다수의 데이터 제어 신호들을 포함하고, 게이트 구동부(40, 50)로 전달해 주기 위한 다수의 게이트 제어 신호들을 포함하기도 한다. 데이터 제어 신호들은 소스 출력 이네이블 신호, 극성 제어 신호 등을 포함할 수 있다.
타이밍 컨트롤러(10)는 제1 단계(P-I)에서 클럭 트레이닝 패턴을 데이터 구동부(20, 30) 각각에 공급하고, 데이터 구동부(20, 30) 각각에서 클럭 트레이닝 패턴을 이용하여 내부 클럭 복원 회로가 록킹되고, 모든 데이터 구동부(20, 30)가 록킹되면 마지막 데이터 구동부(20, 30)에서 하이 레벨의 락 신호(LOCK)를 타이밍 컨트롤러(10)로 공급한다. 타이밍 컨트롤러(10)는 하이 레벨의 락 신호(LOCK)가 입력되면 제2 단계(P-II)에서 제어 패킷을 데이터 구동부(20, 30) 각각에 공급하고, 그 다음 제3 단계(P-III)에서 데이터 패킷을 데이터 구동부(20, 30) 각각에 공급한다.
전원부(60)는 입력 전압(Vin)을 이용하여 타이밍 컨트롤러(10), 데이터 구동부(20, 30), 게이트 구동부(40, 50), 표시 패널(100) 각각에서 필요한 다양한 구동 전압들(VCC, VDD, GND 등)을 생성하여 출력한다.
특히, 전원부(60)는 입력 전압(Vin) 및 출력 전압(VCC, VDD) 중 적어도 어느 하나를 모니터링하여 제1 및 제2 데이터 구동부(20, 30) 사이의 쇼트 전류 증가로 인한 전압 강하 구간을 검출하고 검출 신호(DS)를 타이밍 컨트롤러(10)로 출력하는 전압 강하 검출부(62)를 구비한다.
도 5는 도 1에 도시된 전압 강하 검출부(62)의 다양한 실시예들을 나타낸 도면이다.
도 5(a) 내지 도 5(c)를 참조하면, 전압 강하 검출부(62)는 입력 전압(Vin)과 데이터 구동부(20, 30)로 공급되는 출력 전압(VCC, VDD 등) 중 어느 하나를 모니터링하여 비정상적인 전류 증가에 의해 입력 전압(Vin)이 정상 전압 이하로 떨어지는 전압 강하 구간을 지시하는 검출 신호(DS)를 생성하고, 검출 신호(DS)를 타이밍 컨트롤러(10)로 출력한다.
초기 전원 턴-온시, 주파수 변경시, 무신호시 등과 같은 불안정한 외부 환경 조건에 의해 타이밍 컨트롤러(10)가 비정상적으로 구동될 때, 타이밍 컨트롤러(10)로부터 제1 및 제2 데이터 구동부(20, 30)로 전송되는 EPI 출력은 불안정할 수 있다. 예를 들면, 제어 패킷에서 제어 신호 이전의 제어 스타트 신호(101010)가 누락되거나, 입력 클럭이 불규칙하여 EPI 출력이 불안정할 수 있다. 이때, 타이밍 컨트롤러(10)의 불안정한 EPI 출력에 의해 제1 및 제2 데이터 구동부(20, 30)는 도 6에 도시된 바와 같이 해당 데이터 라인(DL)에 상이한 전압을 출력하여 쇼트 전류가 발생할 수 있다. 타이밍 컨트롤러(10)는 3 프레임 동안 신호가 입력되지 않으면 무신호로 인식하여 내부 클럭 및 이전 데이터를 기준으로 동작을 하지만, EPI 출력이 불안정한 경우 무신호를 인식하기 위한 3프레임 동안 과다 전류가 발생할 수 있다.
도 6을 참조하면, 제1 데이터 구동부(20; 상부 D-IC)와 제2 데이터 구동부(30; 하부 D-IC)가 해당 데이터 라인(DL)에 상이한 데이터 전압을 출력할 때, 해당 데이터 라인(DL)을 통한 제1 및 제2 데이터 구동부(20, 30) 사이의 쇼트 전류가 증가하여 전원부(60)의 전류가 과도하게 증가하는 비정상 구간이 발생함을 알 수 있다.
전원 온시 일시적인 전류 증가에 대해서는 전원부(60)의 입력 전압(Vin)이 강하되지 않지만, 도 6과 같이 제1 및 제2 데이터 구동부(20, 30)의 출력 전압 차이로 인해 발생되는 전원부(60)의 전류 증가가 지속되면 전원부(60)의 입력 전압(Vin)이 정상 이하로 떨어지는 전압 강하가 발생함을 알 수 있다.
전압 강하 검출부(62)는 비교기를 이용하여, 입력 전압(Vin)이나 출력 전압(VCC, VDD 등)을 미리 설정된 정상 전압(기준 전압)과 비교하고, 전류 증가로 인하여 대상 전압이 정상 전압보다 떨어지는 비정상 구간을 하이 레벨로 나타내는 검출 신호(DS)를 타이밍 컨트롤러(10)로 출력한다. 전압 강하 검출부(62)는 대상 전압이 정상 전압보다 떨어지지 않는 정상 구간에서는 로우 레벨의 검출 신호(DS)를 타이밍 컨트롤러(10)로 출력한다. 전원부(60)에 내장된 전압 강하 검출부(62)는 3.3V TTL(Transistor Transistor Logic) 신호 형태의 검출 신호(DS)를 타이밍 컨트롤러(10)로 공급한다.
한편, 전원부(60)에서 전류 증가로 인한 전압 강하가 발생하는 경우, 고전압을 타이밍 컨트롤러(10)에서 직접 인식하기 어려우므로, 전원부(60)에 전압 강하 검출부(62)를 내장하여 전압 강하 구간을 지시하는 검출 신호(DS)를 타이밍 컨트롤러(10)로 출력한다.
타이밍 컨트롤러(10)는 전원부(60)로부터 비정상 구간을 지시하는 검출 신호(DS)가 입력되면, EPI 출력이 비정상적으로 동작하는 경우를 방지한다.
구체적으로, 타이밍 컨트롤러(10)는 전원부(60)로부터 하이 레벨의 검출 신호(DS)가 입력되면, 불안정한 외부 클럭 대신 내부 클럭을 이용하고, 불안정안 외부 데이터 대신 메모리에 미리 저장된 특정 데이터(예를 들면 블랙 데이터)나 이전 데이터 등과 같은 설정 데이터를 이용하여, 안정된 EPI 출력을 제1 및 제2 데이터 구동부(20, 30)로 공급한다.
또한, 타이밍 컨트롤러(10)는 검출 신호(DS)의 하이 레벨이 일시적인 경우를 배제하기 위하여, 검출 신호(DS)의 하이 레벨이 미리 설정된 지정 시간(T) 이상 지속되는지 여부를 판단하여, 검출 신호(DS)의 하이 레벨이 지정 시간(T; 예를 들면 200us) 이상 지속되는 경우만을 비정상적인 EPI 출력으로 판단하고, 내부 클럭 및 설정 데이터를 이용하여 안정된 EPI 출력을 제1 및 제2 데이터 구동부(20, 30)로 공급한다. 이에 따라, 제1 및 제2 데이터 구동부(20, 30)는 동일 데이터 전압을 해당 데이터 라인(DL)으로 공급하여 전류가 감소되므로 과다 전류 구동을 방지할 수 있다. 도 6을 참조하면, 제1 및 제2 데이터 구동부의 출력 차이에 의해 전류가 증가하는 기간, 즉 입력 전압(Vin)의 강하 기간은 종래보다 감소됨으로써 과전류 구동을 방지할 수 있다.
한편, 타이밍 컨트롤러(10)는 검출 신호(DS)의 하이 레벨이 지정 시간(T) 보다 짧은 경우 일시적인 현상으로 판단하여 비정상적으로 판단하지 않는다. 타이밍 컨트롤러(10)는 검출 신호(DS)의 하이 레벨이 지정 시간(T) 보다 짧거나 로우 레벨인 경우 정상적인 EPI 출력을 제1 및 제2 데이터 구동부(20, 30)로 공급한다.
도 7은 도 1에 도시된 전원부(60) 및 타이밍 컨트롤러(10)의 동작 과정을 예를 들어 단계적으로 나타낸 흐름도이고, (a)는 전원부(60)의 동작 과정을, (b)는 타이밍 컨트롤러(10)의 동작 과정을 나타낸 것이다.
도 7(a)를 참조하면, 전원부(60)의 전압 강하 검출부(62)가 전압(Vin)을 입력하고(S2), 입력 전압(Vin)과 미리 설정된 정상 전압과 비교하여 입력 전압(Vin)이 정상 전압보다 강하되는지 여부를 판단한다(S4). 제1 및 제2 데이터 구동부(20, 30)의 쇼트 전류 증가로 인하여 입력 전압(Vin)이 정상 전압보다 떨어지는 비정상 구간에서 하이 레벨의 검출 신호(DS)를 타이밍 컨트롤러(10)로 출력하고(S6), 입력 전압(Vin) 정상 전압보다 떨어지지 않는 정상 구간에서는 로우 레벨의 검출 신호(DS)를 타이밍 컨트롤러(10)로 출력한다(S8).
도 7(b)를 참조하면, 타이밍 컨트롤러(10)는 전원부(60)로부터 검출 신호(DS)를 입력하고(S12), 검출 신호(DS)가 비정상 구간을 지시하는 하이 레벨인지, 정상 구간을 지시하는 로우 레벨인지를 판단한다(S14). 검출 신호(DS)가 하이 레벨이면 그 하이 레벨이 지정 시간(T) 이상 지속되는지 여부를 판단한다(S16). 검출 신호(DS)의 하이 레벨이 지정 시간(T) 이상 지속된 경우, 비정상적인 EPI 출력으로 판단하고, 불안정한 외부 클럭 대신 내부 클럭을 이용하고, 불안정안 외부 데이터 대신 메모리에 미리 저장된 특정 데이터(예를 들면 블랙 데이터)나 이전 데이터 등과 같은 설정 데이터를 이용하여, 안정된 EPI 출력을 제1 및 제2 데이터 구동부(20, 30)로 공급한다(S18). 이에 따라, 제1 및 제2 데이터 구동부(20, 30)는 동일 데이터 전압을 해당 데이터 라인(DL)으로 공급하여 전류가 감소되므로 과다 전류 구동을 방지할 수 있다.
한편, 검출 신호(DS)가 로우 레벨이거나, 하이 레벨의 폭이 지정 시간(T) 보다 짧은 경우 정상적인 EPI 출력을 제1 및 제2 데이터 구동부(20, 30)로 공급한다(S20).
이와 같이, 본 발명에 따른 표시 장치 및 그 구동 방법은 전원부에서 상하단 데이터 구동부 사이의 쇼트 전류로 인한 전압 강하 구간을 검출하여 타이밍 컨트롤러로 검출 신호를 전송하고, 타이밍 컨트롤러는 검출 신호에 응답하여 불안정한 출력 대신 내부 클럭을 이용한 안정된 출력을 상하단 데이터 구동부에 공급할 수 있다. 이에 따라, 상하단 데이터 구동부는 해당 데이터 라인에 동일한 데이터를 출력하여 상하부 데이터 구동부 사이의 쇼트 전류를 최소화할 수 있으므로 과다 전류 구동을 방지할 수 있다. 따라서, 과다 전류 구동으로 인한 데이터 구동부의 연소나 표시 패널의 비정상적인 구동을 방지할 수 있다.
이상에서 본 발명의 기술적 사상을 예시하기 위해 구체적인 실시예로 도시하고 설명하였으나, 본 발명은 상기와 같이 구체적인 실시예와 동일한 구성 및 작용에만 국한되지 않고, 여러가지 변형이 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시될 수 있다. 따라서, 그와 같은 변형도 본 발명의 범위에 속하는 것으로 간주해야 하며, 본 발명의 범위는 후술하는 특허청구범위에 의해 결정되어야 한다.
10: 타이밍 컨트롤러 20: 제1 데이터 구동부(D-IC)
30: 제2 데이터 구동부 40: 제1 게이트 구동부(G-IC)
50: 제2 게이트 구동부 60: 전원부
62: 전압 강하 검출부 100: 표시 패널

Claims (4)

  1. 데이터 라인들의 양끝단에 각각 접속되어 상기 데이터 라인들을 구동하는 제1 및 제2 데이터 구동부와;
    입력 전압과, 상기 제1 및 제2 데이터 구동부에 공급하는 출력 전압들 중 적어도 하나를 미리 설정된 기준 전압과 비교하고, 전류 증가로 인하여 대상 전압이 기설정된 정상 전압보다 떨어지는 전압 강하 구간을 검출하여 검출 신호를 출력하는 전압 강하 검출부를 포함하는 전원부와;
    상기 전원부로부터 공급되는 상기 검출 신호가 상기 전압 강하 구간을 지정 시간이상 지속적으로 지시할 때 비정상 출력으로 판단하여, 내부 클럭 및 기설정된 데이터를 이용하여 상기 제1 및 제2 데이터 구동부를 제어하는 타이밍 컨트롤러를 구비하는 표시 장치.
  2. 청구항 1에 있어서,
    상기 타이밍 컨트롤러는
    상기 검출 신호가 상기 전압 강하 구간을 지시하는 기간이 상기 지정 시간보다 짧거나, 상기 검출 신호가 상기 전압 강하 구간을 제외한 나머지 기간을 지시할 때 정상 출력으로 판단하여, 입력 클럭 및 입력 데이터를 이용하여 상기 제1 및 제2 데이터 구동부를 제어하는 표시 장치.
  3. 전원부의 입력 전압과, 상기 전원부에서 데이터 라인의 양끝단과 각각 접속된 제1 및 제2 데이터 구동부에 공급하는 출력 전압들 중 적어도 하나를 미리 설정된 기준 전압과 비교하는 단계와;
    전류 증가로 인하여 대상 전압이 기설정된 정상 전압보다 떨어지는 전압 강하 구간을 검출하는 단계와;
    상기 전압 강하 구간이 지정 시간이상 지속적으로 검출되면, 타이밍 컨트롤러의 비정상 출력으로 판단하여, 상기 타이밍 컨트롤러의 내부 클럭 및 기설정된 데이터를 이용하여 상기 제1 및 제2 데이터 구동부를 제어하는 단계를 포함하는 표시 장치의 구동 방법.
  4. 청구항 3에 있어서,
    상기 전압 강하 구간을 지시하는 기간이 상기 지정 시간보다 짧거나, 상기 전압 강하 구간을 제외한 나머지 기간에서는 상기 타이밍 컨트롤러의 정상 출력으로 판단하여, 상기 타이밍 컨트롤러가 입력 클럭 및 입력 데이터를 이용하여 상기 제1 및 제2 데이터 구동부를 제어하는 표시 장치의 구동 방법.
KR1020140187834A 2014-12-24 2014-12-24 표시 장치 및 그 구동 방법 KR102268521B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140187834A KR102268521B1 (ko) 2014-12-24 2014-12-24 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140187834A KR102268521B1 (ko) 2014-12-24 2014-12-24 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20160077668A KR20160077668A (ko) 2016-07-04
KR102268521B1 true KR102268521B1 (ko) 2021-06-24

Family

ID=56501087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140187834A KR102268521B1 (ko) 2014-12-24 2014-12-24 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR102268521B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240012215A (ko) * 2022-07-20 2024-01-29 삼성전자주식회사 디스플레이 장치 및 그 제어 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390268B1 (ko) * 2000-12-22 2003-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
KR100923497B1 (ko) * 2003-03-07 2009-10-27 엘지디스플레이 주식회사 액정표시장치 및 구동방법
KR101160828B1 (ko) * 2004-12-23 2012-06-29 삼성전자주식회사 표시 장치, 그 구동 방법 및 표시 장치용 구동 장치
KR101118647B1 (ko) * 2006-02-07 2012-03-07 삼성전자주식회사 타이밍 컨트롤러, 이의 구동 방법 및 이를 갖는 액정 표시장치
KR20070080170A (ko) * 2006-02-06 2007-08-09 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101276557B1 (ko) * 2010-12-14 2013-06-24 엘지디스플레이 주식회사 디스플레이 장치와 이의 구동방법
KR102060539B1 (ko) * 2012-08-08 2019-12-31 삼성디스플레이 주식회사 표시 패널의 구동 장치 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR20160077668A (ko) 2016-07-04

Similar Documents

Publication Publication Date Title
EP3038085B1 (en) Display device and method of driving the same
KR102331176B1 (ko) 표시 장치
KR101931335B1 (ko) 액정표시장치의 레벨 시프터
JP2019053290A (ja) レベルシフターを有するディスプレイ装置
US10847070B2 (en) Data driver circuit, display panel, and display device
EP3113167A1 (en) Method of driving display panel and display apparatus for performing the same
US10504412B2 (en) Display apparatus and driving method thereof
KR20160066577A (ko) 전압 공급부와 이를 포함한 표시장치
KR102563780B1 (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
US20160043541A1 (en) Common voltage distortion detecting circuit, liquid crystal display device and method of driving the same
US9570029B2 (en) Display device
KR102257202B1 (ko) 복수의 타이밍 컨트롤러 및 이를 이용한 표시 장치
KR102268521B1 (ko) 표시 장치 및 그 구동 방법
KR102315966B1 (ko) 표시장치
KR102049733B1 (ko) 액정표시장치 및 그 구동방법
KR102102912B1 (ko) 액정표시장치
KR20170037300A (ko) 표시 장치 및 그 구동 방법
US20200067300A1 (en) Overcurrent protection circuit, overcurrent protection method, and display device
KR102242651B1 (ko) 표시장치
KR102262599B1 (ko) 표시장치용 구동회로
KR102510439B1 (ko) 전원공급장치 및 이를 포함하는 표시장치
KR102333734B1 (ko) 레벨 시프터 및 이를 구비한 평판표시장치
KR102005389B1 (ko) 액정표시장치 및 그 구동방법
KR20170061590A (ko) 표시 장치와 그 구동방법
KR102485967B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right