KR101930532B1 - 능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로 - Google Patents

능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로 Download PDF

Info

Publication number
KR101930532B1
KR101930532B1 KR1020170124392A KR20170124392A KR101930532B1 KR 101930532 B1 KR101930532 B1 KR 101930532B1 KR 1020170124392 A KR1020170124392 A KR 1020170124392A KR 20170124392 A KR20170124392 A KR 20170124392A KR 101930532 B1 KR101930532 B1 KR 101930532B1
Authority
KR
South Korea
Prior art keywords
signal
main timing
clock
mask
time difference
Prior art date
Application number
KR1020170124392A
Other languages
English (en)
Inventor
박건태
Original Assignee
주식회사 티엘아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘아이 filed Critical 주식회사 티엘아이
Priority to KR1020170124392A priority Critical patent/KR101930532B1/ko
Application granted granted Critical
Publication of KR101930532B1 publication Critical patent/KR101930532B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0087Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534Transition or edge detectors

Abstract

능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로가 게시된다. 본 발명의 클락 복원 회로에서는, 일련의 순서로 활성화되는 다수개의 메인 타이밍 신호들가 생성되며, 상황 조건에 따른 그들 중의 하나가 마스크 신호로 선택된다. 이때, 상기 다수개의 메인 타이밍 신호들 각각에 대하여 각자의 선행 시간차 및 후행 시간차로 동기되는 각자의 선행 타이밍 신호 및 후행 타이밍 신호도 함께 생성된다. 이러한 본 발명의 클락 복원 회로에서, 기선택된 상기 메인 타이밍 신호에 대하여 상기 선행 시간차 및 상기 후행 시간차 중의 적어도 어느 하나의 시간 범위 내에 발생되는 상기 패킷 신호의 천이에 따라, 상기 마스크 신호는 비선택된 상태의 상기 메인 타이밍 신호들 중의 어느하나로 변경된다. 그 결과, 본 발명의 클락 복원 회로에 의하면, 마스크 신호의 활성화 시점이 자체적으로 조절되어, 능동적이며 안정적으로 클락 데이터가 복원된다.

Description

능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로{CLOCK RECOVERING CIRCUIT FOR ACTIVELY AND SAFELY RECOVERING CLOCK DATA}

본 발명은 클락 복원 회로에 관한 것으로, 특히, 마스크 신호를 이용하는 클락 복원 회로에 관한 것이다.

근래에, 평판 디스플레이 장치와 같은 분야의 전자 기기들에서는, 패널의 크기와 화소수가 급격히 증대되고 있으며, 고속 동작화되고 있다. 이로 인하여, 이러한 전자 기기에서는, 클락 임베디드 직렬 인터페이스(clock embeded serial interface) 방식이 널리 채용되고 있다.

클락 임베디드 직렬 인터페이스(clock embeded serial interface) 방식이 채용되는 전자 기기에서는, 하나의 신호선을 통하여 일반적인 정보 데이터들과 함께 전송되는 클락 데이터를 복원 클락 신호로 복원하기 위하여, 클락 복원 회로가 내장되는 것이 일반적이다.

최근의 클락 복원 회로는, 클락 데이터의 정확한 복원을 위하여, 마스크 신호를 이용하고 있다. 이러한 마스크 신호는 클락 데이터의 클락 에지를 정확히 판단할 수 있는 적절한 타이밍에 정확히 활성화되는 것이 매우 중요하다.

한편, 클락 복원 회로와 같은 전자 회로에서는, 공정이나, 환경(예, 사용 전압, 온도), 전송되는 신호 또는 데이터의 주파수 등의 조건(이하, '상황 조건'이라 함)의 변화에 따라, 내부 신호들의 활성화 시점이 변경될 수 있음은 일반적이다.

그런데, 기존의 클락 복원 회로에서는, 이미 결정된 상기 마스크 신호의 활성화 시점의 조절이 어렵다. 그 결과, 기존의 클락 복원 회로는 안정적으로 클락 데이터를 복원하기 어려운 문제점을 지닌다.

공개특허번호 제10-2011-0076006호, 공개일 2011년 07월 06일

본 발명의 목적은 상기 기존기술의 문제점을 해결하기 위한 것으로서, 마스크 신호의 활성화 시점이 자체적으로 조절되어, 능동적이며 안정적으로 클락 데이터를 복원할 수 있는 클락 복원 회로를 제공하는 데 있다.

상기의 목적을 달성하기 위한 본 발명의 일면은 클락 복원 회로에 관한 것이다. 본 발명의 클락 복원 회로는 클락 데이터를 포함하는 패킷 신호를 수신하여 예비 클락 신호를 발생하는 에지 추출부로서, 상기 예비 클락 신호는 마스크 신호의 활성화 동안에 발생되는 상기 패킷 신호의 천이에 응답하여 활성화되는 상기 에지 추출부; 상기 예비 클락 신호에 동기되며, 일련의 동기 지연 시간차를 가지는 다수개의 동기 클락 신호들을 발생하는 동기 클락 발생부; 상기 다수개의 동기 클락 신호들을 이용하여, 일련의 순서로 활성화되는 다수개의 메인 타이밍 신호들을 발생하는 타이밍 발생부로서, 상기 다수개의 상기 메인 타이밍 신호들 각각에 대하여 각자의 선행 시간차로 선행되는 다수개의 선행 타이밍 신호들 및 각자의 후행 시간차로 후행되는 다수개의 후행 타이밍 신호들을 발생하는 상기 타이밍 발생부; 및 각자의 상기 선행 시간차 및 상기 후행 시간차의 시간 범위 내 상기 패킷 신호의 천이가 미(未)발생되는 상기 다수개의 메인 타이밍 신호들 중의 어느 하나를 선택하여 상기 마스크 신호로 발생하는 마스크 선택부를 구비한다.

상기와 같은 구성의 본 발명의 클락 복원 회로에서, 기(旣)선택된 상기 메인 타이밍 신호에 대하여 선행 시간차 및 상기 후행 시간차 중의 적어도 어느 하나의 시간 범위 내에 발생되는 패킷 신호의 천이에 따라, 마스크 신호는 비(非)선택된 상태의 메인 타이밍 신호들 중의 어느하나로 변경된다. 그 결과, 본 발명의 클락 복원 회로에 의하면, 마스크 신호의 활성화 시점이 자체적으로 조절되어, 능동적이며 안정적으로 클락 데이터가 복원된다.

본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 클락 복원 회로를 나타내는 도면이다.
도 2는 도 1의 클락 복원 회로에서의 주요 신호의 타이밍을 나타내는 도면이다.
도 3은 도 2의 A부분을 자세히 나타내는 도면으로서, 선행 타이밍 신호들 및 후행 타이밍 신호들의 타이밍을 설명하기 위한 도면이다.
도 4는 도 1의 상기 마스크 선택부의 작용을 설명하기 위한 도면이다.
도 5는 도 1의 상기 마스크 선택부를 구체적으로 나타내는 도면이다.
도 6은 도 5의 에지 감지 수단들 중의 하나를 나타내는 도면이다.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.

그리고, 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.

한편, 본 명세서에서는 동일한 구성 및 작용을 수행하는 구성요소들에 대해서는 동일한 참조부호와 함께 < >속에 참조부호가 추가된다. 이때, 이들 구성요소들은 참조부호로 통칭한다. 그리고, 이들을 개별적인 구별이 필요한 경우에는, 참조부호 뒤에 '< >'가 추가된다.

또한 각 구성요소에 대한 복수의 표현도 생략될 수도 있다. 예컨대 복수 개의 신호선으로 이루어진 구성일지라도 '신호선들'과 같이 표현할 수도 있고, '신호선'과 같이 단수로 표현할 수도 있다. 이는 신호선이 동일한 속성을 가지는 여러 신호선들, 예컨대 데이터 신호들과 같이 다발로 이루어진 경우에 이를 굳이 단수와 복수로 구분할 필요가 없기 때문이기도 하다. 이런 점에서 이러한 기재는 타당하다. 따라서 이와 유사한 표현들 역시 명세서 전반에 걸쳐 모두 이와 같은 의미로 해석되어야 한다.

본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 아래의 내용 및 첨부 도면에 기재된 내용을 함께 참조하여야만 한다.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일실시예에 따른 클락 복원 회로를 나타내는 도면이다. 도 1을 참조하면, 본 발명의 클락 복원 회로는 에지 추출부(100), 동기 클락 발생부(200), 타이밍 발생부(300) 및 마스크 선택부(400)를 구비한다.

상기 에지 추출부(100)는 패킷 신호(DIP)를 수신하여 예비 클락 신호(ACLK)를 발생한다. 이때, 상기 패킷 신호(DIP)의 한 패킷에는, 클락 데이터(DCK)가 일반적인 정보 데이터(DAT1 내지 DAT6)와 함께 포함된다(도 2 참조). 상기 패킷 신호(DIP)의 한 패킷에 포함되는 정보 데이터의 수는 다양하게 변형될 수 있으며, 본 명세서에서는, 편의상 정보 데이터의 수가 6개인 실시예가 도시된다.

또한, 본 실시예의 상기 패킷 신호(DIP)에 포함된 터미널 데이터(DFN, 도 2 참조)는 마지막의 정보 데이터(DAT6)의 전송이 완료됨을 나타내는 신호이다. 이때, 상기 터미널 데이터(DFN)의 터미널 에지(FG)는 마지막의 상기 정보 데이터(DAT6)가 종료되고 상기 터미널 데이터(DFN)가 시작되는 시점으로, 상기 패킷 신호(XDIP)의 천이가 발생될 수 있다.

상기 에지 추출부(100)에서 발생되는 상기 예비 클락 신호(ACLK)는 마스크 신호(XMASK)의 활성화 동안에 발생되는 상기 패킷 신호(DIP)의 천이에 응답하여 활성화된다.

이때, 본 발명의 클락 복원 회로가 정상적으로 동작하는 경우에는, 상기 예비 클락 신호(ACLK)는 상기 클락 데이터(DCK)의 클락 에지(edge)(ED, 도 4 참조)에 응답하여 활성화된다(t11, 도 2 참조).

본 실시예에서, 상기 클락 데이터(DCK)의 클락 에지(DG)는 클락 데이터(DCK)의 시작 시점 즉, 데이터값이 "L"로 설정된 터미널 데이터(DFN)가 종료되고 데이터값이 "H"로 설정된 클락 데이터(DCK)가 시작되는 시점으로, 상기 패킷 신호(XDIP)의 천이가 발생된다. 또한, 다른 실시예에서는, 상기 터미널 데이터(DFN)의 데이터값은 "H"로 설정되고, 상기 클락 데이터(DCK)의 데이터값은 "L"로 설정될 수도 있다.

그리고, 본 실시예에서, 상기 예비 클락 신호(ACLK)는 상기 마스크 신호(XMASK)의 비활성화에 응답하여 비활성화된다.

이러한 상기 에지 추출부(100)는 앤드 게이트 등으로 구현될 수 있으며, 그 구현은 당업자에게는 용이하다. 그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.

상기 동기 클락 발생부(200)는 상기 예비 클락 신호(ACLK)을 이용하여 제1 내지 제10 동기 클락 신호(XLL<1:10>)를 발생한다.

이때, 상기 제1 내지 제10 동기 클락 신호(XLL<1:10>)는 상기 예비 클락 신호(ACLK)에 동기되며, 일련의 동기 지연 시간차(tds, 도 2 참조)를 가진다.

참고로, 도 2에서는, 상기 동기 클락 신호들(XLL<1:10>)의 활성화 시점 즉, 발생 시점이 도시되며, 이는 이해의 편의를 위한 것이다. 또한, 본 명세서에서는, 상기 동기 클락 발생부(200)는 10개의 상기 동기 클락 신호들(XLL<1:10>)을 발생하는 것으로 가정된다. 그러나, 상기 동기 클락 발생부(200)에서 상기 동기 클락 신호의 수는 다양하게 변형될 수 있음은 당업자에게는 자명하다.

그리고, 본 실시예에서, 상기 동기 클락 발생부(200)의 본 발명의 클락 복원 회로에서의 복원 클락 신호(RCLK)를 발생한다.

이때, 발생되는 상기 복원 클락 신호(RCLK)는 상기 패킷 신호(DIP)의 하나의 패킷의 주기에 상응하는 주기를 가진다.

또한, 상기 복원 클락 신호(RCLK)는 상기 동기 클락 신호들(XLL<1:10>) 중의 어느 하나일 수도 있으며, 이들의 조합에 의하여 생성될 수도 있다.

이러한 상기 동기 클락 발생부(200)는 PLL, DLL 등으로 구현될 수 있으며, 그 구현은 당업자에게는 용이하다. 그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.

상기 타이밍 발생부(300)는 상기 다수개의 동기 클락 신호들(XLL<1:10>)을 이용하여, 일련의 순서로 활성화되는 다수개의 메인 타이밍 신호들(XMA<1:3>)을 발생한다.

본 실시예에서, 상기 타이밍 발생부(300)가 3개의 상기 메인 타이밍 신호들(XMA<1:3>)을 생성하는 것으로 한다. 하지만, 이는 설명의 간략화를 위한 것이며, 상기 타이밍 발생부(300)에 의하여 생성되는 상기 메인 타이밍 신호의 수는 2 또는 4 이상으로 확장될 수 있다.

이때, 상기 다수개의 메인 타이밍 신호들(XMA<1:3>)의 활성화 및 비활성화는 각자의 대응하는 상기 동기 클락 신호(XLL<1:10>)의 활성화에 따라 발생된다.

본 실시예에서는, 제1 메인 타이밍 신호(XMA<1>)는 제7 동기 클락 신호(XLL<7>)의 활성화에 따라 활성화되며(t21, 도 2 참조), 제2 동기 클락 신호(XLL<2>)의 활성화에 따라 비활성화된다(t22, 도 2 참조).

제2 메인 타이밍 신호(XMA<2>)는 제8 동기 클락 신호(XLL<8>)의 활성화에 따라 활성화되며(t23, 도 2 참조), 제3 동기 클락 신호(XLL<3>)의 활성화에 따라 비활성화된다(t24, 도 2 참조).

제3 메인 타이밍 신호(XMA<3>)는 제9 동기 클락 신호(XLL<9>)의 활성화에 따라 활성화되며(t25, 도 2 참조), 제4 동기 클락 신호(XLL<4>)의 활성화에 따라 비활성화된다(t26, 도 2 참조).

또한, 상기 타이밍 발생부(300)는 상기 제1 내지 제3 메인 타이밍 신호(XMA<1:3>) 각각에 동기되는 제1 내지 제3 선행 타이밍 신호(XFA<1:3>) 및 제1 내지 제3 후행 타이밍 신호(XBA<1:3>)를 발생한다.

이때, 도 3에 도시되는 바와 같이, 제1 내지 제3 선행 타이밍 신호(XFA<1:3>)는 상기 제1 내지 제3 메인 타이밍 신호(XMA<1:3>)에 각자의 선행 시간차(tdf)로 선행되어 동기된다. 그리고, 제1 내지 제3 후행 타이밍 신호(XBA<1:3>)는 상기 제1 내지 제3 메인 타이밍 신호(XMA<1:3>)에 각자의 후행 시간차(tdb)로 후행되어 동기된다.

바람직하기로는, 상기 제1 내지 제3 선행 타이밍 신호(XFA<1:3>) 각자의 선행 시간차(tdf)와 후행 시간차(tdb)는 동일하다.

이러한 상기 타이밍 발생부(300)의 구현은 당업자에게는 용이하다. 그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.

상기 마스크 선택부(400)는 상기 제1 내지 제3 메인 타이밍 신호(XMA<1:3>) 중의 어느 하나를 선택하여 상기 마스크 신호(XMASK)로 발생한다. 상기 마스크 선택부(400)는 각자의 선행 시간차(tdf) 및 후행 시간차(tdb)의 시간 범위 내에 상기 패킷 신호(DIP)의 천이가 미(未)발생되는 상기 제1 내지 제3 메인 타이밍 신호(XMA<1:3>) 중의 어느 하나를 선택하여 상기 마스크 신호(XMASK)로 발생한다.

구체적으로, 상기 마스크 선택부(400)는 기(旣)선택된 상기 메인 타이밍 신호(XMA)에 대하여 상기 선행 시간차(tdf) 및 상기 후행 시간차(tdb) 중의 적어도 어느 하나의 시간 범위 내에 발생되는 상기 패킷 신호(DIP)의 천이에 따라, 상기 마스크 신호(XMASK)를 비(非)선택된 상태의 상기 메인 타이밍 신호(XMA)들 중의 어느하나로 변경하도록 구동된다.

이어서, 상기 마스크 선택부(400)의 작용이 더욱 구체적으로 기술된다.

도 4는 도 1의 상기 마스크 선택부(400)의 작용을 설명하기 위한 도면이다. 도 4에서는, 상기 제2 메인 타이밍 신호(XMA<2>)가 상기 마스크 신호(XMASK)로 기선택된 상태를 예로 제시된다.

도 4의 CASE1은 상기 패킷 신호(DIP)의 천이가 상기 마스크 신호(XMASK)로 기선택된 상기 메인 타이밍 신호(XMA<2>)에 대한 상기 선행 시간차(tdf)의 시간 범위에서 발생된 경우이다. 이 경우, 상기 패킷 신호(DIP)의 천이가 상기 제2 메인 타이밍 신호(XMA<2>)의 활성화 시점인 상기 마스크 신호(XMASK)의 활성화 시점 바로 뒤에서 발생된다.

CASE1의 경우, 상기 패킷 신호(DIP)의 천이가 상기 터미널 에지(FG)의 따른 것이고, '상황 조건'의 변화에 따라 상기 마스크 신호(XMASK)의 활성화 시점이 상기 패킷 신호(DIP)의 천이 이전으로 앞당겨질 수 있다. 이는 클락 복원 회로가 상기 터미널 에지(FG)를 상기 클락 에지(DG)로 잘못 감지하여 오동작될 수 있음을 의미한다.

이와 같은 오동작을 방지하기 위하여, CASE1의 경우, 상기 마스크 선택부(400)는 상기 마스크 신호(XMASK)를 기선택된 상기 제2 메인 타이밍 신호(XMA<2>)에 뒤져 활성화되는 상기 제3 메인 타이밍 신호(XMA<3>)로 능동적(자체적)으로 변경하도록 구동된다. 이에 따라, 상기 마스크 신호(XMASK)는 상기 터미널 에지(FG)로부터 상기 선행 시간차(tdf)의 시간 범위 밖의 충분한 시간 간격을 두고 활성화되며, 그 결과, 상기 클락 복원 회로의 오동작의 가능성이 감소된다.

도 4의 CASE2는 상기 패킷 신호(DIP)의 천이가 상기 마스크 신호(XMASK)로 기선택된 상기 메인 타이밍 신호(XMA<2>)에 대한 상기 후행 시간차(tdb)의 시간 범위에서 발생된 경우이다. 이 경우, 상기 패킷 신호(DIP)의 천이가 상기 제2 메인 타이밍 신호(XMA<2>)의 활성화 시점인 상기 마스크 신호(XMASK)의 활성화 시점 바로 앞에서 발생된다.

CASE2의 경우, 상기 패킷 신호(DIP)의 천이가 상기 클락 에지(DG)의 따른 것이고, '상황 조건'에 따라 상기 마스크 신호(XMASK)의 활성화 시점이 상기 패킷 신호(DIP)의 천이 이후로 늦추어질 수 있다. 이는 클락 복원 회로가 상기 클락 에지(DG)를 감지하지 못하여 오동작될 수 있음을 의미한다.

이와 같은 오동작을 방지하기 위하여, CASE2의 경우, 상기 마스크 선택부(400)는 상기 마스크 신호(XMASK)를 기선택된 상기 제2 메인 타이밍 신호(XMA<2>)에 앞서 활성화되는 상기 제1 메인 타이밍 신호(XMA<1>)로 능동적(자체적)으로 변경하도록 구동된다. 이에 따라, 상기 마스크 신호(XMASK)는 상기 클락 에지(DG)로부터 상기 후행 시간차(tdb)의 시간 범위 밖의 충분한 시간 간격을 두고 활성화되며, 그 결과, 상기 클락 복원 회로의 오동작의 가능성이 감소된다.

도 4의 CASE3과 CASE4는 상기 패킷 신호(DIP)의 천이가 상기 마스크 신호(XMASK)로 기선택된 상기 메인 타이밍 신호(XMA<2>)에 대한 상기 후행 시간차(tdb)의 시간 범위 밖에서 발생된 경우이다. 이 경우, 상기 제2 메인 타이밍 신호(XMA<2>)의 활성화 시점인 상기 마스크 신호(XMASK)의 활성화 시점은 상기 패킷 신호(DIP)의 천이로부터 충분 시간 간격을 두고 있다.

CASE3과 CASE4의 경우에는, '상황 조건'의 변화에 따라 상기 마스크 신호(XMASK)의 활성화 시점이 다소 앞당겨지거나 늦추어지더라도, 상기 터미널 에지(FG)를 상기 클락 에지(DG)로 잘못 감지하거나 상기 클락 에지(DG)를 감지하지 못할 가능성은 높지 않다.

이에 따라, CASE3과 CASE4의 경우, 상기 마스크 선택부(400)는 상기 마스크 신호(XMASK)를 기선택된 상기 제2 메인 타이밍 신호(XMA<2>)로 그대로 유지하도록 구동된다.

계속하여, 상기와 같은 동작을 수행하는 도 1의 상기 마스크 선택부(400)에 대하여 구체적으로 기술된다.

도 5는 도 1의 상기 마스크 선택부(400)를 구체적으로 나타내는 도면이다. 도 5를 참조하면, 상기 마스크 선택부(400)는 마스크 선택 블락(410) 및 정보 제공 블락(430)을 구비한다.

상기 마스크 선택 블락(410)은 선택 정보(IFSEL)에 따라, 상기 제1 내지 제3 메인 타이밍 신호(XMA<1:3>) 중의 하나를 상기 마스크 신호(XMASK)로 선택하도록 구동된다.

본 실시예에서, 상기 선택 정보(IFSEL)은 2개의 비트로 구성된다.

상기 정보 제공 블락(430)은 상기 마스크 신호(XMASK)로 기(旣)선택된 상기 메인 타이밍 신호(XMA)에 대한 상기 선행 시간차(tdf) 및 상기 후행 시간차(tdb) 중의 적어도 어느 하나의 시간 범위에서 발생되는 상기 패킷 신호(DIP)의 천이에 따라, 상기 마스크 신호(XMASK)를 비(非)선택된 상태의 상기 메인 타이밍 신호(XMA)들 중의 어느하나로 변경하도록 하는 상기 선택 정보(IFSEL)를 제공한다.

바람직하기로는, 상기 정보 제공 블락(430)은 제1 내지 제3 에지 감지 수단(MSDG<1:3>)과 선택 유닛(UNSEL)을 구비한다.

상기 제1 내지 제3 에지 감지 수단(MSDG<1:3>)은 상기 제1 내지 제3 메인 타이밍 신호(XMA<1:3>)에 대응하며, 각자의 선행 확인 신호(XCF<1:3>)와 후행 확인 신호(XCB<1:3>)를 발생한다.

도 6은 도 5의 에지 감지 수단들(MSDG<1:3>) 중의 하나를 나타내는 도면으로서, 대표적으로 제2 에지 감지 수단(MSDG2)가 도시된다.

도 6을 참조하면, 상기 제2 에지 감지 수단(MSDG2)은 제1 내지 제3 D-플립 플럽(DFF1 내지 DFF3)과 제1 내지 제2 배타적 논리합 게이트(XOR1 내지 XOR2)를 구비한다.

이때, 상기 제1 D-플립 플럽(DFF1)은 상기 선행 타이밍 신호(XFA<2>)의 활성화 시점에서의 상기 패킷 신호(DIP)의 논리 상태를 출력하며, 상기 제2 D-플립 플럽(DFF2)은 상기 메인 타이밍 신호(XMA<2>)의 활성화 시점에서의 상기 패킷 신호(DIP)의 논리 상태를 출력한다. 그리고, 상기 제3 D-플립 플럽(DFF3)은 상기 후행 타이밍 신호(XBA<2>)의 활성화 시점에서의 상기 패킷 신호(DIP)의 논리 상태를 출력한다.

상기 제1 배타적 논리합 게이트(XOR1)는, 상기 제1 D-플립 플럽(DFF1)의 출력과 상기 제2 D-플립 플럽(DFF2)의 출력을 비교하여, 상기 제2 에지 감지 수단(MSDG2)의 상기 선행 확인 신호(XCF<2>)로 발생한다.

이때, 상기 제1 D-플립 플럽(DFF1)의 출력과 상기 제2 D-플립 플럽(DFF2)의 출력이 동일한 경우 즉, 상기 제2 메인 타이밍 신호(XMA<2>)에 대한 선행 시간차(tdf)의 시간 범위 범위 내에서 상기 패킷 신호(DIP)의 천이가 발생되지 않는 경우에, 상기 선행 확인 신호(XCF<2>)는 "L"로 비활성화된다.

그리고, 상기 제1 D-플립 플럽(DFF1)의 출력과 상기 제2 D-플립 플럽(DFF2)의 출력이 상이한 경우 즉, 상기 제2 메인 타이밍 신호(XMA<2>)에 대한 선행 시간차(tdf)의 시간 범위 범위 내에서 상기 패킷 신호(DIP)의 천이가 발생되는 경우에, 상기 선행 확인 신호(XCF<2>)는 "H"로 활성화된다.

상기 제2 배타적 논리합 게이트(XOR2)는 상기 제2 D-플립 플럽(DFF2)의 출력과 상기 제3 D-플립 플럽(DFF3)의 출력을 비교하여, 상기 제2 에지 감지 수단(MSDG2)의 상기 후행 확인 신호(XCB<2>)로 발생한다.

이때, 상기 제2 D-플립 플럽(DFF2)의 출력과 상기 제3 D-플립 플럽(DFF3)의 출력이 동일한 경우 즉, 상기 제2 메인 타이밍 신호(XMA<2>)에 대한 후행 시간차(tdb)의 시간 범위 범위 내에서 상기 패킷 신호(DIP)의 천이가 발생되지 않는 경우에, 상기 후행 확인 신호(XCB<2>)는 "L"로 비활성화된다.

그리고, 상기 제2 D-플립 플럽(DFF2)의 출력과 상기 제3 D-플립 플럽(DFF3)의 출력이 상이한 경우 즉, 상기 제2 메인 타이밍 신호(XMA<2>)에 대한 후행 시간차(tdb)의 시간 범위 범위 내에서 상기 패킷 신호(DIP)의 천이가 발생되는 경우에, 상기 후행 확인 신호(XCB<2>)는 "H"로 활성화된다.

본 실시예에서, 나머지 상기 에지 감지 수단들(MSDG<1>, MSDG<3>)의 구성 및 작용도 상기 제2 에지 감지 수단(MSDG2)와 유사하다. 그러므로, 본 명세서에서는 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.

다시 도 5를 참조하면, 상기 선택 유닛(UNSEL)은 상기 마스크 신호(XMASK)로 기선택된 상기 메인 타이밍 신호(XMA)에 대응하는 상기 에지 감지 수단(MSDG)의 상기 선행 확인 신호(XCF) 및 상기 후행 확인 신호(XCB)의 활성화 여부를 확인하여 상기 선택 정보(IFSEL)를 업데이트하도록 구동된다.

바람직하기로는, 상기 선택 유닛(UNSEL)은 확인 선택 수단(431), 업다운 발생 수단(433) 및 업데이터 저장수단(435)를 구비한다.

상기 확인 선택 수단(431)는 상기 선택 정보(IFSEL)에 따른 상기 제1 내지 제3 에지 감지 수단(MSDG<1:3>) 중의 하나의 상기 선행 확인 신호(XCF) 및 상기 후행 확인 신호(XCB)를 상기 업다운 발생 수단(433)으로 제공한다.

본 명세서에서는, 상기 제2 에지 감지 수단(MSDG<2>)의 상기 선행 확인 신호(XCF<2>) 및 상기 후행 확인 신호(XCB<2>)가 상기 업다운 발생 수단(433)으로 제공되는 것으로 한다.

상기 업다운 발생 수단(433)은, 상기 확인 선택 수단(431)으로부터 제공되는 기 제2 에지 감지 수단(MSDG<2>)의 상기 선행 확인 신호(XCF<2>) 및 상기 후행 확인 신호(XCB<2>)의 활성화 여부를 확인하여, 업신호(XUP) 및 다운 신호(XDN)를 발생한다.

상기 업데이트 저장 수단(455)은 상기 업신호(XUP) 및 상기 다운 신호(XDN)의 활성화에 따라 상기 선택 정보(IFSEL)을 업데이트하여 저장한다.

계속하여, 상기 업신호(XUP) 및 상기 다운 신호(XDN)의 활성화에 대하여 자세히 살펴본다.

먼저, 상기 선행 확인 신호(XCF<2>) 및 상기 후행 확인 신호(XCB<2>)가 모두 "L"이면, 이는 기선택된 상기 제2 메인 타이밍 신호(XMA<2>)의 선행 시간차(tdf) 및 상기 후행 시간차(tdb)의 시간 범위 내에서 상기 패킷 신호(DIP)의 천이가 발생되지 않음을 의미한다. 이 경우에는, 상기 업신호(XUP) 및 상기 다운 신호(XDN)가 모두 "L"로 비활성화된다. 이에 따라, 상기 업데이터 저장 수단(455)에 저장된 상기 선택 정보(IFSEL)는 이전의 값을 그대로 유지한다.

상기 선행 확인 신호(XCF<2>)가 "H"이면, 이는 기선택된 상기 제2 메인 타이밍 신호(XMA<2>)의 선행 시간차(tdf)의 시간 범위 내에서 상기 패킷 신호(DIP)의 천이가 발생됨을 의미한다. 이 경우에는, 상기 업신호(XUP)는 "H"로 활성화된다. 이에 따라, 상기 업데이터 저장 수단(455)에 저장된 상기 선택 정보(IFSEL)는 제3 메인 타이밍 신호(XMA<3>)를 상기 마스크 신호(XMASK)로 선택하도록 업데이터된다.

상기 후행 확인 신호(XCB<2>)가 "H"이면, 이는 기선택된 상기 제2 메인 타이밍 신호(XMA<2>)의 후행 시간차(tdb)의 시간 범위 내에서 상기 패킷 신호(DIP)의 천이가 발생됨을 의미한다. 이 경우에는, 상기 다운 신호(XDN)는 "H"로 활성화된다. 이에 따라, 상기 업데이터 저장 수단(455)에 저장된 상기 선택 정보(IFSEL)는 제1 메인 타이밍 신호(XMA<1>)를 상기 마스크 신호(XMASK)로 선택하도록 업데이터된다.

상기와 같은 구성 및 작용을 가지는 상기 마스크 선택부(400)에 의하여, 상기 마스크 신호(XMASK)는, 도 4에 도시되는 바와 같이, 자체적이며 안정적으로 조절된다.

정리하면, 본 발명의 클락 복원 회로에서는, 일련의 순서로 활성화되는 다수개의 메인 타이밍 신호들가 생성되며, 상황 조건에 따른 그들 중의 하나가 마스크 신호로 선택된다. 이때, 상기 다수개의 메인 타이밍 신호들 각각에 대하여 각자의 선행 시간차 및 후행 시간차로 동기되는 각자의 선행 타이밍 신호 및 후행 타이밍 신호도 함께 생성된다.

이러한 본 발명의 클락 복원 회로에서, 기(旣)선택된 상기 메인 타이밍 신호(XMA)에 대하여 상기 선행 시간차(tdf) 및 상기 후행 시간차(tdb) 중의 적어도 어느 하나의 시간 범위 내에 발생되는 상기 패킷 신호(DIP)의 천이에 따라, 상기 마스크 신호(XMASK)는 비(非)선택된 상태의 상기 메인 타이밍 신호(XMA)들 중의 어느하나로 변경된다.

그 결과, 본 발명의 클락 복원 회로에 의하면, 마스크 신호의 활성화 시점이 자체적으로 조절되어, 능동적이며 안정적으로 클락 데이터가 복원된다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (6)

  1. 클락 복원 회로에 있어서,
    클락 데이터를 포함하는 패킷 신호를 수신하여 예비 클락 신호를 발생하는 에지 추출부로서, 상기 예비 클락 신호는 마스크 신호의 활성화 동안에 발생되는 상기 패킷 신호의 천이에 응답하여 활성화되는 상기 에지 추출부;
    상기 예비 클락 신호에 동기되며, 일련의 동기 지연 시간차를 가지는 다수개의 동기 클락 신호들을 발생하는 동기 클락 발생부;
    상기 다수개의 동기 클락 신호들을 이용하여, 일련의 순서로 활성화되는 다수개의 메인 타이밍 신호들을 발생하는 타이밍 발생부로서, 상기 다수개의 상기 메인 타이밍 신호들 각각에 대하여 각자의 선행 시간차로 선행되는 다수개의 선행 타이밍 신호들 및 각자의 후행 시간차로 후행되는 다수개의 후행 타이밍 신호들을 발생하는 상기 타이밍 발생부; 및
    각자의 상기 선행 시간차 및 상기 후행 시간차의 시간 범위 내 상기 패킷 신호의 천이가 미(未)발생되는 상기 다수개의 메인 타이밍 신호들 중의 어느 하나를 선택하여 상기 마스크 신호로 발생하는 마스크 선택부를 구비하는 것을 특징으로 하는 클락 복원 회로.
  2. 제1 항에 있어서, 상기 마스크 선택부는
    상기 마스크 신호로 기(旣)선택된 상기 메인 타이밍 신호에 대한 상기 선행 시간차 및 상기 후행 시간차 중의 적어도 어느 하나의 시간 범위에서 발생되는 상기 패킷 신호의 천이에 따라, 상기 마스크 신호를 비(非)선택된 상태의 상기 메인 타이밍 신호들 중의 어느하나로 변경하도록 구동되는 것을 특징으로 하는 클락 복원 회로.
  3. 제2 항에 있어서, 상기 마스크 선택부는
    상기 마스크 신호로 기선택된 상기 메인 타이밍 신호에 대한 상기 선행 시간차의 시간 범위에서 발생되는 상기 패킷 신호의 천이에 따라, 상기 마스크 신호를 기선택된 상기 메인 타이밍 신호에 뒤져 활성화되는 상기 메인 타이밍 신호로 변경하도록 구동되는 것을 특징으로 하는 클락 복원 회로.
  4. 제2 항에 있어서, 상기 마스크 선택부는
    상기 마스크 신호로 기선택된 상기 메인 타이밍 신호에 대한 상기 후행 시간차의 시간 범위에서 발생되는 상기 패킷 신호의 천이에 따라, 상기 마스크 신호를 기선택된 상기 메인 타이밍 신호에 앞서 활성화되는 상기 메인 타이밍 신호로 변경하도록 구동되는 것을 특징으로 하는 클락 복원 회로.
  5. 제1항에 있어서, 상기 마스크 선택부는
    선택 정보에 따라, 상기 메인 타이밍 신호들 중의 하나를 상기 마스크 신호로 선택하도록 구동되는 마스크 선택 블락; 및
    상기 마스크 신호로 기(旣)선택된 상기 메인 타이밍 신호에 대한 상기 선행 시간차 및 상기 후행 시간차 중의 적어도 어느 하나의 시간 범위에서 발생되는 상기 패킷 신호의 천이에 따라, 상기 마스크 신호를 비(非)선택된 상태의 상기 메인 타이밍 신호들 중의 어느하나로 변경하도록 하는 상기 선택 정보를 제공하는 정보 제공 블락을 구비하는 것을 특징으로 하는 클락 복원 회로.
  6. 제5 항에 있어서, 상기 선택 정보 블락은
    상기 다수개의 메인 타이밍 신호들에 대응하며, 각자의 선행 확인 신호와 후행 확인 신호를 발생하는 다수개의 에지 감지 수단들로서, 각각의 상기 선행 확인 신호는 대응하는 상기 메인 타이밍 신호에 대한 상기 선행 시간차의 시간 범위에서 발생하는 상기 패킷 신호의 천이에 따라 활성화되며, 각각의 상기 후행 확인 신호는 대응하는 상기 메인 타이밍 신호에 대한 상기 선행 시간차의 시간 범위에서 발생하는 상기 패킷 신호의 천이에 따라 활성화되는 상기 다수개의 에지 감지 수단들; 및
    상기 마스크 신호로 기선택된 상기 메인 타이밍 신호에 대응하는 상기 에지 감지 수단의 상기 선행 확인 신호 및 상기 후행 확인 신호의 활성화 여부를 확인하여 상기 선택 정보를 업데이트하도록 구동되는 선택 유닛을 구비하는 것을 특징으로 하는 클락 복원 회로.
KR1020170124392A 2017-09-26 2017-09-26 능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로 KR101930532B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170124392A KR101930532B1 (ko) 2017-09-26 2017-09-26 능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170124392A KR101930532B1 (ko) 2017-09-26 2017-09-26 능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로

Publications (1)

Publication Number Publication Date
KR101930532B1 true KR101930532B1 (ko) 2018-12-19

Family

ID=65009206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170124392A KR101930532B1 (ko) 2017-09-26 2017-09-26 능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로

Country Status (1)

Country Link
KR (1) KR101930532B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101169210B1 (ko) 2009-02-13 2012-07-27 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101169210B1 (ko) 2009-02-13 2012-07-27 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치

Similar Documents

Publication Publication Date Title
US9444612B2 (en) Multi-wire single-ended push-pull link with data symbol transition based clocking
JP6568247B2 (ja) N相信号遷移アライメント
US8878792B2 (en) Clock and data recovery circuit of a source driver and a display device
KR20150121718A (ko) 다중 와이어 데이터 신호들을 위한 클록 복원 회로
JP2018529284A (ja) 多相クロックデータ復元回路較正
DE10108379C2 (de) Elastische Puffer für eine Serialisierer/Deserialisierer-Wortausrichtung und eine Ratenanpassung zwischen Zeitbereichen
KR101169210B1 (ko) 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
US7650551B2 (en) Error detection and recovery within processing stages of an integrated circuit
JP5066121B2 (ja) クロック情報とデータを伝送する装置及び方法
US5539784A (en) Refined timing recovery circuit
US9673961B2 (en) Multi-lane N-factorial (N!) and other multi-wire communication systems
US9025701B2 (en) Receiver and transmission and reception system
US6297702B1 (en) Phase lock loop system and method
US7684531B2 (en) Data recovery method and data recovery circuit
US6748039B1 (en) System and method for synchronizing a skip pattern and initializing a clock forwarding interface in a multiple-clock system
JP3671920B2 (ja) スキュー調整回路及びスキュー調整方法
EP2334003B1 (en) Asymmetrical i/o devices and system
US20040084537A1 (en) Method and apparatus for data acquisition
US8634503B2 (en) Fast lock clock-data recovery for phase steps
US8559581B2 (en) CDR circuit, reception apparatus, and communication system
US5459855A (en) Frequency ratio detector for determining fixed frequency ratios in a computer system
US6538483B2 (en) Method and apparatus for data sampling
CN203457123U (zh) 用于时钟布置的装置和系统
JP4141885B2 (ja) シリアル通信装置
US8175206B2 (en) Communication apparatus

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant