TW201445887A - 時脈嵌入式序列資料傳輸系統及時脈還原方法 - Google Patents

時脈嵌入式序列資料傳輸系統及時脈還原方法 Download PDF

Info

Publication number
TW201445887A
TW201445887A TW102118214A TW102118214A TW201445887A TW 201445887 A TW201445887 A TW 201445887A TW 102118214 A TW102118214 A TW 102118214A TW 102118214 A TW102118214 A TW 102118214A TW 201445887 A TW201445887 A TW 201445887A
Authority
TW
Taiwan
Prior art keywords
clock
window
interval
phases
boundary
Prior art date
Application number
TW102118214A
Other languages
English (en)
Inventor
Da-Rong Huang
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to TW102118214A priority Critical patent/TW201445887A/zh
Priority to CN201310394799.2A priority patent/CN104184572A/zh
Priority to US14/284,520 priority patent/US20140348280A1/en
Publication of TW201445887A publication Critical patent/TW201445887A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本發明揭露一種時脈嵌入式序列資料傳輸系統，包含組合邏輯電路。組合邏輯電路包含時脈視窗產生器及時脈產生器。時脈視窗產生器係用以根據兩個時脈相位產生第一時脈視窗。時脈產生器耦接時脈視窗產生器，用以根據第一時脈視窗自序列資料訊號中選取位於第一時脈視窗內之週期性資料，並據以產生還原時脈。

Description

時脈嵌入式序列資料傳輸系統及時脈還原方法
本發明係與高速傳輸介面有關，特別是關於一種時脈嵌入式序列資料傳輸系統及時脈還原方法。
請參照圖1A及圖1B，於高速傳輸介面中，若將時脈隱藏於資料訊號中進行傳輸(如圖1A所示)，稱之為時脈嵌入式系統(clock-embedded system)；若完全無時脈(如圖1B所示)，則稱之為無時脈系統(clockless system)。
對於時脈嵌入式系統而言，由於需要在資料訊號中隱藏有固定週期之資訊，並且當接收端接收到資料訊號時，能夠從資料訊號中的固定週期之資訊還原出時脈。因此，如何正確且快速地從資料訊號中的固定週期之資訊還原出時脈，並有效避免無法產生還原時脈之情事發生，便顯得相當重要。
因此，本發明提出一種時脈嵌入式序列資料傳輸系統及時脈還原方法，以解決上述問題。
根據本發明之一具體實施例為一種時脈嵌入式序列資料傳輸系統。於此實施例中，時脈嵌入式序列資料傳輸系統包含組合邏輯電路。組合邏輯電路包含時脈視窗(clock window)產生器及時脈產生器。時 脈視窗(clock window)產生器係用以根據兩個時脈相位(clock phase)產生第一時脈視窗。時脈產生器耦接時脈視窗產生器，用以根據第一時脈視窗自序列資料訊號中選取位於第一時脈視窗內之週期性資料，並據以產生還原時脈(recovery clock)。
於一實施例中，時脈嵌入式序列資料傳輸系統進一步包含邊緣偵測器及時脈相位選擇器。邊緣偵測器耦接時脈產生器，用以偵測位於第一時脈視窗內之週期性資料與第一時脈視窗之第一邊界及第二邊界之間的第一間隔及第二間隔，並判斷第一間隔或第二間隔是否小於預設值，其中第一邊界與第二邊界係分別位於週期性資料之第一側與第二側。時脈相位選擇器耦接邊緣偵測器及時脈視窗產生器，若邊緣偵測器之判斷結果為第一間隔或第二間隔小於預設值，時脈相位選擇器自複數個候選時脈相位中重新選擇另兩個時脈相位，以供時脈視窗產生器據以產生第二時脈視窗。
於一實施例中，若邊緣偵測器之判斷結果為第一間隔小於預設值，代表第一時脈視窗之第一邊界過於接近週期性資料，時脈相位選擇器所重新選擇之另兩個時脈相位係位於兩個時脈相位之第一側，致使時脈視窗產生器所產生之第二時脈視窗係位於第一時脈視窗之第一側。
於一實施例中，若邊緣偵測器之判斷結果為第二間隔小於預設值，代表第一時脈視窗之第二邊界過於接近週期性資料，時脈相位選擇器所重新選擇之另兩個時脈相位係位於兩個時脈相位之第二側，致使時脈視窗產生器所產生之第二時脈視窗係位於第一時脈視窗之第二側。
於一實施例中，預設值係為時脈產生器產生還原時脈所需之最短時間。
於一實施例中，序列資料訊號中之週期性資料係為時脈的正緣(rising edge)或負緣(falling edge)。
根據本發明之另一具體實施例為一種時脈還原方法。於此實施例中，時脈還原方法包含下列步驟：(a)根據兩個時脈相位產生第一 時脈視窗；(b)根據第一時脈視窗自序列資料訊號中選取位於第一時脈視窗內之週期性資料；以及(c)根據週期性資料產生還原時脈。
相較於先前技術，根據本發明的時脈嵌入式序列資料傳輸系統係利用多重時脈相位產生時脈視窗，並透過時脈視窗自序列訊號中選取週期性的資料(例如時脈的正緣或負緣)，以供時脈產生器重現系統所需之還原時脈。此外，為了避免時脈產生器缺乏足夠的時間產生還原時脈，本發明的時脈嵌入式序列資料傳輸系統係透過邊緣偵測器偵測序列訊號中之週期性的資料與時脈視窗之兩邊緣的間隔是否過小。一旦邊緣偵測器偵測到週期性的資料太靠近時脈視窗之兩邊緣的間隔時，時脈相位選擇器將會重新選取其他時脈相位產生另一時脈視窗，使得週期性的資料與另一時脈視窗之兩邊緣之間能夠維持適當的間隔，以提供時脈產生器足夠的時間產生還原時脈。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
S10~S22‧‧‧流程步驟
1‧‧‧時脈嵌入式序列資料傳輸系統
10‧‧‧組合邏輯電路
12‧‧‧時脈相位選擇器
14‧‧‧邊緣偵測器
100‧‧‧時脈視窗產生器
102‧‧‧時脈產生器
CK0~CKN‧‧‧時脈相位
CW、CW1~CW3‧‧‧時脈視窗
SD‧‧‧序列資料訊號
FE‧‧‧週期性資料(負緣)
RCK‧‧‧還原時脈
EA1~EA3‧‧‧第一邊界
EB1~EB3‧‧‧第二邊界
TA1~TA3‧‧‧第一間隔
TB1~TB3‧‧‧第二間隔
TH‧‧‧預設值
圖1A係繪示習知的時脈嵌入式系統將時脈隱藏於資料訊號中進行傳輸之示意圖。
圖1B係繪示習知的無時脈系統於資料訊號中完全無時脈之示意圖。
圖2係繪示根據本發明之一實施例的時脈嵌入式序列資料傳輸系統之示意圖。
圖3係繪示圖2中所出現之各訊號的時序圖。
圖4A係繪示隱藏有時脈(箭頭所示)之序列資料訊號；圖4B、圖4C及圖4D係分別繪示不同的時脈視窗。
圖5係繪示根據本發明之另一具體實施例之時脈還原方法之流程圖。
根據本發明之一較佳具體實施例為一種時脈嵌入式序列資料傳輸系統，於此實施例中，時脈係隱藏於資料訊號中於高速傳輸介面進行傳輸。本實施例的時脈嵌入式序列資料傳輸系統係利用多重時脈相位產生時脈視窗，並透過時脈視窗自序列訊號中選取週期性的資料(例如時脈的正緣或負緣)，以供時脈產生器重現系統所需之還原時脈。
請參照圖2。圖2係繪示此實施例的時脈嵌入式序列資料傳輸系統之示意圖。如圖2所示，時脈嵌入式序列資料傳輸系統1包含組合邏輯電路10、時脈相位選擇器12及邊緣偵測器14。組合邏輯電路10包含時脈視窗產生器100及時脈產生器102。其中，時脈相位選擇器12耦接時脈視窗產生器100；時脈視窗產生器100耦接時脈產生器102；時脈產生器102耦接邊緣偵測器14；邊緣偵測器14耦接時脈相位選擇器12。
時脈相位選擇器12係用以接收多重時脈相位，亦即如圖3所示之複數個不同的時脈相位CK0~CKN(N為正整數)，並自複數個候選時脈相位中選擇兩個時脈相位，例如CK1與CK3。接著，時脈視窗產生器100自時脈相位選擇器12接收兩個時脈相位CK1與CK3並據以產生如圖3所示之時脈視窗CW。於此實施例中，時脈視窗產生器100係根據圖3的兩個時脈相位CK1與CK3的上升邊緣形成時脈視窗CW左右兩側之第一邊界及第二邊界，但不以此為限。
然後，時脈產生器102再根據時脈視窗CW自序列資料訊號SD中選取位於時脈視窗CW內之週期性資料FE(如圖3所示之箭頭為負緣(falling edge))，並據以產生如圖3所示之還原時脈RCK。
為了確保時脈產生器102能夠順利產生還原時脈RCK，邊緣偵測器14將會偵測週期性資料FE與時脈視窗CW之第一邊界及第二邊界之間的第一間隔及第二間隔，並判斷第一間隔或第二間隔是否小於預設值，以決定是否要重新產生較為理想的時脈視窗。
請參照圖4A至圖4D，圖4A係繪示隱藏有時脈FE之序列 資料訊號SD；圖4B、圖4C及圖4D係分別繪示不同的時脈視窗CW1~CW3。以圖4B的時脈視窗CW1為例，邊緣偵測器14將會偵測到序列資料訊號SD中之週期性資料FE與時脈視窗CW1之第一邊界EA1及第二邊界EB1之間的第一間隔TA1及第二間隔TB1，並判斷第一間隔TA1及第二間隔TB1是否小於預設值TH。實際上，預設值TH可以是時脈產生器102產生還原時脈RCK所需之最短時間或為零，並無特定之限制，可視實際需求而定。很明顯地，邊緣偵測器14針對圖4B的時脈視窗CW1之判斷結果將會是第一間隔TA1及第二間隔TB1均大於預設值TH，代表時脈產生器102應有足夠的時間順利產生還原時脈RCK，故不需控制時脈相位選擇器12自複數個候選時脈相位中選擇其他不同的時脈相位供時脈視窗產生器100產生另一個不同的時脈視窗。
以圖4C的時脈視窗CW2為例，邊緣偵測器14將會偵測到序列資料訊號SD中之週期性資料FE與時脈視窗CW2之第一邊界EA2及第二邊界EB2之間的第一間隔TA2及第二間隔TB2，並判斷第一間隔TA2及第二間隔TB2是否小於預設值TH。於此例中，邊緣偵測器14針對圖4C的時脈視窗CW2之判斷結果將會是第一間隔TA2大於預設值TH，但第二間隔TB2小於預設值TH，代表時脈產生器102可能沒有足夠的時間順利產生還原時脈RCK，故邊緣偵測器14將會控制時脈相位選擇器12自複數個候選時脈相位中選擇其他不同的時脈相位供時脈視窗產生器100產生另一個出現時間較晚(相位往後移)的時脈視窗，以較為接近如同圖4B的理想狀況。
同理，以圖4D的時脈視窗CW3為例，邊緣偵測器14將會偵測到序列資料訊號SD中之週期性資料FE與時脈視窗CW3之第一邊界EA3及第二邊界EB3之間的第一間隔TA3及第二間隔TB3，並判斷第一間隔TA3及第二間隔TB3是否小於預設值TH。於此例中，邊緣偵測器14針對圖4D的時脈視窗CW3之判斷結果將會是第二間隔TB3大於預設值TH，但第一間隔TA3小於預設值TH，故邊緣偵測器14將會控制時脈相位選擇器12自複數個候選時脈相位中選擇其他不同的時脈相位供時脈視窗產生器100產生另一個出現時間較早(相位往前移)的時脈視 窗，以較為接近如同圖4B的理想狀況。
根據本發明之另一具體實施例為一種時脈還原方法。於此實施例中，時脈還原方法係應用於時脈嵌入式序列資料傳輸系統，但不以此為限。請參照圖5，圖5係繪示時脈還原方法之流程圖。
如圖5所示，時脈還原方法包含下列步驟：於步驟S10中，該方法根據兩個時脈相位產生第一時脈視窗。於步驟S12中，該方法根據第一時脈視窗自序列資料訊號中選取位於第一時脈視窗內之週期性資料。實際上，序列資料訊號中之週期性資料係為時脈的正緣或負緣。於步驟S14中，該方法根據週期性資料產生還原時脈。
於步驟S16中，該方法偵測位於第一時脈視窗內之週期性資料與第一時脈視窗之第一邊界及第二邊界之間的第一間隔及第二間隔，其中第一邊界與第二邊界係分別位於週期性資料之第一側與第二側。於步驟S18中，該方法判斷第一間隔或第二間隔是否小於預設值。其中，預設值係為步驟S14產生還原時脈所需之最短時間。若步驟S18之判斷結果為是，亦即第一間隔或第二間隔小於預設值，該方法執行步驟S20，自複數個候選時脈相位中重新選擇另兩個時脈相位。於步驟S22中，該方法根據另兩個時脈相位產生第二時脈視窗。
若步驟S18之判斷結果為第一間隔小於預設值，代表第一時脈視窗之第一邊界過於接近週期性資料，步驟S20所重新選擇之另兩個時脈相位係位於兩個時脈相位之第一側，致使步驟S22所產生之第二時脈視窗係位於第一時脈視窗之第一側。
若步驟S18之判斷結果為第二間隔小於預設值，代表第一時脈視窗之第二邊界過於接近週期性資料，步驟S20所重新選擇之另兩個時脈相位係位於兩個時脈相位之第二側，致使步驟S22所產生之第二時脈視窗係位於第一時脈視窗之第二側。
相較於先前技術，根據本發明的時脈嵌入式序列資料傳輸系統係利用多重時脈相位產生時脈視窗，並透過時脈視窗自序列訊號中選取週期性的資料(例如時脈的正緣或負緣)，以供時脈產生器重現系統所需之還原時脈。此外，為了避免時脈產生器缺乏足夠的時間產生還原時脈，本 發明的時脈嵌入式序列資料傳輸系統係透過邊緣偵測器偵測序列訊號中之週期性的資料與時脈視窗之兩邊緣的間隔是否過小。一旦邊緣偵測器偵測到週期性的資料太靠近時脈視窗之兩邊緣的間隔時，時脈相位選擇器將會重新選取其他時脈相位產生另一時脈視窗，使得週期性的資料與另一時脈視窗之兩邊緣之間能夠維持適當的間隔，以提供時脈產生器足夠的時間產生還原時脈。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
1‧‧‧時脈嵌入式序列資料傳輸系統
10‧‧‧組合邏輯電路
12‧‧‧時脈相位選擇器
14‧‧‧邊緣偵測器
100‧‧‧時脈視窗產生器
102‧‧‧時脈產生器
CK0~CKN‧‧‧時脈相位
CW、CW1~CW3‧‧‧時脈視窗
SD‧‧‧序列資料訊號
RCK‧‧‧還原時脈

Claims (12)

  1. 一種時脈嵌入式序列資料傳輸系統，包含：一組合邏輯電路，包含：一時脈視窗(clock window)產生器，用以根據兩個時脈相位(clock phase)產生一第一時脈視窗；以及一時脈產生器，耦接該時脈視窗產生器，用以根據該第一時脈視窗自一序列資料訊號中選取位於該第一時脈視窗內之一週期性資料，並據以產生一還原時脈(recovery clock)。
  2. 如申請專利範圍第1項所述之時脈嵌入式序列資料傳輸系統，進一步包含：一邊緣偵測器，耦接該時脈產生器，用以偵測位於該第一時脈視窗內之該週期性資料與該第一時脈視窗之一第一邊界及一第二邊界之間的一第一間隔及一第二間隔，並判斷該第一間隔或該第二間隔是否小於一預設值，其中該第一邊界與該第二邊界係分別位於該週期性資料之一第一側與一第二側；以及一時脈相位選擇器，耦接該邊緣偵測器及該時脈視窗產生器，若該邊緣偵測器之判斷結果為該第一間隔或該第二間隔小於該預設值，該時脈相位選擇器自複數個候選時脈相位中重新選擇另兩個時脈相位，以供該時脈視窗產生器據以產生一第二時脈視窗。
  3. 如申請專利範圍第2項所述之時脈嵌入式序列資料傳輸系統，其中若該邊緣偵測器之判斷結果為該第一間隔小於該預設值，代表該第一時脈視窗之該第一邊界過於接近該週期性資料，該時脈相位選擇器所重新選擇之該另兩個時脈相位係位於該兩個時脈相位之該第一側，致使該時脈視窗產生器所產生之該第二時脈視窗係位於該第一 時脈視窗之該第一側。
  4. 如申請專利範圍第2項所述之時脈嵌入式序列資料傳輸系統，其中若該邊緣偵測器之判斷結果為該第二間隔小於該預設值，代表該第一時脈視窗之該第二邊界過於接近該週期性資料，該時脈相位選擇器所重新選擇之該另兩個時脈相位係位於該兩個時脈相位之該第二側，致使該時脈視窗產生器所產生之該第二時脈視窗係位於該第一時脈視窗之該第二側。
  5. 如申請專利範圍第2項所述之時脈嵌入式序列資料傳輸系統，其中該預設值係為該時脈產生器產生該還原時脈所需之最短時間。
  6. 如申請專利範圍第1項所述之時脈嵌入式序列資料傳輸系統，其中該序列資料訊號中之該週期性資料係為時脈之一正緣(rising edge)或一負緣(falling edge)。
  7. 一種時脈還原方法，包含下列步驟：(a)根據兩個時脈相位產生一第一時脈視窗；(b)根據該第一時脈視窗自一序列資料訊號中選取位於該第一時脈視窗內之一週期性資料；以及(c)根據該週期性資料產生一還原時脈。
  8. 如申請專利範圍第7項所述之時脈還原方法，進一步包含下列步驟：(d)偵測位於該第一時脈視窗內之該週期性資料與該第一時脈視窗之一第一邊界及一第二邊界之間的一第一間隔及一第二間隔，其中該第一邊界與該第二邊界係分別位於該週期性資料之一第一側與一第二側；(e)判斷該第一間隔或該第二間隔是否小於一預設值； (f)若步驟(e)之判斷結果為該第一間隔或該第二間隔小於該預設值，自複數個候選時脈相位中重新選擇另兩個時脈相位；以及(g)根據該另兩個時脈相位產生一第二時脈視窗。
  9. 如申請專利範圍第8項所述之時脈還原方法，其中若步驟(e)之判斷結果為該第一間隔小於該預設值，代表該第一時脈視窗之該第一邊界過於接近該週期性資料，步驟(f)所重新選擇之該另兩個時脈相位係位於該兩個時脈相位之該第一側，致使步驟(g)所產生之該第二時脈視窗係位於該第一時脈視窗之該第一側。
  10. 如申請專利範圍第8項所述之時脈還原方法，其中若步驟(e)之判斷結果為該第二間隔小於該預設值，代表該第一時脈視窗之該第二邊界過於接近該週期性資料，步驟(f)所重新選擇之該另兩個時脈相位係位於該兩個時脈相位之該第二側，致使步驟(g)所產生之該第二時脈視窗係位於該第一時脈視窗之該第二側。
  11. 如申請專利範圍第8項所述之時脈還原方法，其中該預設值係為步驟(c)產生該還原時脈所需之最短時間。
  12. 如申請專利範圍第7項所述之時脈還原方法，其中該序列資料訊號中之該週期性資料係為時脈之一正緣或一負緣。
TW102118214A 2013-05-23 2013-05-23 時脈嵌入式序列資料傳輸系統及時脈還原方法 TW201445887A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102118214A TW201445887A (zh) 2013-05-23 2013-05-23 時脈嵌入式序列資料傳輸系統及時脈還原方法
CN201310394799.2A CN104184572A (zh) 2013-05-23 2013-09-03 时钟嵌入式序列数据传输系统及时钟还原方法
US14/284,520 US20140348280A1 (en) 2013-05-23 2014-05-22 Clock-embedded serial data transmission system and clock recovery method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102118214A TW201445887A (zh) 2013-05-23 2013-05-23 時脈嵌入式序列資料傳輸系統及時脈還原方法

Publications (1)

Publication Number Publication Date
TW201445887A true TW201445887A (zh) 2014-12-01

Family

ID=51935370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118214A TW201445887A (zh) 2013-05-23 2013-05-23 時脈嵌入式序列資料傳輸系統及時脈還原方法

Country Status (3)

Country Link
US (1) US20140348280A1 (zh)
CN (1) CN104184572A (zh)
TW (1) TW201445887A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102502236B1 (ko) 2017-11-20 2023-02-21 삼성전자주식회사 클락 데이터 복구 회로, 이를 포함하는 장치 및 클락 데이터 복구 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761481B2 (ja) * 2002-03-26 2006-03-29 株式会社東芝 同期回路
JP4031671B2 (ja) * 2002-06-11 2008-01-09 松下電器産業株式会社 クロックリカバリ回路
JP3950899B2 (ja) * 2005-08-03 2007-08-01 株式会社日立コミュニケーションテクノロジー ビット同期回路
US20090099688A1 (en) * 2005-11-10 2009-04-16 Hugo Salamanca Integral robot system and method for the dislodging process and/or anode handling from casting wheels
CN101542992A (zh) * 2006-11-02 2009-09-23 雷德米尔技术有限公司 具有嵌入式功率控制的一种可编程高速缆线
CN101247215B (zh) * 2008-03-24 2010-11-03 无锡圆芯微电子有限公司 非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术
JP2012109931A (ja) * 2010-10-25 2012-06-07 Ricoh Co Ltd オーバーサンプリング回路及びそれを用いたシリアル通信装置及びシリアル通信方法
JP2012240380A (ja) * 2011-05-23 2012-12-10 Kaneka Corp 自動車内装材用積層シート、成形方法及び自動車内装材成形体
KR101197462B1 (ko) * 2011-05-31 2012-11-09 주식회사 실리콘웍스 오동기 록 방지 회로, 방지 방법 및 그를 이용한 지연고정루프
JP6121135B2 (ja) * 2012-10-31 2017-04-26 ラピスセミコンダクタ株式会社 同期化回路及びこれを含むクロックデータリカバリ回路

Also Published As

Publication number Publication date
CN104184572A (zh) 2014-12-03
US20140348280A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
JP5989239B2 (ja) 信号処理装置
JP2016538747A5 (zh)
TW200408195A (en) Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions
JP2003218843A (ja) スキュー調整回路及びスキュー調整方法、並びに、データ同期回路及びデータ同期方法
JP2014090371A (ja) 同期化回路及びこれを含むクロックデータリカバリ回路
US7844020B2 (en) Transmission system, transmitter, receiver, and transmission method
US10615956B2 (en) Clock and data recovery device and phase detection method
KR101733660B1 (ko) 10gbase―t 시스템에서 데이터 보조 타이밍 복원을 위한 방법 및 장치
TW201404105A (zh) 時脈資料回復電路及方法
US20080187080A1 (en) Oversampling data recovery circuit and method for a receiver
US8275085B2 (en) Apparatus and method for recovering data
TW201445887A (zh) 時脈嵌入式序列資料傳輸系統及時脈還原方法
JP2013070323A (ja) Ｃｄｒ回路及びｃｄｒ方法
US8570078B2 (en) CDR circuit
JP2016021629A (ja) Ｃｄｒ回路及び半導体装置
US20170116697A1 (en) Digital watermark information detecting device and digital watermark information detecting method
WO2015124047A1 (zh) 一种解析波形的方法和装置
JP6631117B2 (ja) 半導体装置、デマルチプレクサ、半導体回路、データ処理方法及び検査方法
WO2015139523A1 (zh) 一种数据解码方法及装置
JP2008227786A (ja) クロック・データ再生方法および回路
US20150016579A1 (en) Clock and data recovery device, sampler and sampling method thereof
JP2006003255A (ja) ジッタ測定方法およびジッタ測定装置
TWI442705B (zh) 資料時脈回復電路之資料閂鎖裝置及方法
US9602272B2 (en) Clock and data recovery circuit and system using the same
US20090167943A1 (en) Apparatus and Method for Synchronizing Video and Audio Data