JP2003218843A - スキュー調整回路及びスキュー調整方法、並びに、データ同期回路及びデータ同期方法 - Google Patents
スキュー調整回路及びスキュー調整方法、並びに、データ同期回路及びデータ同期方法Info
- Publication number
- JP2003218843A JP2003218843A JP2002062313A JP2002062313A JP2003218843A JP 2003218843 A JP2003218843 A JP 2003218843A JP 2002062313 A JP2002062313 A JP 2002062313A JP 2002062313 A JP2002062313 A JP 2002062313A JP 2003218843 A JP2003218843 A JP 2003218843A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transition point
- serial data
- bit
- oversampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【課題】 ＤＶＩ規格のＴ.Ｍ.Ｄ.Ｓ.リンク等のレシー
バにおいて回路を小規模化できる新規なアルゴリズムを
使用したスキュー調整回路等を提供する。 【解決手段】 スキュー調整回路は、オーバーサンプル
データの比較処理を行い、シリアルデータの遷移点を推
定し、サンプリングポイントの選択信号を出力するサン
プリングポイント選択部３００と、選択信号により選択
されるサンプリングポイントでのオーバーサンプルデー
タをシリアルデータのサンプルデータとして出力するデ
ータリカバリ部４００を含む。シリアルデータの４ビッ
ト区間単位でオーバーサンプルデータの比較処理を行
い、遷移点検出信号を保持し、保持された遷移点検出信
号のうち少なくとも２区間分の遷移点検出信号が同一結
果を示した場合にその遷移点検出信号に基づいてシリア
ルデータの遷移点を推定する。１つおきのオーバーサン
プルデータの比較処理を行う。
バにおいて回路を小規模化できる新規なアルゴリズムを
使用したスキュー調整回路等を提供する。 【解決手段】 スキュー調整回路は、オーバーサンプル
データの比較処理を行い、シリアルデータの遷移点を推
定し、サンプリングポイントの選択信号を出力するサン
プリングポイント選択部３００と、選択信号により選択
されるサンプリングポイントでのオーバーサンプルデー
タをシリアルデータのサンプルデータとして出力するデ
ータリカバリ部４００を含む。シリアルデータの４ビッ
ト区間単位でオーバーサンプルデータの比較処理を行
い、遷移点検出信号を保持し、保持された遷移点検出信
号のうち少なくとも２区間分の遷移点検出信号が同一結
果を示した場合にその遷移点検出信号に基づいてシリア
ルデータの遷移点を推定する。１つおきのオーバーサン
プルデータの比較処理を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、スキュー調整回路
及びスキュー調整方法、並びに、データ同期回路及びデ
ータ同期方法に関する。
及びスキュー調整方法、並びに、データ同期回路及びデ
ータ同期方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】近年、デ
ィスプレイ・インターフェースの標準規格としてＤＶＩ
（Digital Visual Interface）と呼ばれる規格が脚光を
浴びている。このＤＶＩ規格は、近距離だけではなく５
ｍ以上も離れた長距離においても、ホストコンピュータ
と表示装置との間での画像情報の伝送を可能にするもの
である。
ィスプレイ・インターフェースの標準規格としてＤＶＩ
（Digital Visual Interface）と呼ばれる規格が脚光を
浴びている。このＤＶＩ規格は、近距離だけではなく５
ｍ以上も離れた長距離においても、ホストコンピュータ
と表示装置との間での画像情報の伝送を可能にするもの
である。
【０００３】ＤＶＩ規格では、ＲＧＢ（赤、緑、青）の
３つの差動データチャンネルと１つの差動クロックチャ
ンネルとを使用するＴ.Ｍ.Ｄ.Ｓ.（Transition Minimiz
ed Differential Signaling）リンクのプロトコルを採
用している。このＴ.Ｍ.Ｄ.Ｓ.リンクでは、長距離伝送
の結果生じるデータ・クロック間のスキューを検出及び
除去して、正しいデータを抽出する機能を、レシーバが
備える必要がある。また、受信データにおけるキャラク
タ境界を検出する機能や、データチャンネル間のスキュ
ーを検出してチャンネル間におけるデータの位相合わせ
をする機能を、レシーバが備える必要がある。
３つの差動データチャンネルと１つの差動クロックチャ
ンネルとを使用するＴ.Ｍ.Ｄ.Ｓ.（Transition Minimiz
ed Differential Signaling）リンクのプロトコルを採
用している。このＴ.Ｍ.Ｄ.Ｓ.リンクでは、長距離伝送
の結果生じるデータ・クロック間のスキューを検出及び
除去して、正しいデータを抽出する機能を、レシーバが
備える必要がある。また、受信データにおけるキャラク
タ境界を検出する機能や、データチャンネル間のスキュ
ーを検出してチャンネル間におけるデータの位相合わせ
をする機能を、レシーバが備える必要がある。
【０００４】ＤＶＩ規格によれば、これらの機能を実現
するためのアルゴリズムや回路構成を概略的に推測する
ことはできるが、詳細なアルゴリズムや回路構成は一意
に定まらず、いくつかのバリエーションが考えられる。
また、特表平１１−５１１９２６号公報（米国特許５９
０５７６９号公報）には、これらの機能を実現する回路
の一例が開示されている。
するためのアルゴリズムや回路構成を概略的に推測する
ことはできるが、詳細なアルゴリズムや回路構成は一意
に定まらず、いくつかのバリエーションが考えられる。
また、特表平１１−５１１９２６号公報（米国特許５９
０５７６９号公報）には、これらの機能を実現する回路
の一例が開示されている。
【０００５】本発明の目的は、Ｔ.Ｍ.Ｄ.Ｓ.リンク等に
おけるレシーバにおいて、回路規模を低減することがで
きる新規なアルゴリズムを使用したスキュー調整回路及
びスキュー調整方法を提供することにある。
おけるレシーバにおいて、回路規模を低減することがで
きる新規なアルゴリズムを使用したスキュー調整回路及
びスキュー調整方法を提供することにある。
【０００６】また本発明の他の目的は、そのようなレシ
ーバにおいて、受信データにおけるキャラクタの境界を
検出して所定ビット数のデータ単位を復元したり、デー
タチャンネル間のスキューを検出してデータの位相合わ
せをすることができるデータ同期回路及びデータ同期方
法を提供することにある。
ーバにおいて、受信データにおけるキャラクタの境界を
検出して所定ビット数のデータ単位を復元したり、デー
タチャンネル間のスキューを検出してデータの位相合わ
せをすることができるデータ同期回路及びデータ同期方
法を提供することにある。
【０００７】
【課題を解決するための手段】以上の課題を解決するた
め、本発明は、シリアルデータをオーバーサンプリング
することで得られたオーバーサンプルデータを受け、オ
ーバーサンプルデータの比較処理を行い、比較結果に基
づいてシリアルデータの遷移点を推定し、オーバーサン
プリングポイントの中からシリアルデータのサンプリン
グポイントを選択するための選択信号を出力するサンプ
リングポイント選択部と、オーバーサンプルデータと前
記選択信号とを受け、前記選択信号により選択されるサ
ンプリングポイントでのオーバーサンプルデータを、シ
リアルデータのサンプルデータとして出力するデータリ
カバリ部とを含み、前記サンプリングポイント選択部
が、シリアルデータのＪビット区間単位でオーバーサン
プルデータの比較処理を行い、第１〜第ＮのＪビット区
間での比較処理によりそれぞれ得られた第１〜第Ｎの遷
移点検出信号を保持し、保持された第１〜第Ｎの遷移点
検出信号のうち少なくとも２区間分の遷移点検出信号が
同一結果を示した場合に、同一結果を示した遷移点検出
信号に基づいてシリアルデータの遷移点を推定すること
を特徴とする。
め、本発明は、シリアルデータをオーバーサンプリング
することで得られたオーバーサンプルデータを受け、オ
ーバーサンプルデータの比較処理を行い、比較結果に基
づいてシリアルデータの遷移点を推定し、オーバーサン
プリングポイントの中からシリアルデータのサンプリン
グポイントを選択するための選択信号を出力するサンプ
リングポイント選択部と、オーバーサンプルデータと前
記選択信号とを受け、前記選択信号により選択されるサ
ンプリングポイントでのオーバーサンプルデータを、シ
リアルデータのサンプルデータとして出力するデータリ
カバリ部とを含み、前記サンプリングポイント選択部
が、シリアルデータのＪビット区間単位でオーバーサン
プルデータの比較処理を行い、第１〜第ＮのＪビット区
間での比較処理によりそれぞれ得られた第１〜第Ｎの遷
移点検出信号を保持し、保持された第１〜第Ｎの遷移点
検出信号のうち少なくとも２区間分の遷移点検出信号が
同一結果を示した場合に、同一結果を示した遷移点検出
信号に基づいてシリアルデータの遷移点を推定すること
を特徴とする。
【０００８】本発明によれば、第１〜第Ｎの遷移点検出
信号のうち少なくとも２区間分の遷移点検出信号が同一
結果を示した場合に、その遷移点検出信号に基づいてシ
リアルデータの遷移点が推定される。従って、ブランキ
ング期間に転送される所定数のビットのシリアルデータ
が有する特性を有効利用して、スキュー調整を行うこと
ができ、スキューを調整するためのアルゴリズムや回路
を簡素化できる。
信号のうち少なくとも２区間分の遷移点検出信号が同一
結果を示した場合に、その遷移点検出信号に基づいてシ
リアルデータの遷移点が推定される。従って、ブランキ
ング期間に転送される所定数のビットのシリアルデータ
が有する特性を有効利用して、スキュー調整を行うこと
ができ、スキューを調整するためのアルゴリズムや回路
を簡素化できる。
【０００９】ここで、本発明では、ブランキング期間に
転送される同期キャラクタのみに基づいてスキュー調整
を行うようにしてもよい。
転送される同期キャラクタのみに基づいてスキュー調整
を行うようにしてもよい。
【００１０】また、前記シリアルデータは、ピクセルデ
ータが転送される期間では、その遷移が最小化されるデ
ータであり、同期キャラクタが転送されるブランキング
期間では、前記第１〜第ＮのＪビット区間のうちの少な
くとも２箇所のＪビット区間において全遷移パターンが
現れるデータであってもよい。
ータが転送される期間では、その遷移が最小化されるデ
ータであり、同期キャラクタが転送されるブランキング
期間では、前記第１〜第ＮのＪビット区間のうちの少な
くとも２箇所のＪビット区間において全遷移パターンが
現れるデータであってもよい。
【００１１】また、前記サンプリングポイント選択部
が、オーバーサンプルデータを保持するデータ保持部
と、シリアルデータのＪビット区間単位でオーバーサン
プルデータの比較処理を行い、遷移点検出信号を出力す
る遷移点検出部と、シリアルデータの第１〜第ＮのＪビ
ット区間での比較処理により得られた第１〜第Ｎの遷移
点検出信号を保持し、保持された第１〜第Ｎの遷移点検
出信号のうち、少なくとも２区間分の遷移点検出信号が
同一結果を示した場合に、同一結果を示した遷移点検出
信号に基づいてシリアルデータの遷移点を推定し、サン
プリングポイントの位相の選択信号を出力する遷移点推
定部と、複数のサンプリングポイントに対応した複数の
ステートを有し、前記位相選択信号に基づいてステート
を遷移させ、現在のステートに対応するサンプリングポ
イントの選択信号を出力するステートマシンとを含んで
もよい。
が、オーバーサンプルデータを保持するデータ保持部
と、シリアルデータのＪビット区間単位でオーバーサン
プルデータの比較処理を行い、遷移点検出信号を出力す
る遷移点検出部と、シリアルデータの第１〜第ＮのＪビ
ット区間での比較処理により得られた第１〜第Ｎの遷移
点検出信号を保持し、保持された第１〜第Ｎの遷移点検
出信号のうち、少なくとも２区間分の遷移点検出信号が
同一結果を示した場合に、同一結果を示した遷移点検出
信号に基づいてシリアルデータの遷移点を推定し、サン
プリングポイントの位相の選択信号を出力する遷移点推
定部と、複数のサンプリングポイントに対応した複数の
ステートを有し、前記位相選択信号に基づいてステート
を遷移させ、現在のステートに対応するサンプリングポ
イントの選択信号を出力するステートマシンとを含んで
もよい。
【００１２】また、前記ステートマシンが、少なくとも
４つのステートを有するようにしてもよい。
４つのステートを有するようにしてもよい。
【００１３】また本発明は、シリアルデータをオーバー
サンプリングすることで得られたオーバーサンプルデー
タを受け、オーバーサンプルデータの比較処理を行い、
比較結果に基づいてシリアルデータの遷移点を推定し、
オーバーサンプリングポイントの中からシリアルデータ
のサンプリングポイントを選択するための選択信号を出
力するサンプリングポイント選択部と、オーバーサンプ
ルデータと前記選択信号とを受け、前記選択信号により
選択されるサンプリングポイントでのオーバーサンプル
データを、シリアルデータのサンプルデータとして出力
するデータリカバリ部とを含み、ブランキング期間に転
送される所定数のビットのシリアルデータの中に、Ｊビ
ット区間の全遷移パターンが少なくとも２つ検出された
ことを条件に、スキュー調整を行うことを特徴とする。
サンプリングすることで得られたオーバーサンプルデー
タを受け、オーバーサンプルデータの比較処理を行い、
比較結果に基づいてシリアルデータの遷移点を推定し、
オーバーサンプリングポイントの中からシリアルデータ
のサンプリングポイントを選択するための選択信号を出
力するサンプリングポイント選択部と、オーバーサンプ
ルデータと前記選択信号とを受け、前記選択信号により
選択されるサンプリングポイントでのオーバーサンプル
データを、シリアルデータのサンプルデータとして出力
するデータリカバリ部とを含み、ブランキング期間に転
送される所定数のビットのシリアルデータの中に、Ｊビ
ット区間の全遷移パターンが少なくとも２つ検出された
ことを条件に、スキュー調整を行うことを特徴とする。
【００１４】本発明によれば、ブランキング期間に転送
される所定数のビットのシリアルデータが有する特性を
有効利用して、スキュー調整を行うことができ、スキュ
ーを調整するためのアルゴリズムや回路を簡素化でき
る。
される所定数のビットのシリアルデータが有する特性を
有効利用して、スキュー調整を行うことができ、スキュ
ーを調整するためのアルゴリズムや回路を簡素化でき
る。
【００１５】また本発明は、シリアルデータをオーバー
サンプリングすることで得られたオーバーサンプルデー
タを受け、オーバーサンプルデータの比較処理を行い、
比較結果に基づいてシリアルデータの遷移点を推定し、
オーバーサンプリングポイントの中からシリアルデータ
のサンプリングポイントを選択するための選択信号を出
力するサンプリングポイント選択部と、オーバーサンプ
ルデータと前記選択信号とを受け、前記選択信号により
選択されるサンプリングポイントでのオーバーサンプル
データを、シリアルデータのサンプルデータとして出力
するデータリカバリ部とを含み、前記サンプリングポイ
ント選択部が、１サンプルおきの所定数の組のオーバー
サンプルデータの比較処理を行い、比較結果に基づいて
シリアルデータの遷移点を推定することを特徴とする。
サンプリングすることで得られたオーバーサンプルデー
タを受け、オーバーサンプルデータの比較処理を行い、
比較結果に基づいてシリアルデータの遷移点を推定し、
オーバーサンプリングポイントの中からシリアルデータ
のサンプリングポイントを選択するための選択信号を出
力するサンプリングポイント選択部と、オーバーサンプ
ルデータと前記選択信号とを受け、前記選択信号により
選択されるサンプリングポイントでのオーバーサンプル
データを、シリアルデータのサンプルデータとして出力
するデータリカバリ部とを含み、前記サンプリングポイ
ント選択部が、１サンプルおきの所定数の組のオーバー
サンプルデータの比較処理を行い、比較結果に基づいて
シリアルデータの遷移点を推定することを特徴とする。
【００１６】本発明によれば、１サンプルおきの所定数
の組のオーバーサンプルデータを比較するので、隣接す
るサンプリングポイントにおけるオーバーサンプルデー
タを比較するよりもデータの遷移点を推測し易い。ま
た、同期キャラクタの特徴を利用すれば、データとクロ
ック信号との間のスキューを調整するためのアルゴリズ
ムや回路を簡素化することもできる。
の組のオーバーサンプルデータを比較するので、隣接す
るサンプリングポイントにおけるオーバーサンプルデー
タを比較するよりもデータの遷移点を推測し易い。ま
た、同期キャラクタの特徴を利用すれば、データとクロ
ック信号との間のスキューを調整するためのアルゴリズ
ムや回路を簡素化することもできる。
【００１７】ここで、本発明では、前記サンプリングポ
イント選択部が、１サンプルおきの所定数の組のオーバ
ーサンプルデータの排他的論理和を求める所定数のエク
スクルーシブＯＲゲートを含んでもよい。
イント選択部が、１サンプルおきの所定数の組のオーバ
ーサンプルデータの排他的論理和を求める所定数のエク
スクルーシブＯＲゲートを含んでもよい。
【００１８】また本発明は、データのキャラクタ境界を
検出し、キャラクタ境界で区切られたビット列を抽出し
て出力するデータ同期回路であって、シリアルデータに
基づいて得られたパラレルデータを保持し、保持された
パラレルデータの中から、１ビットずつシフトしながら
抽出されたＩビットの第１〜第Ｍのビット列を出力する
ビット列出力部と、第１〜第Ｍのビット列が、ブランキ
ング期間に転送される同期キャラクタに１回又は複数回
連続して一致したか否かを検出し、一致したビット列に
対応する検出信号がアクティブになる第１〜第Ｍの検出
信号を出力する第１〜第Ｍの検出部と、第１〜第Ｍの検
出信号のいずれかがアクティブの場合には、第１〜第Ｍ
の検出信号を第１〜第Ｍの選択信号として格納し、第１
〜第Ｍの検出信号のいずれもがアクティブでない場合に
は、既に格納されている第１〜第Ｍの選択信号をそのま
ま保持する選択信号格納部と、第１〜第Ｍのビット列と
第１〜第Ｍの選択信号とを受け、第１〜第Ｍのビット列
の中から、対応する選択信号がアクティブになっている
ビット列を選択して出力するビット列選択部とを含むこ
とを特徴とする。
検出し、キャラクタ境界で区切られたビット列を抽出し
て出力するデータ同期回路であって、シリアルデータに
基づいて得られたパラレルデータを保持し、保持された
パラレルデータの中から、１ビットずつシフトしながら
抽出されたＩビットの第１〜第Ｍのビット列を出力する
ビット列出力部と、第１〜第Ｍのビット列が、ブランキ
ング期間に転送される同期キャラクタに１回又は複数回
連続して一致したか否かを検出し、一致したビット列に
対応する検出信号がアクティブになる第１〜第Ｍの検出
信号を出力する第１〜第Ｍの検出部と、第１〜第Ｍの検
出信号のいずれかがアクティブの場合には、第１〜第Ｍ
の検出信号を第１〜第Ｍの選択信号として格納し、第１
〜第Ｍの検出信号のいずれもがアクティブでない場合に
は、既に格納されている第１〜第Ｍの選択信号をそのま
ま保持する選択信号格納部と、第１〜第Ｍのビット列と
第１〜第Ｍの選択信号とを受け、第１〜第Ｍのビット列
の中から、対応する選択信号がアクティブになっている
ビット列を選択して出力するビット列選択部とを含むこ
とを特徴とする。
【００１９】本発明によれば、１ビットずつシフトされ
た第１〜第Ｍのビット列のうちの１つを選択することに
より、キャラクタ境界で区切られたビット列（所定数の
ビットのデータ単位）を順次取り出すことができる。従
って、バレルシフタを用いなくてもセレクタ等を用いる
ことによりデータ同期回路を構成することができる。
た第１〜第Ｍのビット列のうちの１つを選択することに
より、キャラクタ境界で区切られたビット列（所定数の
ビットのデータ単位）を順次取り出すことができる。従
って、バレルシフタを用いなくてもセレクタ等を用いる
ことによりデータ同期回路を構成することができる。
【００２０】ここで、本発明では、前記第１〜第Ｍの検
出部が、第１〜第Ｍのビット列が前記同期キャラクタと
一致するか否かを、ディレイフリップフロップとエクス
クルーシブＯＲゲートとエクスクルーシブＮＯＲゲート
とを用いて検出してもよい。
出部が、第１〜第Ｍのビット列が前記同期キャラクタと
一致するか否かを、ディレイフリップフロップとエクス
クルーシブＯＲゲートとエクスクルーシブＮＯＲゲート
とを用いて検出してもよい。
【００２１】また本発明は、第１〜第Ｌのシリアルデー
タが転送される第１〜第Ｌのチャンネル間の同期をとる
データ同期回路であって、ピクセルデータの転送期間に
おいてアクティブになり、同期キャラクタを転送するブ
ランキング期間において非アクティブになる第１〜第Ｌ
のデータイネーブル信号を保持する保持部と、第１のタ
イミングで保持された第１〜第Ｌのデータイネーブル信
号のうちのいずれかが非アクティブであり、且つ、第１
のタイミングに続く第２のタイミングで保持された第１
〜第Ｌのデータイネーブル信号の全てがアクティブであ
る場合に、第１のタイミングで保持された第１〜第Ｌの
データイネーブル信号を第１〜第Ｌの選択信号として出
力する選択信号生成部と、第１〜第Ｌのチャンネルのデ
ータのうち、第１〜第Ｌの選択信号がアクティブになっ
たチャンネルのデータを遅延させるデータ遅延部とを含
むことを特徴とする。
タが転送される第１〜第Ｌのチャンネル間の同期をとる
データ同期回路であって、ピクセルデータの転送期間に
おいてアクティブになり、同期キャラクタを転送するブ
ランキング期間において非アクティブになる第１〜第Ｌ
のデータイネーブル信号を保持する保持部と、第１のタ
イミングで保持された第１〜第Ｌのデータイネーブル信
号のうちのいずれかが非アクティブであり、且つ、第１
のタイミングに続く第２のタイミングで保持された第１
〜第Ｌのデータイネーブル信号の全てがアクティブであ
る場合に、第１のタイミングで保持された第１〜第Ｌの
データイネーブル信号を第１〜第Ｌの選択信号として出
力する選択信号生成部と、第１〜第Ｌのチャンネルのデ
ータのうち、第１〜第Ｌの選択信号がアクティブになっ
たチャンネルのデータを遅延させるデータ遅延部とを含
むことを特徴とする。
【００２２】本発明によれば、第１のタイミングで保持
された第１〜第Ｌのデータイネーブル信号と第２のタイ
ミングで保持された第１〜第Ｌのデータイネーブル信号
との間でパターンマッチングを行うことにより、第１〜
第Ｌのチャンネル間のスキューを検出している。従っ
て、チャンネル間のスキューを調整するためのアルゴリ
ズムや回路を簡素化できる。
された第１〜第Ｌのデータイネーブル信号と第２のタイ
ミングで保持された第１〜第Ｌのデータイネーブル信号
との間でパターンマッチングを行うことにより、第１〜
第Ｌのチャンネル間のスキューを検出している。従っ
て、チャンネル間のスキューを調整するためのアルゴリ
ズムや回路を簡素化できる。
【００２３】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施の形態について説明する。
実施の形態について説明する。
【００２４】なお、以下に説明する本実施形態は、特許
請求の範囲に記載された本発明の内容を不当に限定する
ものではない。また本実施形態で説明される構成の全て
が本発明の解決手段として必須であるとは限らない。
請求の範囲に記載された本発明の内容を不当に限定する
ものではない。また本実施形態で説明される構成の全て
が本発明の解決手段として必須であるとは限らない。
【００２５】１．Ｔ.Ｍ.Ｄ.Ｓ.リンク
まずＤＶＩ規格におけるＴ.Ｍ.Ｄ.Ｓ.リンクについて図
１、図２を用いて説明する。
１、図２を用いて説明する。
【００２６】図１に示すように、Ｔ.Ｍ.Ｄ.Ｓ.のトラン
スミッタ５０には、ピクセルデータ（ＢＬＵ［７：
０］、ＧＲＮ［７：０］、ＲＥＤ［７：０］）や、コン
トロール信号（ＨＳＹＮＣ、ＶＳＹＮＣ、ＣＴＬ０、Ｃ
ＴＬ１、ＣＴＬ２、ＣＴＬ３、ＤＥ）や、基準クロック
信号ＣＬＫが、前段のグラフィックコントローラから供
給される。この場合、図２に示すように、データイネー
ブル信号ＤＥがアクティブ（ハイレベル）になるデータ
転送期間においてはピクセルデータが供給される。ま
た、ＤＥが非アクティブ（ローレベル）になるブランキ
ング期間においてはコントロール信号が供給される。
スミッタ５０には、ピクセルデータ（ＢＬＵ［７：
０］、ＧＲＮ［７：０］、ＲＥＤ［７：０］）や、コン
トロール信号（ＨＳＹＮＣ、ＶＳＹＮＣ、ＣＴＬ０、Ｃ
ＴＬ１、ＣＴＬ２、ＣＴＬ３、ＤＥ）や、基準クロック
信号ＣＬＫが、前段のグラフィックコントローラから供
給される。この場合、図２に示すように、データイネー
ブル信号ＤＥがアクティブ（ハイレベル）になるデータ
転送期間においてはピクセルデータが供給される。ま
た、ＤＥが非アクティブ（ローレベル）になるブランキ
ング期間においてはコントロール信号が供給される。
【００２７】トランスミッタ５０が含むエンコーダ／シ
リアライザ（Encoder/Serializer）５２、５４、５６
は、グラフィックコントローラからの入力ストリームを
受け、データの符号化とパラレル／シリアル変換を行
う。
リアライザ（Encoder/Serializer）５２、５４、５６
は、グラフィックコントローラからの入力ストリームを
受け、データの符号化とパラレル／シリアル変換を行
う。
【００２８】この符号化により、図２に示すように、デ
ータ転送期間においては、符号化されたピクセルデータ
ＢＬＵ、ＧＲＮ、ＲＥＤが、Ｔ.Ｍ.Ｄ.Ｓ.リンクの差動
データのチャンネル０、１、２を介して転送される。ま
た、ブランキング期間においては、符号化されたコント
ロール信号ＨＳＹＮＣ、ＶＳＹＮＣ、ＣＴＬ０〜ＣＴＬ
３が、チャンネル０、１、２を介して転送される。な
お、デュアルリンクのＴ.Ｍ.Ｄ.Ｓ.では差動データのチ
ャンネル数は６つ（ＲＧＢが２組）になる。
ータ転送期間においては、符号化されたピクセルデータ
ＢＬＵ、ＧＲＮ、ＲＥＤが、Ｔ.Ｍ.Ｄ.Ｓ.リンクの差動
データのチャンネル０、１、２を介して転送される。ま
た、ブランキング期間においては、符号化されたコント
ロール信号ＨＳＹＮＣ、ＶＳＹＮＣ、ＣＴＬ０〜ＣＴＬ
３が、チャンネル０、１、２を介して転送される。な
お、デュアルリンクのＴ.Ｍ.Ｄ.Ｓ.では差動データのチ
ャンネル数は６つ（ＲＧＢが２組）になる。
【００２９】Ｔ.Ｍ.Ｄ.Ｓ.リンクにおいては、ピクセル
データの転送期間では、データの遷移回数を減少（最小
化）させる符号化が行われる。このようにデータの遷移
回数を減少させることにより、伝送路における電磁波の
放射を低減できる。一方、ブランキング期間では、遷移
回数を増加させた同期キャラクタＳＣ００＝００１０１
０１０１１、ＳＣ０１＝１１０１０１０１００、ＳＣ１
０＝００１０１０１０１０、ＳＣ１１＝１１０１０１０
１０１が転送される。
データの転送期間では、データの遷移回数を減少（最小
化）させる符号化が行われる。このようにデータの遷移
回数を減少させることにより、伝送路における電磁波の
放射を低減できる。一方、ブランキング期間では、遷移
回数を増加させた同期キャラクタＳＣ００＝００１０１
０１０１１、ＳＣ０１＝１１０１０１０１００、ＳＣ１
０＝００１０１０１０１０、ＳＣ１１＝１１０１０１０
１０１が転送される。
【００３０】具体的には、これらの４つの同期キャラク
タＳＣ００〜ＳＣ１１を用いて各チャンネル毎に２ビッ
トの情報が送られる。例えば、（ＶＳＹＮＣ、ＨＳＹＮ
Ｃ）＝（００）、（０１）、（１０）、（１１）という
情報を送る場合には、各々、同期キャラクタＳＣ００、
ＳＣ０１、ＳＣ１０、ＳＣ１１がチャンネル０を介して
転送される。
タＳＣ００〜ＳＣ１１を用いて各チャンネル毎に２ビッ
トの情報が送られる。例えば、（ＶＳＹＮＣ、ＨＳＹＮ
Ｃ）＝（００）、（０１）、（１０）、（１１）という
情報を送る場合には、各々、同期キャラクタＳＣ００、
ＳＣ０１、ＳＣ１０、ＳＣ１１がチャンネル０を介して
転送される。
【００３１】なおトランスミッタ５０は、各チャンネル
０、１、２におけるシリアルデータの転送と並行して、
各チャンネル０、１、２における伝送レートの１／１０
の周波数を有する基準クロック信号ＣＬＫをクロックチ
ャンネルＣを介して転送する。言い換えれば、基準クロ
ック信号ＣＬＫの１周期で、各チャンネル０、１、２毎
に１０ビットのデータが転送される。
０、１、２におけるシリアルデータの転送と並行して、
各チャンネル０、１、２における伝送レートの１／１０
の周波数を有する基準クロック信号ＣＬＫをクロックチ
ャンネルＣを介して転送する。言い換えれば、基準クロ
ック信号ＣＬＫの１周期で、各チャンネル０、１、２毎
に１０ビットのデータが転送される。
【００３２】Ｔ.Ｍ.Ｄ.Ｓ.のレシーバ６０が含むリカバ
リ／エンコーダ６２、６４、６６は、チャンネル０、
１、２により転送されるシリアルデータを受け、データ
のリカバリと復号化を行う。また、レシーバ６０が含む
チャンネル間アライメント６８は、チャンネル間のスキ
ューを検出して、チャンネル間におけるデータの位相合
わせを行う。そして、リカバーされたストリームを後段
のディスプレイコントローラに供給する。
リ／エンコーダ６２、６４、６６は、チャンネル０、
１、２により転送されるシリアルデータを受け、データ
のリカバリと復号化を行う。また、レシーバ６０が含む
チャンネル間アライメント６８は、チャンネル間のスキ
ューを検出して、チャンネル間におけるデータの位相合
わせを行う。そして、リカバーされたストリームを後段
のディスプレイコントローラに供給する。
【００３３】Ｔ.Ｍ.Ｄ.Ｓ.のレシーバ６０には、データ
・クロック間のスキューを検出及び除去して、正しいデ
ータを抽出するスキュー調整回路が必要になる。また、
１０ビット単位のキャラクタの境界を検出し、データを
キャラクタ毎に区切って後段に出力するバイト・シンク
ロナイザ（広義にはデータ同期回路）が必要になる。更
に、複数のデータチャンネル間におけるスキューを調整
するチャンネル間シンクロナイザ（広義にはデータ同期
回路）が必要になる。
・クロック間のスキューを検出及び除去して、正しいデ
ータを抽出するスキュー調整回路が必要になる。また、
１０ビット単位のキャラクタの境界を検出し、データを
キャラクタ毎に区切って後段に出力するバイト・シンク
ロナイザ（広義にはデータ同期回路）が必要になる。更
に、複数のデータチャンネル間におけるスキューを調整
するチャンネル間シンクロナイザ（広義にはデータ同期
回路）が必要になる。
【００３４】以下、レシーバ６０が含むこれらのスキュ
ー調整回路、バイト・シンクロナイザ、チャンネル間シ
ンクロナイザの具体的な構成例について説明する。
ー調整回路、バイト・シンクロナイザ、チャンネル間シ
ンクロナイザの具体的な構成例について説明する。
【００３５】２．スキュー調整回路
図３に、本実施形態のスキュー調整回路の構成例を示
す。このスキュー調整回路は、オーバーサンプリングさ
れたシリアルデータからスキューを検出及び除去して、
正しいデータを抽出する回路である。なお本実施形態の
スキュー調整回路やサンプリングポイント選択部は、図
３の全ての構成要素を含む必要はなく、その一部を省略
する構成にしてもよい。
す。このスキュー調整回路は、オーバーサンプリングさ
れたシリアルデータからスキューを検出及び除去して、
正しいデータを抽出する回路である。なお本実施形態の
スキュー調整回路やサンプリングポイント選択部は、図
３の全ての構成要素を含む必要はなく、その一部を省略
する構成にしてもよい。
【００３６】ＰＬＬ回路１００は、受信された基準クロ
ック信号に基づいて逓倍クロック信号を発生する。基準
クロック信号の周波数は、各データチャンネルにおける
伝送レートの１／１０であり、逓倍クロック信号の周波
数は、各データチャンネルにおける各データチャンネル
における伝送レートの３倍である。オーバーサンプリン
グ部２００は、この逓倍クロック信号を用いることによ
り、受信されたシリアルデータに対して３倍（広義には
Ｉ倍）のオーバーサンプリングを施し、オーバーサンプ
ルデータ（over sampled data）を出力する。
ック信号に基づいて逓倍クロック信号を発生する。基準
クロック信号の周波数は、各データチャンネルにおける
伝送レートの１／１０であり、逓倍クロック信号の周波
数は、各データチャンネルにおける各データチャンネル
における伝送レートの３倍である。オーバーサンプリン
グ部２００は、この逓倍クロック信号を用いることによ
り、受信されたシリアルデータに対して３倍（広義には
Ｉ倍）のオーバーサンプリングを施し、オーバーサンプ
ルデータ（over sampled data）を出力する。
【００３７】サンプリングポイント選択部３００（サン
プリング位相選択部、位相検出部）は、オーバサンプリ
ング部２００からオーバーサンプルデータを受け、オー
バーサンプルデータの比較処理（排他的論理和等）を行
う。そして、比較結果に基づいてシリアルデータの遷移
点を推定し、オーバーサンプリングポイントの中からシ
リアルデータのサンプリングポイントを選択するための
選択信号を出力する。
プリング位相選択部、位相検出部）は、オーバサンプリ
ング部２００からオーバーサンプルデータを受け、オー
バーサンプルデータの比較処理（排他的論理和等）を行
う。そして、比較結果に基づいてシリアルデータの遷移
点を推定し、オーバーサンプリングポイントの中からシ
リアルデータのサンプリングポイントを選択するための
選択信号を出力する。
【００３８】データリカバリ部４００（位相調整部）
は、オーバーサンプリング部２００からオーバーサンプ
ルデータを受けると共に、サンプリングポイント選択部
３００から選択信号を受ける。そして、選択信号により
選択されるサンプリングポイント（サンプリング位相）
でのオーバーサンプルデータを、シリアルデータのサン
プルデータとして出力する。この際、シリアルデータを
パラレルデータに変換して後段の回路（バイト・シンク
ロナイザ）に出力する。
は、オーバーサンプリング部２００からオーバーサンプ
ルデータを受けると共に、サンプリングポイント選択部
３００から選択信号を受ける。そして、選択信号により
選択されるサンプリングポイント（サンプリング位相）
でのオーバーサンプルデータを、シリアルデータのサン
プルデータとして出力する。この際、シリアルデータを
パラレルデータに変換して後段の回路（バイト・シンク
ロナイザ）に出力する。
【００３９】サンプリングポイント選択部３００は、オ
ーバーサンプリング部２００からのオーバーサンプルデ
ータを保持するデータ保持部３２０を含む。このデータ
保持部３２０は、シリアルデータの４ビット区間（広義
にはＪビット期間であり、Ｊは４以上の整数とすること
ができる）に亘ってオーバーサンプリングされたデータ
（サンプリング値）を取り込む。シリアルデータに対し
て３倍（Ｉ倍）のオーバーサンプリングが施されている
ことから、シリアルデータの４ビット（Ｊビット）につ
いて１２点（Ｉ×Ｊ点）のオーバーサンプルデータが取
り込まれる。データ保持部３２０は、この１２点に加え
て直前（直後でもよい）の２点（Ｈ点）を付加した１４
点のオーバーサンプルデータを保持する。このためデー
タ保持部３２０は１４ビットのフリップフロップで構成
されている。
ーバーサンプリング部２００からのオーバーサンプルデ
ータを保持するデータ保持部３２０を含む。このデータ
保持部３２０は、シリアルデータの４ビット区間（広義
にはＪビット期間であり、Ｊは４以上の整数とすること
ができる）に亘ってオーバーサンプリングされたデータ
（サンプリング値）を取り込む。シリアルデータに対し
て３倍（Ｉ倍）のオーバーサンプリングが施されている
ことから、シリアルデータの４ビット（Ｊビット）につ
いて１２点（Ｉ×Ｊ点）のオーバーサンプルデータが取
り込まれる。データ保持部３２０は、この１２点に加え
て直前（直後でもよい）の２点（Ｈ点）を付加した１４
点のオーバーサンプルデータを保持する。このためデー
タ保持部３２０は１４ビットのフリップフロップで構成
されている。
【００４０】サンプリングポイント選択部３００は遷移
点検出部３３０、遷移点推定部３４０、ステートマシン
３７０を含む。
点検出部３３０、遷移点推定部３４０、ステートマシン
３７０を含む。
【００４１】ここで遷移点検出部３３０は、データ保持
部３２０で保持されたオーバーサンプルデータ（１４ビ
ット）に基づいてシリアルデータの遷移点を検出する。
より具体的には、シリアルデータの４ビット（Ｊビッ
ト）区間単位でオーバーサンプルデータの比較処理（論
理的排他和等）を行い、比較処理により得られた遷移点
検出信号（例えば３ビット）を出力する。
部３２０で保持されたオーバーサンプルデータ（１４ビ
ット）に基づいてシリアルデータの遷移点を検出する。
より具体的には、シリアルデータの４ビット（Ｊビッ
ト）区間単位でオーバーサンプルデータの比較処理（論
理的排他和等）を行い、比較処理により得られた遷移点
検出信号（例えば３ビット）を出力する。
【００４２】２．１ 遷移点検出部
図４に、遷移点検出部３３０の構成例を示す。なお図４
のＢ３’、Ｃ３’は、図３においてデータ保持部３２０
の出力から入力に帰還される２ビット（前段の最終の２
ビット）に相当する。一方、Ａ０、Ｂ０、Ｃ０・・・Ａ
３、Ｂ３、Ｃ３は、データ保持部３２０に入力される１
２ビットに相当する。
のＢ３’、Ｃ３’は、図３においてデータ保持部３２０
の出力から入力に帰還される２ビット（前段の最終の２
ビット）に相当する。一方、Ａ０、Ｂ０、Ｃ０・・・Ａ
３、Ｂ３、Ｃ３は、データ保持部３２０に入力される１
２ビットに相当する。
【００４３】図４の遷移点検出部３３０は、シリアルデ
ータにおけるオーバーサンプルデータＳＤ０〜ＳＤ１３
を１サンプルおきに入力して排他的論理和を求めるエク
スクルーシブＯＲゲート（以下においては、「ＥＸＯＲ
ゲート」ともいう）３０１〜３１２を含む。また、これ
らのＥＸＯＲゲート３０１〜３１２の出力に基づいて遷
移点検出信号ＤＥＴβγ、ＤＥＴγα、ＤＥＴαβを生
成する検出信号生成部（全遷移パターン検出部）３３
２、３３４、３３６を含む。
ータにおけるオーバーサンプルデータＳＤ０〜ＳＤ１３
を１サンプルおきに入力して排他的論理和を求めるエク
スクルーシブＯＲゲート（以下においては、「ＥＸＯＲ
ゲート」ともいう）３０１〜３１２を含む。また、これ
らのＥＸＯＲゲート３０１〜３１２の出力に基づいて遷
移点検出信号ＤＥＴβγ、ＤＥＴγα、ＤＥＴαβを生
成する検出信号生成部（全遷移パターン検出部）３３
２、３３４、３３６を含む。
【００４４】より具外的には、検出信号生成部３３２
は、間隙β＋γにデータ遷移点が存在するか否かを検出
するＥＸＯＲ３０１、３０４、３０７、３１０の出力Ｇ
βγ０〜Ｇβγ３を受け、遷移点検出信号ＤＥＴβγを
出力する。検出信号生成部３３４は、間隙γ＋αにシリ
アルデータの遷移点が存在するか否かを検出するＥＸＯ
Ｒ３０２、３０５、３０８、３１１の出力Ｇγα０〜Ｇ
γα３を受け、遷移点検出信号ＤＥＴγαを出力する。
検出信号生成部３３６は、間隙α＋βにシリアルデータ
の遷移点が存在するか否かを検出するＥＸＯＲ３０３、
３０６、３０９、３１２の出力Ｇαβ０〜Ｇαβ３を受
け、遷移点検出信号ＤＥＴαβを出力する。
は、間隙β＋γにデータ遷移点が存在するか否かを検出
するＥＸＯＲ３０１、３０４、３０７、３１０の出力Ｇ
βγ０〜Ｇβγ３を受け、遷移点検出信号ＤＥＴβγを
出力する。検出信号生成部３３４は、間隙γ＋αにシリ
アルデータの遷移点が存在するか否かを検出するＥＸＯ
Ｒ３０２、３０５、３０８、３１１の出力Ｇγα０〜Ｇ
γα３を受け、遷移点検出信号ＤＥＴγαを出力する。
検出信号生成部３３６は、間隙α＋βにシリアルデータ
の遷移点が存在するか否かを検出するＥＸＯＲ３０３、
３０６、３０９、３１２の出力Ｇαβ０〜Ｇαβ３を受
け、遷移点検出信号ＤＥＴαβを出力する。
【００４５】遷移点検出部３３０の動作について、図
５、図６を参照しながら説明する。
５、図６を参照しながら説明する。
【００４６】図５は、３種類のサンプリング位相Ａ、
Ｂ、Ｃのうちのサンプリング位相Ｃが、隣接する２つの
データ遷移点のほぼ中央に位置する状態を示している。
Ｂ、Ｃのうちのサンプリング位相Ｃが、隣接する２つの
データ遷移点のほぼ中央に位置する状態を示している。
【００４７】このような状態では、間隙β＋γの両端の
サンプリング位相ＢとＡにおけるオーバーサンプルデー
タの排他的論理和を求めるＥＸＯＲゲート３０１、３０
４、３０７、３１０の出力Ｇβγ０〜Ｇβγ３は「０」
になる。
サンプリング位相ＢとＡにおけるオーバーサンプルデー
タの排他的論理和を求めるＥＸＯＲゲート３０１、３０
４、３０７、３１０の出力Ｇβγ０〜Ｇβγ３は「０」
になる。
【００４８】また、間隙γ＋αの両端のサンプリング位
相ＣとＢにおけるオーバーサンプルデータの排他的論理
和を求めるＥＸＯＲゲート３０２、３０５、３０８、３
１１の出力Ｇγα０〜Ｇγα３は「１」になる。
相ＣとＢにおけるオーバーサンプルデータの排他的論理
和を求めるＥＸＯＲゲート３０２、３０５、３０８、３
１１の出力Ｇγα０〜Ｇγα３は「１」になる。
【００４９】また、間隙α＋βの両端のサンプリング位
相ＡとＣにおけるオーバーサンプルデータの排他的論理
和を求めるＥＸＯＲゲート３０３、３０６、３０９、３
１２の出力Ｇαβ０〜Ｇαβ３は「１」になる。
相ＡとＣにおけるオーバーサンプルデータの排他的論理
和を求めるＥＸＯＲゲート３０３、３０６、３０９、３
１２の出力Ｇαβ０〜Ｇαβ３は「１」になる。
【００５０】これらのＥＸＯＲゲートの出力に基づい
て、データ遷移点が間隙αに存在することが分かる。こ
のことから、シリアルデータを検出するために選択すべ
き適切なサンプリング位相はＣであることが判明する。
て、データ遷移点が間隙αに存在することが分かる。こ
のことから、シリアルデータを検出するために選択すべ
き適切なサンプリング位相はＣであることが判明する。
【００５１】図６は、３種類のサンプリング位相Ａ、
Ｂ、Ｃのうちのサンプリング位相Ｂが、データ遷移点の
近傍に位置する状態を示している。
Ｂ、Ｃのうちのサンプリング位相Ｂが、データ遷移点の
近傍に位置する状態を示している。
【００５２】このような状態では、間隙β＋γの両端の
サンプリング位相ＢとＡにおけるオーバーサンプルデー
タの排他的論理和を求めるＥＸＯＲゲート３０１、３０
４、３０７、３１０の出力Ｇβγ０〜Ｇβγ３と、間隙
γ＋αの両端のサンプリング位相ＣとＢにおけるオーバ
ーサンプルデータの排他的論理和を求めるＥＸＯＲゲー
ト３０２、３０５、３０８、３１１の出力Ｇγα０〜Ｇ
γα３の値は、１か０かのどちらかであり、どちらが出
力されるかは定まらない。（このように値が定まらない
出力を「Ｘ」と呼ぶ）。
サンプリング位相ＢとＡにおけるオーバーサンプルデー
タの排他的論理和を求めるＥＸＯＲゲート３０１、３０
４、３０７、３１０の出力Ｇβγ０〜Ｇβγ３と、間隙
γ＋αの両端のサンプリング位相ＣとＢにおけるオーバ
ーサンプルデータの排他的論理和を求めるＥＸＯＲゲー
ト３０２、３０５、３０８、３１１の出力Ｇγα０〜Ｇ
γα３の値は、１か０かのどちらかであり、どちらが出
力されるかは定まらない。（このように値が定まらない
出力を「Ｘ」と呼ぶ）。
【００５３】また、間隙α＋βの両端のサンプリング位
相ＡとＣにおけるオーバーサンプルデータの排他的論理
和を求めるＥＸＯＲゲート３０３、３０６、３０９、３
１２の出力Ｇαβ０〜Ｇαβ３は「１」になる。
相ＡとＣにおけるオーバーサンプルデータの排他的論理
和を求めるＥＸＯＲゲート３０３、３０６、３０９、３
１２の出力Ｇαβ０〜Ｇαβ３は「１」になる。
【００５４】図６の状態では、データの内容によって
は、出力Ｇβγ（Ｇβγ０〜Ｇβγ３）と出力Ｇγα
（Ｇγα０〜Ｇγα３）の両方が「０」になることも考
えられる。しかしながら、出力Ｇαβ（Ｇαβ０〜Ｇα
β３）が「１」となっていれば、シリアルデータの遷移
点が間隙α又はβに存在することが分かる。このことか
ら、シリアルデータを検出するために選択すべき適切な
サンプリング位相はＣ又はＡであることが判明する。以
上のことを、全ての起こり得る場合についてまとめたの
が、図７に示す関係である。
は、出力Ｇβγ（Ｇβγ０〜Ｇβγ３）と出力Ｇγα
（Ｇγα０〜Ｇγα３）の両方が「０」になることも考
えられる。しかしながら、出力Ｇαβ（Ｇαβ０〜Ｇα
β３）が「１」となっていれば、シリアルデータの遷移
点が間隙α又はβに存在することが分かる。このことか
ら、シリアルデータを検出するために選択すべき適切な
サンプリング位相はＣ又はＡであることが判明する。以
上のことを、全ての起こり得る場合についてまとめたの
が、図７に示す関係である。
【００５５】さて、データ遷移点を判断するのに、少な
いサンプルに基づいて判断するのは危険である。従っ
て、遷移点検出結果が所定のデータ長に渡って一致した
場合に、初めてスキュー調整を行うことが望ましい。こ
のようなフィルタ動作を行うために、本実施形態におい
ては、映像信号のブランキング期間に転送される同期キ
ャラクタを利用する。ピクセルデータにおいては遷移回
数が低減されているのに対し、同期キャラクタにおいて
は、遷移回数が多くなるように設定されている。このよ
うな同期キャラクタを用いることにより、アルゴリズム
を簡略化し、回路のゲート数が大きくならないようにす
ることができる。また、同期キャラクタにおいては、信
号の立ち上がりと立ち下がりがほぼ同数現れるので、両
者の公平な測定に基づいて遷移点を検出することができ
る。
いサンプルに基づいて判断するのは危険である。従っ
て、遷移点検出結果が所定のデータ長に渡って一致した
場合に、初めてスキュー調整を行うことが望ましい。こ
のようなフィルタ動作を行うために、本実施形態におい
ては、映像信号のブランキング期間に転送される同期キ
ャラクタを利用する。ピクセルデータにおいては遷移回
数が低減されているのに対し、同期キャラクタにおいて
は、遷移回数が多くなるように設定されている。このよ
うな同期キャラクタを用いることにより、アルゴリズム
を簡略化し、回路のゲート数が大きくならないようにす
ることができる。また、同期キャラクタにおいては、信
号の立ち上がりと立ち下がりがほぼ同数現れるので、両
者の公平な測定に基づいて遷移点を検出することができ
る。
【００５６】具体的には図２で既に説明したように、ブ
ランキング期間においては同期キャラクタＳＣ００＝０
０１０１０１０１１、ＳＣ０１＝１１０１０１０１０
０」、ＳＣ１０＝００１０１０１０１０、ＳＣ１１＝１
１０１０１０１０１のいずれかが転送される。例えば
（ＶＳＹＮＣ、ＨＳＹＮＣ）＝（０、１）という情報を
送る場合にはＳＣ０１が転送される。また、（ＶＳＹＮ
Ｃ、ＨＳＹＮＣ）＝（１、０）という情報を送る場合に
はＳＣ１０が転送される。
ランキング期間においては同期キャラクタＳＣ００＝０
０１０１０１０１１、ＳＣ０１＝１１０１０１０１０
０」、ＳＣ１０＝００１０１０１０１０、ＳＣ１１＝１
１０１０１０１０１のいずれかが転送される。例えば
（ＶＳＹＮＣ、ＨＳＹＮＣ）＝（０、１）という情報を
送る場合にはＳＣ０１が転送される。また、（ＶＳＹＮ
Ｃ、ＨＳＹＮＣ）＝（１、０）という情報を送る場合に
はＳＣ１０が転送される。
【００５７】そして本願発明者は、ブランキング期間中
に転送される連続した２０ビット（所定数のビット。Ｊ
×Ｎビット）には、以下のような特性があることを見い
出した。即ち、同期キャラクタのどのビットから始まる
２０ビットであっても、その２０ビットの中には、４ビ
ット区間の全遷移パターン「０１０１」又は「１０１
０」（より正確には「０１０１０」又は「１０１０
１」）が必ず２箇所以上に存在するという特性を見い出
した。
に転送される連続した２０ビット（所定数のビット。Ｊ
×Ｎビット）には、以下のような特性があることを見い
出した。即ち、同期キャラクタのどのビットから始まる
２０ビットであっても、その２０ビットの中には、４ビ
ット区間の全遷移パターン「０１０１」又は「１０１
０」（より正確には「０１０１０」又は「１０１０
１」）が必ず２箇所以上に存在するという特性を見い出
した。
【００５８】この様子を、図８、図９に示す。図８は、
同期キャラクタＳＣ０１＝１１０１０１０１００により
構成される１０通りの２０ビットを示す図である。また
図９は、同期キャラクタＳＣ１１＝１１０１０１０１０
１により構成される１０通りの２０ビットを示す図であ
る。他の２つの同期キャラクタＳＣ００、ＳＣ１０によ
り構成される２０ビットについては、図８、図９の各ビ
ットを反転させて考えればよい。
同期キャラクタＳＣ０１＝１１０１０１０１００により
構成される１０通りの２０ビットを示す図である。また
図９は、同期キャラクタＳＣ１１＝１１０１０１０１０
１により構成される１０通りの２０ビットを示す図であ
る。他の２つの同期キャラクタＳＣ００、ＳＣ１０によ
り構成される２０ビットについては、図８、図９の各ビ
ットを反転させて考えればよい。
【００５９】例えば図８の（１）は、その１ビット目か
ら同期キャラクタＳＣ０１が始まる２０ビットである。
この場合には、Ｅ１、Ｅ２に示すように４ビット区間の
全遷移パターン「０１０１」が２０ビットの中に２箇所
存在している。
ら同期キャラクタＳＣ０１が始まる２０ビットである。
この場合には、Ｅ１、Ｅ２に示すように４ビット区間の
全遷移パターン「０１０１」が２０ビットの中に２箇所
存在している。
【００６０】また図８の（２）は、その２ビット目から
同期キャラクタＳＣ０１が始まる２０ビットである。こ
の場合にも、Ｅ３、Ｅ４に示すように４ビット区間の全
遷移パターン「１０１０」が、２０ビットの中に２箇所
存在している。
同期キャラクタＳＣ０１が始まる２０ビットである。こ
の場合にも、Ｅ３、Ｅ４に示すように４ビット区間の全
遷移パターン「１０１０」が、２０ビットの中に２箇所
存在している。
【００６１】同様に、図８の（３）〜（１０）や図９
（１）〜（１０）の場合にも、その２０ビットの中に４
ビット区間の全遷移パターンが必ず２箇所以上存在して
いる。
（１）〜（１０）の場合にも、その２０ビットの中に４
ビット区間の全遷移パターンが必ず２箇所以上存在して
いる。
【００６２】そこで本実施形態では、まず、図４の検出
信号生成部３３２、３３４、３３６が、４ビット（Ｊビ
ット）区間の全遷移パターン（ビットＩとビットＩ＋１
の論理値が異なる値になる交番パターン）を検出してい
る。即ち、シリアルデータの４ビット区間において、そ
の４ビットが全遷移パターンである場合には、４箇所に
おいて同一の遷移点が検出されるはずである。本実施形
態におけるＡＮＤ方式（第１の方式）の検出信号生成部
３３２、３３４、３３６は、シリアルデータの４（Ｊ）
ビット区間の４（Ｊ）箇所において同一の遷移点が検出
された場合に、適切な遷移点が検出されたと判断する。
そして検出信号生成部は遷移点検出信号ＤＥＴβγ、Ｄ
ＥＴγα、ＤＥＴαβを「１」（アクティブ）にする。
信号生成部３３２、３３４、３３６が、４ビット（Ｊビ
ット）区間の全遷移パターン（ビットＩとビットＩ＋１
の論理値が異なる値になる交番パターン）を検出してい
る。即ち、シリアルデータの４ビット区間において、そ
の４ビットが全遷移パターンである場合には、４箇所に
おいて同一の遷移点が検出されるはずである。本実施形
態におけるＡＮＤ方式（第１の方式）の検出信号生成部
３３２、３３４、３３６は、シリアルデータの４（Ｊ）
ビット区間の４（Ｊ）箇所において同一の遷移点が検出
された場合に、適切な遷移点が検出されたと判断する。
そして検出信号生成部は遷移点検出信号ＤＥＴβγ、Ｄ
ＥＴγα、ＤＥＴαβを「１」（アクティブ）にする。
【００６３】図１０（Ａ）にＡＮＤ方式の検出信号生成
部の構成例を示す。この検出信号生成部は、入力Ｉ０〜
Ｉ３の全てが「１」（アクティブ）の時に出力Ｑが
「１」になり、それに以外の時にはＱは「０」（非アク
ティブ）になる。
部の構成例を示す。この検出信号生成部は、入力Ｉ０〜
Ｉ３の全てが「１」（アクティブ）の時に出力Ｑが
「１」になり、それに以外の時にはＱは「０」（非アク
ティブ）になる。
【００６４】例えば、ＡＮＤ方式の場合、図４の検出信
号生成部３３２は、Ｇβγ０〜Ｇβγ３の全てが「１」
の時に、ＤＥＴβγ＝１を出力する。同様に、検出信号
生成部３３４はＧγα０〜Ｇγα３の全てが「１」の時
にＤＥＴγα＝１を出力する。また、検出信号生成部３
３６はＧαβ０〜Ｇαβ３の全てが「１」の時にＤＥＴ
αβ＝１を出力する。
号生成部３３２は、Ｇβγ０〜Ｇβγ３の全てが「１」
の時に、ＤＥＴβγ＝１を出力する。同様に、検出信号
生成部３３４はＧγα０〜Ｇγα３の全てが「１」の時
にＤＥＴγα＝１を出力する。また、検出信号生成部３
３６はＧαβ０〜Ｇαβ３の全てが「１」の時にＤＥＴ
αβ＝１を出力する。
【００６５】なお、図１０（Ｂ）に３以上方式（第２の
方式）の検出信号生成部の構成例を示す。この検出信号
生成部は、入力Ｉ０〜Ｉ３の少なくとも３つが「１」の
時に出力Ｑが「１」になり、それに以外の時にはＱは
「０」になる。即ち、３以上方式の検出信号生成部で
は、シリアルデータの４ビット区間の３箇所以上におい
て同一の遷移点が検出された場合に、適切な遷移点が検
出されたと判断し、遷移点検出信号を「１」（アクティ
ブ）にする。
方式）の検出信号生成部の構成例を示す。この検出信号
生成部は、入力Ｉ０〜Ｉ３の少なくとも３つが「１」の
時に出力Ｑが「１」になり、それに以外の時にはＱは
「０」になる。即ち、３以上方式の検出信号生成部で
は、シリアルデータの４ビット区間の３箇所以上におい
て同一の遷移点が検出された場合に、適切な遷移点が検
出されたと判断し、遷移点検出信号を「１」（アクティ
ブ）にする。
【００６６】２．２ 遷移点推定部
次に図３の遷移点推定部３４０について説明する。
【００６７】遷移点推定部３４０は、遷移点検出部３３
０からの遷移点検出信号（図４のＤＥＴβγ、ＤＥＴγ
α、ＤＥＴαβ）を受け、遷移点を推定する。そして、
推定結果に基づいてサンプリング位相の選択信号を生成
し、ステートマシン３７０に出力する。
０からの遷移点検出信号（図４のＤＥＴβγ、ＤＥＴγ
α、ＤＥＴαβ）を受け、遷移点を推定する。そして、
推定結果に基づいてサンプリング位相の選択信号を生成
し、ステートマシン３７０に出力する。
【００６８】この場合、遷移点検出部３３０が含む検出
信号生成部３３２、３３４、３３６が、ＡＮＤ方式（図
１０（Ａ））、３以上方式（図１０（Ｂ）のいずれの方
式を採用するかで、遷移点の推定結果は異なったものに
なる。
信号生成部３３２、３３４、３３６が、ＡＮＤ方式（図
１０（Ａ））、３以上方式（図１０（Ｂ）のいずれの方
式を採用するかで、遷移点の推定結果は異なったものに
なる。
【００６９】例えば図１０（Ａ）のＡＮＤ方式の検出信
号生成部を採用した場合には、図１１（Ａ）のように遷
移点が推定される。なお、遷移点の推定結果から、どの
サンプリング位相を選択するかは、図７に示す方式に従
って行われる。
号生成部を採用した場合には、図１１（Ａ）のように遷
移点が推定される。なお、遷移点の推定結果から、どの
サンプリング位相を選択するかは、図７に示す方式に従
って行われる。
【００７０】ケース１においては、Ｆ１、Ｆ２に示すよ
うに間隙γ＋α及び間隙α＋βのそれぞれにおいて４つ
の遷移点が検出される。一方、間隙β＋γでは遷移点は
検出されない。よって、遷移点検出部３３０からの遷移
点検出信号はＤＥＴγα＝ＤＥＴαβ＝１、ＤＥＴβγ
＝０になる。このため、間隙γ＋αに遷移点があり、か
つ間隙α＋βにも遷移点があると判断される。従って、
この場合には遷移点が間隙αに存在すると推定され、選
択すべき適切なサンプリング位相（位相選択信号）はＣ
になる。
うに間隙γ＋α及び間隙α＋βのそれぞれにおいて４つ
の遷移点が検出される。一方、間隙β＋γでは遷移点は
検出されない。よって、遷移点検出部３３０からの遷移
点検出信号はＤＥＴγα＝ＤＥＴαβ＝１、ＤＥＴβγ
＝０になる。このため、間隙γ＋αに遷移点があり、か
つ間隙α＋βにも遷移点があると判断される。従って、
この場合には遷移点が間隙αに存在すると推定され、選
択すべき適切なサンプリング位相（位相選択信号）はＣ
になる。
【００７１】ケース２においては、Ｆ３に示すように間
隙γ＋αにおいて４つの遷移点が検出される。一方、間
隙α＋βにおいて検出される遷移点は３つであり、４つ
ではない。同様に、間隙β＋γでは４つの遷移点は検出
されない。よって、遷移点検出信号はＤＥＴγα＝１、
ＤＥＴαβ＝ＤＥＴβγ＝０になる。ＡＮＤ方式では４
箇所において同一の遷移点が検出された場合に当該間隙
に遷移点があると判断する。従って、この場合には遷移
点が間隙γ＋αに存在すると推定され、選択すべき適切
なサンプリング位相はＢ又はＣになる。実際には間隙α
において３回遷移し、間隙γにおいて１回遷移している
ので、サンプリング位相としてはＣの方が本来望ましい
のであるが、間隙γ＋αに遷移点があると判断している
ので、サンプリング位相ＢとＣのどちらを選択すべきか
は判断できない。
隙γ＋αにおいて４つの遷移点が検出される。一方、間
隙α＋βにおいて検出される遷移点は３つであり、４つ
ではない。同様に、間隙β＋γでは４つの遷移点は検出
されない。よって、遷移点検出信号はＤＥＴγα＝１、
ＤＥＴαβ＝ＤＥＴβγ＝０になる。ＡＮＤ方式では４
箇所において同一の遷移点が検出された場合に当該間隙
に遷移点があると判断する。従って、この場合には遷移
点が間隙γ＋αに存在すると推定され、選択すべき適切
なサンプリング位相はＢ又はＣになる。実際には間隙α
において３回遷移し、間隙γにおいて１回遷移している
ので、サンプリング位相としてはＣの方が本来望ましい
のであるが、間隙γ＋αに遷移点があると判断している
ので、サンプリング位相ＢとＣのどちらを選択すべきか
は判断できない。
【００７２】ケース３においては、Ｆ４に示すように間
隙γ＋αにおいて４つの遷移点が検出される。一方、そ
の他の間隙α＋β、β＋γにおいては４つの遷移点が検
出されない。よって、遷移点検出信号はＤＥＴγα＝
１、ＤＥＴαβ＝ＤＥＴβγ＝０になる。従って、この
場合には、遷移点が間隙γ＋αに存在すると推定され、
選択すべき適切なサンプリング位相はＢ又はＣになる。
隙γ＋αにおいて４つの遷移点が検出される。一方、そ
の他の間隙α＋β、β＋γにおいては４つの遷移点が検
出されない。よって、遷移点検出信号はＤＥＴγα＝
１、ＤＥＴαβ＝ＤＥＴβγ＝０になる。従って、この
場合には、遷移点が間隙γ＋αに存在すると推定され、
選択すべき適切なサンプリング位相はＢ又はＣになる。
【００７３】ケース４においては、間隙γ＋α、α＋
β、β＋γのいずれにおいても４つの遷移点が検出され
ない。よって、遷移点検出信号はＤＥＴγα＝ＤＥＴα
β＝ＤＥＴβγ＝０になる。従って、この場合には、４
つの遷移点が検出された間隙がなかったので、適切なサ
ンプリング位相として選択すべきものは存在しない。
β、β＋γのいずれにおいても４つの遷移点が検出され
ない。よって、遷移点検出信号はＤＥＴγα＝ＤＥＴα
β＝ＤＥＴβγ＝０になる。従って、この場合には、４
つの遷移点が検出された間隙がなかったので、適切なサ
ンプリング位相として選択すべきものは存在しない。
【００７４】一方、図１０（Ｂ）の３以上方式の検出信
号生成部を採用した場合には、図１１（Ｂ）のように遷
移点が推定される。
号生成部を採用した場合には、図１１（Ｂ）のように遷
移点が推定される。
【００７５】ケース５においては、Ｆ５、Ｆ６に示すよ
うに間隙γ＋α及び間隙α＋βのそれぞれにおいて４つ
の遷移点が検出されるため、ＤＥＴγα＝ＤＥＴαβ＝
１、ＤＥＴβγ＝０になる。即ち、両者において３つ以
上の遷移点が検出されるので、間隙γ＋αに遷移点があ
り、かつ間隙α＋βにも遷移点があると判断される。従
って、この場合には、遷移点が間隙αに存在すると推定
され、選択すべき適切なサンプリング位相はＣになる。
うに間隙γ＋α及び間隙α＋βのそれぞれにおいて４つ
の遷移点が検出されるため、ＤＥＴγα＝ＤＥＴαβ＝
１、ＤＥＴβγ＝０になる。即ち、両者において３つ以
上の遷移点が検出されるので、間隙γ＋αに遷移点があ
り、かつ間隙α＋βにも遷移点があると判断される。従
って、この場合には、遷移点が間隙αに存在すると推定
され、選択すべき適切なサンプリング位相はＣになる。
【００７６】ケース６においては、Ｆ７、Ｆ８に示すよ
うに、間隙γ＋αにおいて４つの遷移点が検出され、間
隙α＋βにおいて３つの遷移点が検出されるため、ＤＥ
Ｔγα＝ＤＥＴαβ＝１、ＤＥＴβγ＝０になる。即
ち、両者において３つ以上の遷移点が検出されるので、
間隙γ＋αに遷移点があり、かつ間隙α＋βにも遷移点
があると判断される。従って、この場合には、遷移点が
間隙αに存在すると推定され、選択すべき適切なサンプ
リング位相はＣになる。
うに、間隙γ＋αにおいて４つの遷移点が検出され、間
隙α＋βにおいて３つの遷移点が検出されるため、ＤＥ
Ｔγα＝ＤＥＴαβ＝１、ＤＥＴβγ＝０になる。即
ち、両者において３つ以上の遷移点が検出されるので、
間隙γ＋αに遷移点があり、かつ間隙α＋βにも遷移点
があると判断される。従って、この場合には、遷移点が
間隙αに存在すると推定され、選択すべき適切なサンプ
リング位相はＣになる。
【００７７】ケース７においては、Ｆ９に示すように、
間隙γ＋αにおいて４つの遷移点が検出され、その他の
間隙α＋β、β＋γにおいては遷移点が検出されないた
め、ＤＥＴγα＝１、ＤＥＴαβ＝ＤＥＴβγ＝０にな
る。従って、この場合には、遷移点が間隙γ＋αに存在
すると推定され、選択すべき適切なサンプリング位相は
Ｂ又はＣになる。
間隙γ＋αにおいて４つの遷移点が検出され、その他の
間隙α＋β、β＋γにおいては遷移点が検出されないた
め、ＤＥＴγα＝１、ＤＥＴαβ＝ＤＥＴβγ＝０にな
る。従って、この場合には、遷移点が間隙γ＋αに存在
すると推定され、選択すべき適切なサンプリング位相は
Ｂ又はＣになる。
【００７８】ケース８においては、Ｆ１０、Ｆ１１に示
すように、間隙γ＋αにおいて３つの遷移点が検出さ
れ、間隙α＋βにおいても３つの遷移点が検出されるた
め、ＤＥＴγα＝ＤＥＴαβ＝１、ＤＥＴβγ＝０にな
る。このため、ケース１と同様に、間隙γ＋αに遷移点
があり、かつ間隙α＋βにも遷移点があると判断され
る。従って、この場合には、遷移点が間隙αに存在する
と推定され、選択すべき適切なサンプリング位相はＣに
なる。
すように、間隙γ＋αにおいて３つの遷移点が検出さ
れ、間隙α＋βにおいても３つの遷移点が検出されるた
め、ＤＥＴγα＝ＤＥＴαβ＝１、ＤＥＴβγ＝０にな
る。このため、ケース１と同様に、間隙γ＋αに遷移点
があり、かつ間隙α＋βにも遷移点があると判断され
る。従って、この場合には、遷移点が間隙αに存在する
と推定され、選択すべき適切なサンプリング位相はＣに
なる。
【００７９】遷移点推定部３４０は、選択すべき適切な
サンプリング位相が見つかった場合には、そのサンプリ
ング位相を選択させる位相選択信号をステートマシン３
７０に出力する。一方、選択すべき適切なサンプリング
位相が見つけられなかった場合には、現在のサンプリン
グ位相を維持させる位相選択信号をステートマシン３７
０に出力する。
サンプリング位相が見つかった場合には、そのサンプリ
ング位相を選択させる位相選択信号をステートマシン３
７０に出力する。一方、選択すべき適切なサンプリング
位相が見つけられなかった場合には、現在のサンプリン
グ位相を維持させる位相選択信号をステートマシン３７
０に出力する。
【００８０】次に、遷移点推定部３４０の具体的な構成
例について図３を用いて説明する。
例について図３を用いて説明する。
【００８１】遷移点推定部３４０は、シリアルデータの
４ビット区間での比較処理により得られた遷移点検出信
号（ＤＥＴγα、ＤＥＴαβ、ＤＥＴβγ）を５区間
（Ｎ区間）に亘って保持する。より具体的には図３に示
すように、遷移点推定部３４０は、直列接続された保持
部（３ビットのフリップフロップ）３４１、３４２、３
４３、３４４、３４５を含む。そして、これらの保持部
３４１〜３４５は、第１〜第５の４ビット区間（第１〜
第ＮのＪビット区間）で得られた第１〜第５の遷移点検
出信号（第１〜第Ｎの遷移点検出信号）をそれぞれ保持
する。そして、これらの第１〜第５の遷移点検出信号を
データ保持部（１５ビットのフリップフロップ）３５０
にパラレルに供給する。これにより、データ保持部３５
０には、シリアルデータの４ビット区間における３ビッ
トの遷移点検出信号が５区間分（シリアルデータ２０ビ
ット分）に渡って蓄積される。
４ビット区間での比較処理により得られた遷移点検出信
号（ＤＥＴγα、ＤＥＴαβ、ＤＥＴβγ）を５区間
（Ｎ区間）に亘って保持する。より具体的には図３に示
すように、遷移点推定部３４０は、直列接続された保持
部（３ビットのフリップフロップ）３４１、３４２、３
４３、３４４、３４５を含む。そして、これらの保持部
３４１〜３４５は、第１〜第５の４ビット区間（第１〜
第ＮのＪビット区間）で得られた第１〜第５の遷移点検
出信号（第１〜第Ｎの遷移点検出信号）をそれぞれ保持
する。そして、これらの第１〜第５の遷移点検出信号を
データ保持部（１５ビットのフリップフロップ）３５０
にパラレルに供給する。これにより、データ保持部３５
０には、シリアルデータの４ビット区間における３ビッ
トの遷移点検出信号が５区間分（シリアルデータ２０ビ
ット分）に渡って蓄積される。
【００８２】この蓄積された５区間分の遷移点検出信号
は判定部３６０に供給される。そして、判定部３６０
は、供給された５区間分の遷移点検出信号のうち、少な
くとも２区間分の遷移点検出信号が同一結果を示したこ
とを条件に、同一結果を示した遷移点検出信号に基づい
てシリアルデータの遷移点を推定する。そして、推定結
果に基づいて位相選択信号を生成し、ステートマシン３
７０に出力する。
は判定部３６０に供給される。そして、判定部３６０
は、供給された５区間分の遷移点検出信号のうち、少な
くとも２区間分の遷移点検出信号が同一結果を示したこ
とを条件に、同一結果を示した遷移点検出信号に基づい
てシリアルデータの遷移点を推定する。そして、推定結
果に基づいて位相選択信号を生成し、ステートマシン３
７０に出力する。
【００８３】即ち、図８、図９で既に説明したように、
ブランキング期間において転送され、同期キャラクタを
含む連続した２０ビット（Ｊ×Ｎビット）には、４ビッ
ト区間の全遷移パターンが少なくとも２箇所存在すると
いう特性がある。本実施形態ではこのような特性を利用
してスキュー調整を行っている。
ブランキング期間において転送され、同期キャラクタを
含む連続した２０ビット（Ｊ×Ｎビット）には、４ビッ
ト区間の全遷移パターンが少なくとも２箇所存在すると
いう特性がある。本実施形態ではこのような特性を利用
してスキュー調整を行っている。
【００８４】例えば図１２（Ａ）に示す２０ビット（図
８の（１）に相当）では、第２、第４の４ビット区間が
全遷移パターンとなり、第２、第４の遷移点検出信号が
同一結果になる。従って、この場合には、少なくとも２
区間分の遷移点検出信号が同一結果を示したという条件
が満たされるため、判定部３６０は、これらの第２、第
４の遷移点検出信号に基づいて位相選択信号を生成し、
ステートマシン３７０に出力する。
８の（１）に相当）では、第２、第４の４ビット区間が
全遷移パターンとなり、第２、第４の遷移点検出信号が
同一結果になる。従って、この場合には、少なくとも２
区間分の遷移点検出信号が同一結果を示したという条件
が満たされるため、判定部３６０は、これらの第２、第
４の遷移点検出信号に基づいて位相選択信号を生成し、
ステートマシン３７０に出力する。
【００８５】また、図１２（Ｂ）に示す２０ビット（図
８の（５）に相当）では、第３、第５の４ビット区間が
全遷移パターンとなり、第３、第５の遷移点検出信号が
同一結果になる。従って、この場合にも、少なくとも２
区間分の遷移点検出信号が同一結果を示したという条件
が満たされるため、判定部３６０は、これらの第３、第
５の遷移点検出信号に基づいて位相選択信号を生成し、
ステートマシン３７０に出力する。
８の（５）に相当）では、第３、第５の４ビット区間が
全遷移パターンとなり、第３、第５の遷移点検出信号が
同一結果になる。従って、この場合にも、少なくとも２
区間分の遷移点検出信号が同一結果を示したという条件
が満たされるため、判定部３６０は、これらの第３、第
５の遷移点検出信号に基づいて位相選択信号を生成し、
ステートマシン３７０に出力する。
【００８６】一方、少なくとも２区間分の遷移点検出信
号が同一結果を示したという条件が満たされなかった場
合には、判定部３６０は、現在のサンプリング位相を維
持させる位相選択信号をステートマシン３７０に出力す
る。即ち、判定部３６０は、この場合の遷移点検出信号
を後段の回路に伝えないようにフィルタ処理を行う。
号が同一結果を示したという条件が満たされなかった場
合には、判定部３６０は、現在のサンプリング位相を維
持させる位相選択信号をステートマシン３７０に出力す
る。即ち、判定部３６０は、この場合の遷移点検出信号
を後段の回路に伝えないようにフィルタ処理を行う。
【００８７】このような基準で判定部３６０が判定する
ことで、ブランキング期間に転送されるデータ（同期キ
ャラクタ）のみに基づいてスキュー調整を行う（サンプ
リング位相を変化させる）ことが可能になる。
ことで、ブランキング期間に転送されるデータ（同期キ
ャラクタ）のみに基づいてスキュー調整を行う（サンプ
リング位相を変化させる）ことが可能になる。
【００８８】例えば、特表平１１−５１１９２６号公報
（米国特許５９０５７６９号公報）の従来例では、ブラ
ンキング期間に転送される同期キャラクタのみならずデ
ータ転送期間に転送されるピクセルデータにも基づいて
スキュー調整を行っている。
（米国特許５９０５７６９号公報）の従来例では、ブラ
ンキング期間に転送される同期キャラクタのみならずデ
ータ転送期間に転送されるピクセルデータにも基づいて
スキュー調整を行っている。
【００８９】しかしながら、遷移回数が最大化されてい
ないピクセルデータでは、遷移回数が少ない上に、信号
の立ち上がりと立ち下がりの回数が異なる場合がある。
このような信号状態のピクセルデータでスキュー調整を
行うと、信号の立ち上がりと立ち下がりを公平に取り扱
うことができなくなる。また、遷移回数が最大でなく、
例えば、「１」が連続し「０」が１ビットのみ伝送さ
れ、また「１」に戻るといった信号状態では、差動信号
の振幅が変動する事態も生じる。このため、従来例のス
キュー調整回路では、スキュー調整後のサンプリング位
置が正しい位置からずれてしまう可能性がある。
ないピクセルデータでは、遷移回数が少ない上に、信号
の立ち上がりと立ち下がりの回数が異なる場合がある。
このような信号状態のピクセルデータでスキュー調整を
行うと、信号の立ち上がりと立ち下がりを公平に取り扱
うことができなくなる。また、遷移回数が最大でなく、
例えば、「１」が連続し「０」が１ビットのみ伝送さ
れ、また「１」に戻るといった信号状態では、差動信号
の振幅が変動する事態も生じる。このため、従来例のス
キュー調整回路では、スキュー調整後のサンプリング位
置が正しい位置からずれてしまう可能性がある。
【００９０】これに対して本実施形態では、ブランキン
グ期間に転送される同期キャラクタのみに基づいてスキ
ュー調整を行えるようになっており、この同期キャラク
タでは、遷移回数が最大化されており、信号の立ち上が
り回数と立ち下がり回数の比率が、１に、より近いもの
となる。従って、信号の立ち上がりと立ち下がりの公平
な測定に基づいて遷移点を検出できる。更に、遷移回数
が最大化されているので、差動信号の振幅の変動が最小
となっている部分においてサンプリングを行うことがで
きる。以上より、本実施形態では、安定して正確なスキ
ュー調整が可能になる。
グ期間に転送される同期キャラクタのみに基づいてスキ
ュー調整を行えるようになっており、この同期キャラク
タでは、遷移回数が最大化されており、信号の立ち上が
り回数と立ち下がり回数の比率が、１に、より近いもの
となる。従って、信号の立ち上がりと立ち下がりの公平
な測定に基づいて遷移点を検出できる。更に、遷移回数
が最大化されているので、差動信号の振幅の変動が最小
となっている部分においてサンプリングを行うことがで
きる。以上より、本実施形態では、安定して正確なスキ
ュー調整が可能になる。
【００９１】図１３に判定部３６０の構成例を示す。
【００９２】保持部３４１、３４２、３４３、３４４、
３４５に順次保持された第１〜第５の遷移点検出信号Ｄ
ＥＴγα０〜ＤＥＴαβ０、ＤＥＴγα１〜ＤＥＴαβ
１、ＤＥＴγα２〜ＤＥＴαβ２、ＤＥＴγα３〜ＤＥ
Ｔαβ３、ＤＥＴγα４〜ＤＥＴαβ４は、データ保持
部３５０に保持される。そして、データ保持部３５０は
これらの保持された遷移点検出信号を並び替えて、２ｏ
ｆ５検出部３６１、３６２、３６３に出力する。即ち２
ｏｆ５検出部３６１、３６２、３６３には、各々、ＤＥ
Ｔγα０〜ＤＥＴγα４、ＤＥＴβγ０〜ＤＥＴβγ
４、ＤＥＴαβ０〜ＤＥＴαβ４が入力される。
３４５に順次保持された第１〜第５の遷移点検出信号Ｄ
ＥＴγα０〜ＤＥＴαβ０、ＤＥＴγα１〜ＤＥＴαβ
１、ＤＥＴγα２〜ＤＥＴαβ２、ＤＥＴγα３〜ＤＥ
Ｔαβ３、ＤＥＴγα４〜ＤＥＴαβ４は、データ保持
部３５０に保持される。そして、データ保持部３５０は
これらの保持された遷移点検出信号を並び替えて、２ｏ
ｆ５検出部３６１、３６２、３６３に出力する。即ち２
ｏｆ５検出部３６１、３６２、３６３には、各々、ＤＥ
Ｔγα０〜ＤＥＴγα４、ＤＥＴβγ０〜ＤＥＴβγ
４、ＤＥＴαβ０〜ＤＥＴαβ４が入力される。
【００９３】ここで２ｏｆ５検出部（同期キャラクタ検
出部）３６１〜３６３は、図１４に示すように、入力Ｉ
０〜Ｉ４のうち２つ以上が「１」（アクティブ）の時に
出力Ｑが「１」になり、それ以外の時にＱが「０」（非
アクティブ）になる回路である。
出部）３６１〜３６３は、図１４に示すように、入力Ｉ
０〜Ｉ４のうち２つ以上が「１」（アクティブ）の時に
出力Ｑが「１」になり、それ以外の時にＱが「０」（非
アクティブ）になる回路である。
【００９４】例えば図１２（Ａ）のように、第２の４ビ
ット区間の第２の遷移点検出信号ＤＥＴγα１〜ＤＥＴ
αβ１と、第４の４ビット区間の第４の遷移点検出信号
ＤＥＴγα３〜ＤＥＴαβ３が同一結果を示した場合を
考える。即ち、例えば、ＤＥＴγα１＝ＤＥＴγα３＝
１であり、ＤＥＴβγ１＝ＤＥＴβγ３＝０であり、Ｄ
ＥＴαβ１＝ＤＥＴαβ３＝１であったとする。
ット区間の第２の遷移点検出信号ＤＥＴγα１〜ＤＥＴ
αβ１と、第４の４ビット区間の第４の遷移点検出信号
ＤＥＴγα３〜ＤＥＴαβ３が同一結果を示した場合を
考える。即ち、例えば、ＤＥＴγα１＝ＤＥＴγα３＝
１であり、ＤＥＴβγ１＝ＤＥＴβγ３＝０であり、Ｄ
ＥＴαβ１＝ＤＥＴαβ３＝１であったとする。
【００９５】この場合には、図１３の２ｏｆ５検出部３
６１の出力ＡＳγα＝１になり、２ｏｆ５検出部３６２
の出力ＡＳβγ＝０になり、２ｏｆ５検出部３６３の出
力ＡＳαβ＝１になる。従って、図７に示す判断基準に
より、遷移点が存在する間隙はαであることが推定さ
れ、選択すべきサンプリング位相はＣになる。
６１の出力ＡＳγα＝１になり、２ｏｆ５検出部３６２
の出力ＡＳβγ＝０になり、２ｏｆ５検出部３６３の出
力ＡＳαβ＝１になる。従って、図７に示す判断基準に
より、遷移点が存在する間隙はαであることが推定さ
れ、選択すべきサンプリング位相はＣになる。
【００９６】このように２ｏｆ５検出部３６１〜３６３
によるフィルタ処理を行うことで、少なくとも２区間分
の遷移点検出信号が同一結果を示した場合にだけ、その
遷移点検出信号が後段の回路に伝えられるようになる。
によるフィルタ処理を行うことで、少なくとも２区間分
の遷移点検出信号が同一結果を示した場合にだけ、その
遷移点検出信号が後段の回路に伝えられるようになる。
【００９７】図１３のフィルタ部３６４は、遷移点推定
信号ＡＳγα、ＡＳβγ、ＡＳαβの各々が２回（広義
には２回以上）連続して一致した場合に、そのＡＳγ
α、ＡＳβγ、ＡＳαβを正しいと判断し、ＡＳγ
α’、ＡＳβγ’、ＡＳαβ’として出力する。
信号ＡＳγα、ＡＳβγ、ＡＳαβの各々が２回（広義
には２回以上）連続して一致した場合に、そのＡＳγ
α、ＡＳβγ、ＡＳαβを正しいと判断し、ＡＳγ
α’、ＡＳβγ’、ＡＳαβ’として出力する。
【００９８】図１５にフィルタ部３６４の構成例を示
す。図１５のフィルタ部では、クロック信号ＣＬＫの第
１のタイミングでフリップフロップＦＦ０〜ＦＦ２に保
持されたＩ０〜Ｉ３と、次の第２のタイミングでＦＦ０
〜ＦＦ２に保持されたＩ０〜Ｉ３が共に「１」（アクテ
ィブ）の場合に、出力Ｑ０〜Ｑ３が「１」になる。例え
ばＣＬＫの第１のタイミングでＡＳγα＝１、ＡＳβγ
＝０、ＡＳαβ＝１であり、且つ、第２のタイミングで
もＡＳγα＝１、ＡＳβγ＝０、ＡＳαβ＝１の場合に
は、ＡＳγα’＝１、ＡＳβγ’＝０、ＡＳαβ’＝１
になる。
す。図１５のフィルタ部では、クロック信号ＣＬＫの第
１のタイミングでフリップフロップＦＦ０〜ＦＦ２に保
持されたＩ０〜Ｉ３と、次の第２のタイミングでＦＦ０
〜ＦＦ２に保持されたＩ０〜Ｉ３が共に「１」（アクテ
ィブ）の場合に、出力Ｑ０〜Ｑ３が「１」になる。例え
ばＣＬＫの第１のタイミングでＡＳγα＝１、ＡＳβγ
＝０、ＡＳαβ＝１であり、且つ、第２のタイミングで
もＡＳγα＝１、ＡＳβγ＝０、ＡＳαβ＝１の場合に
は、ＡＳγα’＝１、ＡＳβγ’＝０、ＡＳαβ’＝１
になる。
【００９９】図１３の位相選択信号生成部３６６は、遷
移点推定信号ＡＳγα’、ＡＳβγ’、ＡＳαβ’を受
け、サンプリング位相の選択信号ＳＥＬＣ、ＳＥＬＢ、
ＳＥＬＡを出力する。ここで、ＳＥＬＣ、ＳＥＬＢ、Ｓ
ＥＬＡは、各々、サンプリング位相Ｃ、Ｂ、Ａを選択さ
せる信号である。
移点推定信号ＡＳγα’、ＡＳβγ’、ＡＳαβ’を受
け、サンプリング位相の選択信号ＳＥＬＣ、ＳＥＬＢ、
ＳＥＬＡを出力する。ここで、ＳＥＬＣ、ＳＥＬＢ、Ｓ
ＥＬＡは、各々、サンプリング位相Ｃ、Ｂ、Ａを選択さ
せる信号である。
【０１００】図１６（Ａ）に位相選択信号生成部３３６
の構成例を示し、その真理値表を図１６（Ｂ）に示す。
この真理値表は図７に対応するものである。例えばＡＳ
αβ’＝１、ＡＳβγ’＝０、ＡＳγα’＝１の場合に
は、間隙αに遷移点が存在すると推定されるため、サン
プリング位相Ｃを選択するＳＥＬＣが「１」になる。
の構成例を示し、その真理値表を図１６（Ｂ）に示す。
この真理値表は図７に対応するものである。例えばＡＳ
αβ’＝１、ＡＳβγ’＝０、ＡＳγα’＝１の場合に
は、間隙αに遷移点が存在すると推定されるため、サン
プリング位相Ｃを選択するＳＥＬＣが「１」になる。
【０１０１】図１３のフィルタ部３６８は、位相選択信
号ＳＥＬＡ、ＳＥＬＢ、ＳＥＬＣの各々が２回（広義に
は２回以上）連続して一致した場合に、そのＳＥＬＡ、
ＳＥＬＢ、ＳＥＬＣを正しいと判断し、ＳＥＬＡ’、Ｓ
ＥＬＢ’、ＳＥＬＣ’として出力する。このフィルタ部
３６８は図１５と同様の構成になる。
号ＳＥＬＡ、ＳＥＬＢ、ＳＥＬＣの各々が２回（広義に
は２回以上）連続して一致した場合に、そのＳＥＬＡ、
ＳＥＬＢ、ＳＥＬＣを正しいと判断し、ＳＥＬＡ’、Ｓ
ＥＬＢ’、ＳＥＬＣ’として出力する。このフィルタ部
３６８は図１５と同様の構成になる。
【０１０２】なお、図１３において、フィルタ部３６
４、３６８のいずれか一方又は両方を設けない構成にし
てもよい。
４、３６８のいずれか一方又は両方を設けない構成にし
てもよい。
【０１０３】２．３ ステートマシン
次に図３のステートマシン３７０について説明する。こ
のステートマシン３７０は、複数のサンプリングポイン
トに対応した複数（例えば４以上）のステートを有す
る。そして、判定部３６０からの位相選択信号に基づい
てステートを遷移させ、現在のステートに対応するサン
プリングポイントの選択信号を、データリカバリ部４０
０に出力する。
のステートマシン３７０は、複数のサンプリングポイン
トに対応した複数（例えば４以上）のステートを有す
る。そして、判定部３６０からの位相選択信号に基づい
てステートを遷移させ、現在のステートに対応するサン
プリングポイントの選択信号を、データリカバリ部４０
０に出力する。
【０１０４】図１７に、ステートマシン３７０の構成例
（状態遷移図）を示す。図１７では、７つのサンプリン
グポイントＣ０、Ａ１、Ｂ１、Ｃ１、Ａ２、Ｂ２、Ｃ２
に対応する７つのステートがある。即ち、サンプリング
ポイントＣ１（回路の電源投入後又はリセット後の初期
状態のステート）を中心として、前後３つのサンプリン
グポイントまでの調整が可能になっている。
（状態遷移図）を示す。図１７では、７つのサンプリン
グポイントＣ０、Ａ１、Ｂ１、Ｃ１、Ａ２、Ｂ２、Ｃ２
に対応する７つのステートがある。即ち、サンプリング
ポイントＣ１（回路の電源投入後又はリセット後の初期
状態のステート）を中心として、前後３つのサンプリン
グポイントまでの調整が可能になっている。
【０１０５】ステートマシン３７０の動作について、図
１７、図１８を参照しながら説明する。
１７、図１８を参照しながら説明する。
【０１０６】ステートマシン３７０において、例えば現
在のステートがサンプリングポイントＢ１であるとす
る。この場合に、サンプリング位相Ａが適切であるとい
う選択信号（ＳＥＬＡ＝１、ＳＥＬＢ＝０、ＳＥＬＣ＝
０）が判定部３６０から入力されると、図１７のＧ１に
示すように隣のサンプリングポイントＡ１のステートに
移行する。
在のステートがサンプリングポイントＢ１であるとす
る。この場合に、サンプリング位相Ａが適切であるとい
う選択信号（ＳＥＬＡ＝１、ＳＥＬＢ＝０、ＳＥＬＣ＝
０）が判定部３６０から入力されると、図１７のＧ１に
示すように隣のサンプリングポイントＡ１のステートに
移行する。
【０１０７】一方、サンプリング位相Ａ又はＢが適切で
あるという選択信号（ＳＥＬＡ＝１、ＳＥＬＢ＝１、Ｓ
ＥＬＣ＝０）が入力されたり、サンプリング位相Ｂが適
切であるという選択信号（ＳＥＬＡ＝０、ＳＥＬＢ＝
１、ＳＥＬＣ＝０）が入力されたり、サンプリング位相
Ｂ又はＣが適切であるという選択信号（ＳＥＬＡ＝０、
ＳＥＬＢ＝１、ＳＥＬＣ＝１）が入力された場合には、
Ｇ２に示すように現在のステートであるサンプリングポ
イントＢ１を維持する。
あるという選択信号（ＳＥＬＡ＝１、ＳＥＬＢ＝１、Ｓ
ＥＬＣ＝０）が入力されたり、サンプリング位相Ｂが適
切であるという選択信号（ＳＥＬＡ＝０、ＳＥＬＢ＝
１、ＳＥＬＣ＝０）が入力されたり、サンプリング位相
Ｂ又はＣが適切であるという選択信号（ＳＥＬＡ＝０、
ＳＥＬＢ＝１、ＳＥＬＣ＝１）が入力された場合には、
Ｇ２に示すように現在のステートであるサンプリングポ
イントＢ１を維持する。
【０１０８】またサンプリング位相Ｃが適切であるとい
う選択信号（ＳＥＬＡ＝０、ＳＥＬＢ＝０、ＳＥＬＣ＝
１）が入力されると、Ｇ３に示すように隣のサンプリン
グポイントＣ１のステートに移行する。万一、サンプリ
ング位相Ｃ又はＡが適切であるという選択信号（ＳＥＬ
Ａ＝１、ＳＥＬＢ＝０、ＳＥＬＣ＝１）が入力された場
合にも、Ｇ３に示すように、７つのサンプリングポイン
トの中心方向側に隣接するサンプリングポイントＣ１を
選択するステートに移行するのが妥当である。また、位
相選択信号がＳＥＬＡ＝０、ＳＥＬＢ＝０、ＳＥＬＣ＝
０の場合、即ち適切なサンプリング位相が見つからなか
った場合には、現在のステートを維持する。このように
して、ステートマシン３７０は、以前のステートを参照
しながら現在のサンプリングポイントのステートを決定
し、選択すべきサンプリングポイントを指定する選択信
号を生成し、データリカバリ部４００に出力する。
う選択信号（ＳＥＬＡ＝０、ＳＥＬＢ＝０、ＳＥＬＣ＝
１）が入力されると、Ｇ３に示すように隣のサンプリン
グポイントＣ１のステートに移行する。万一、サンプリ
ング位相Ｃ又はＡが適切であるという選択信号（ＳＥＬ
Ａ＝１、ＳＥＬＢ＝０、ＳＥＬＣ＝１）が入力された場
合にも、Ｇ３に示すように、７つのサンプリングポイン
トの中心方向側に隣接するサンプリングポイントＣ１を
選択するステートに移行するのが妥当である。また、位
相選択信号がＳＥＬＡ＝０、ＳＥＬＢ＝０、ＳＥＬＣ＝
０の場合、即ち適切なサンプリング位相が見つからなか
った場合には、現在のステートを維持する。このように
して、ステートマシン３７０は、以前のステートを参照
しながら現在のサンプリングポイントのステートを決定
し、選択すべきサンプリングポイントを指定する選択信
号を生成し、データリカバリ部４００に出力する。
【０１０９】なお、ステートマシン３７０は図１７の構
成に限らず種々の変形実施が可能である。例えば図１９
にステートマシン３７０の他の構成例を示す。図１９で
は、４つのサンプリングポイントＣ０、Ａ１、Ｂ１、Ｃ
１に対応する４つのステートがある。即ち、サンプリン
グポイントＡ１（回路の電源投入後又はリセット後の初
期状態のステート）を中心として、前に１つ後ろに２つ
のサンプリングポイントまでの調整が可能になってい
る。
成に限らず種々の変形実施が可能である。例えば図１９
にステートマシン３７０の他の構成例を示す。図１９で
は、４つのサンプリングポイントＣ０、Ａ１、Ｂ１、Ｃ
１に対応する４つのステートがある。即ち、サンプリン
グポイントＡ１（回路の電源投入後又はリセット後の初
期状態のステート）を中心として、前に１つ後ろに２つ
のサンプリングポイントまでの調整が可能になってい
る。
【０１１０】２．４ データリカバリ部
次に図３のデータリカバリ部４００について説明する。
このデータリカバリ部４００は、サンプリングポイント
選択部３００のステートマシン３７０からのサンプリン
グポイントの選択信号（Ｃ０、Ａ１、Ｂ１、Ｃ１、Ａ
２、Ｂ２、Ｃ２）と、オーバーサンプリング部２００か
らのオーバーサンプルデータを受ける。そして選択信号
により指定されるサンプリングポイントでのオーバーサ
ンプルデータを、シリアルデータのサンプルデータとし
て出力し、データのリカバリを行う。
このデータリカバリ部４００は、サンプリングポイント
選択部３００のステートマシン３７０からのサンプリン
グポイントの選択信号（Ｃ０、Ａ１、Ｂ１、Ｃ１、Ａ
２、Ｂ２、Ｃ２）と、オーバーサンプリング部２００か
らのオーバーサンプルデータを受ける。そして選択信号
により指定されるサンプリングポイントでのオーバーサ
ンプルデータを、シリアルデータのサンプルデータとし
て出力し、データのリカバリを行う。
【０１１１】図２０にデータリカバリ部４００の構成例
を示す。
を示す。
【０１１２】データリカバリ部４００はデータ保持部４
１０を含む。このデータ保持部４１０は、シリアルデー
タの４ビット区間に渡ってオーバーサンプリングされた
オーバーサンプルデータを取り込む。シリアルデータに
対して３倍のオーバーサンプリングが施されていること
から、シリアルデータの４ビットについて１２点のオー
バーサンプルデータが取り込まれる。データ保持部４１
０は、この１２点に直前の４点を付加した１６点のオー
バーサンプルデータを保持するため、１６ビットのフリ
ップフロップで構成されている。
１０を含む。このデータ保持部４１０は、シリアルデー
タの４ビット区間に渡ってオーバーサンプリングされた
オーバーサンプルデータを取り込む。シリアルデータに
対して３倍のオーバーサンプリングが施されていること
から、シリアルデータの４ビットについて１２点のオー
バーサンプルデータが取り込まれる。データ保持部４１
０は、この１２点に直前の４点を付加した１６点のオー
バーサンプルデータを保持するため、１６ビットのフリ
ップフロップで構成されている。
【０１１３】データリカバリ部４００はセレクタ４２
１、４２２、４２３、４２４を含む。データ保持部４１
０に保持された１６個のうちの所定の７つのオーバーサ
ンプルデータが、このセレクタ４２１〜４２４にそれぞ
れ供給される。各々のセレクタは、サンプリングポイン
ト選択部３００のステートマシン３７０が発生した選択
信号に従って、７つ（広義には複数）のオーバーサンプ
ルデータのうちの１つを選択する。
１、４２２、４２３、４２４を含む。データ保持部４１
０に保持された１６個のうちの所定の７つのオーバーサ
ンプルデータが、このセレクタ４２１〜４２４にそれぞ
れ供給される。各々のセレクタは、サンプリングポイン
ト選択部３００のステートマシン３７０が発生した選択
信号に従って、７つ（広義には複数）のオーバーサンプ
ルデータのうちの１つを選択する。
【０１１４】例えば図１７のステートマシン３７０のス
テート（選択信号）がＣ１であった場合には、セレクタ
４２１は、Ｃ１に対応するオーバーサンプルデータを選
択し、シリアルデータのサンプルデータとして出力す
る。同様に、例えばステートがＣ０、Ａ１、Ｂ１、Ａ
２、Ｂ２、Ｃ２であった場合には、セレクタ４２１は、
Ｃ０、Ａ１、Ｂ１、Ａ２、Ｂ２、Ｃ２に対応するオーバ
ーサンプルデータを選択し、シリアルデータのサンプル
データとして出力する。セレクタ４２２、４２３、４２
４の動作も同様である。
テート（選択信号）がＣ１であった場合には、セレクタ
４２１は、Ｃ１に対応するオーバーサンプルデータを選
択し、シリアルデータのサンプルデータとして出力す
る。同様に、例えばステートがＣ０、Ａ１、Ｂ１、Ａ
２、Ｂ２、Ｃ２であった場合には、セレクタ４２１は、
Ｃ０、Ａ１、Ｂ１、Ａ２、Ｂ２、Ｃ２に対応するオーバ
ーサンプルデータを選択し、シリアルデータのサンプル
データとして出力する。セレクタ４２２、４２３、４２
４の動作も同様である。
【０１１５】セレクタ４２１〜４２４から出力される４
ビット分のサンプルデータは、直列接続された保持部
（４ビットのフリップフロップ）４３１〜４３５に順次
供給される。そして保持部４３１〜４３５は、入力され
た４ビット分のサンプルデータを５区間に渡って保持
し、データ保持部４４０（２０ビットのフリップフロッ
プ）にパラレルに供給する。これにより、データ保持部
４４０には、４ビットのサンプルデータが５区間分（２
０ビット分）蓄積される。データ保持部４４０から出力
される２０ビットのサンプルデータは、セレクタ４５０
に入力され、伝送レートが２倍の１０ビットのサンプル
データに変換される。これにより、伝送レートが基準ク
ロックの周波数と等しい１０ビットのサンプルデータが
得られる。
ビット分のサンプルデータは、直列接続された保持部
（４ビットのフリップフロップ）４３１〜４３５に順次
供給される。そして保持部４３１〜４３５は、入力され
た４ビット分のサンプルデータを５区間に渡って保持
し、データ保持部４４０（２０ビットのフリップフロッ
プ）にパラレルに供給する。これにより、データ保持部
４４０には、４ビットのサンプルデータが５区間分（２
０ビット分）蓄積される。データ保持部４４０から出力
される２０ビットのサンプルデータは、セレクタ４５０
に入力され、伝送レートが２倍の１０ビットのサンプル
データに変換される。これにより、伝送レートが基準ク
ロックの周波数と等しい１０ビットのサンプルデータが
得られる。
【０１１６】２．５ 変形例
図２１に遷移点検出部の変形例を示す（以下、隣接ＥＸ
ＯＲ型の遷移点検出部と呼ぶ）。図４の遷移点検出部
（以下、１つおきＥＸＯＲ型の遷移点検出部と呼ぶ）で
は、１サンプルおきのオーバーサンプルデータの排他的
論理和を求めていたが、図２１では、隣接するオーバー
サンプルデータの排他的論理和を求めている。即ち、図
２１の遷移点検出部は、隣接するオーバーサンプルデー
タの排他的論理和を求める１２個のＥＸＯＲゲート３０
１〜３１２を含む。また、これらのＥＸＯＲゲート３０
１〜３１２の出力に基づいて遷移点検出信号ＤＥＴβ、
ＤＥＴγ、ＤＥＴαを生成する検出信号生成部３３２、
３３４、３３６を含む。
ＯＲ型の遷移点検出部と呼ぶ）。図４の遷移点検出部
（以下、１つおきＥＸＯＲ型の遷移点検出部と呼ぶ）で
は、１サンプルおきのオーバーサンプルデータの排他的
論理和を求めていたが、図２１では、隣接するオーバー
サンプルデータの排他的論理和を求めている。即ち、図
２１の遷移点検出部は、隣接するオーバーサンプルデー
タの排他的論理和を求める１２個のＥＸＯＲゲート３０
１〜３１２を含む。また、これらのＥＸＯＲゲート３０
１〜３１２の出力に基づいて遷移点検出信号ＤＥＴβ、
ＤＥＴγ、ＤＥＴαを生成する検出信号生成部３３２、
３３４、３３６を含む。
【０１１７】検出信号生成部３３２、３３４、３３６の
回路構成は、図１０（Ａ）、（Ｂ）と同様のＡＮＤ方式
或いは３以上方式の構成を採用できる。
回路構成は、図１０（Ａ）、（Ｂ）と同様のＡＮＤ方式
或いは３以上方式の構成を採用できる。
【０１１８】隣接ＥＸＯＲ型の遷移点検出部において、
ＡＮＤ方式の検出信号生成部を採用した場合には図２２
（Ａ）に示すように遷移点が推定される。一方、３以上
方式の検出信号生成部を採用した場合には図２２（Ｂ）
に示すように遷移点が推定される。
ＡＮＤ方式の検出信号生成部を採用した場合には図２２
（Ａ）に示すように遷移点が推定される。一方、３以上
方式の検出信号生成部を採用した場合には図２２（Ｂ）
に示すように遷移点が推定される。
【０１１９】ＡＮＤ方式の場合の図１１（Ａ）と図２２
（Ａ）を比較すれば分かるように、図１１（Ａ）の１つ
おきＥＸＯＲ型では、ケース１、２、３の場合に得られ
る遷移点検出情報を、位相選択情報として利用できる。
これに対して、図２２（Ａ）の隣接ＥＸＯＲ型ではケー
ス１の場合に得られる遷移点検出情報しか利用できな
い。また３以上方式の場合の図１１（Ｂ）と図２２
（Ｂ）を比較すれば分かるように、図１１（Ｂ）の１つ
おきＥＸＯＲ型ではケース１、２、３、４の場合に得ら
れる遷移点検出情報を、位相選択情報として利用でき
る。これに対して、図２２（Ｂ）の隣接ＥＸＯＲ型では
ケース１、２の場合に得られる遷移点検出情報しか利用
できない。
（Ａ）を比較すれば分かるように、図１１（Ａ）の１つ
おきＥＸＯＲ型では、ケース１、２、３の場合に得られ
る遷移点検出情報を、位相選択情報として利用できる。
これに対して、図２２（Ａ）の隣接ＥＸＯＲ型ではケー
ス１の場合に得られる遷移点検出情報しか利用できな
い。また３以上方式の場合の図１１（Ｂ）と図２２
（Ｂ）を比較すれば分かるように、図１１（Ｂ）の１つ
おきＥＸＯＲ型ではケース１、２、３、４の場合に得ら
れる遷移点検出情報を、位相選択情報として利用でき
る。これに対して、図２２（Ｂ）の隣接ＥＸＯＲ型では
ケース１、２の場合に得られる遷移点検出情報しか利用
できない。
【０１２０】このように、得られた遷移点検出情報をよ
り多く生かすことができるという意味では、１つおきＥ
ＸＯＲ型の方が有利である。例えば、隣接ＥＸＯＲ型で
は、サンプリングポイントがデータ遷移点に位置してい
る場合に、位相選択情報を得ることができない可能性が
ある。これに対して１つおきＥＸＯＲ型では、図６のよ
うにサンプリングポイントがデータ遷移点に位置してい
る場合にも、位相選択情報を得ることができ、サンプリ
ング位相を変化させることができる。
り多く生かすことができるという意味では、１つおきＥ
ＸＯＲ型の方が有利である。例えば、隣接ＥＸＯＲ型で
は、サンプリングポイントがデータ遷移点に位置してい
る場合に、位相選択情報を得ることができない可能性が
ある。これに対して１つおきＥＸＯＲ型では、図６のよ
うにサンプリングポイントがデータ遷移点に位置してい
る場合にも、位相選択情報を得ることができ、サンプリ
ング位相を変化させることができる。
【０１２１】但し、実際に動作上は、いつまでもデータ
遷移点が見つからない事態は生じにくいため、隣接ＥＸ
ＯＲ型の遷移点検出部でもそれほど問題はない。また、
オーバーサンプリングのレートを例えば４倍以上にする
ことで、隣接ＥＸＯＲ型の問題点も解消できる。
遷移点が見つからない事態は生じにくいため、隣接ＥＸ
ＯＲ型の遷移点検出部でもそれほど問題はない。また、
オーバーサンプリングのレートを例えば４倍以上にする
ことで、隣接ＥＸＯＲ型の問題点も解消できる。
【０１２２】図２３に、隣接ＥＸＯＲ型の遷移点検出部
を採用した場合の判定部３６０の構成例を示す。２ｏｆ
５検出部３６１、３６２、３６３、フィルタ部３６４、
３６８は、図１４、図１５と同様の回路構成を採用でき
る。また、位相選択信号生成部３３６は、遷移点推定信
号ＡＳγ’、ＡＳβ’、ＡＳα’を、各々、位相選択信
号ＳＥＬＣ、ＳＥＬＢ、ＳＥＬＣとして出力するもので
あればよい。
を採用した場合の判定部３６０の構成例を示す。２ｏｆ
５検出部３６１、３６２、３６３、フィルタ部３６４、
３６８は、図１４、図１５と同様の回路構成を採用でき
る。また、位相選択信号生成部３３６は、遷移点推定信
号ＡＳγ’、ＡＳβ’、ＡＳα’を、各々、位相選択信
号ＳＥＬＣ、ＳＥＬＢ、ＳＥＬＣとして出力するもので
あればよい。
【０１２３】なお、隣接ＥＸＯＲ型の遷移点検出部を採
用した場合に、ステートマシン３７０やデータリカバリ
部４００は、１つおきＥＸＯＲ型の場合と同様の構成を
採用できる。
用した場合に、ステートマシン３７０やデータリカバリ
部４００は、１つおきＥＸＯＲ型の場合と同様の構成を
採用できる。
【０１２４】２．６ 従来例との比較
次に本実施形態のスキュー調整回路と、特表平１１−５
１１９２６号公報（米国特許５９０５７６９号公報）に
開示される従来例のスキュー調整回路との相違点につい
て説明する。
１１９２６号公報（米国特許５９０５７６９号公報）に
開示される従来例のスキュー調整回路との相違点につい
て説明する。
【０１２５】図２４（Ａ）、（Ｂ）に従来例のスキュー
調整回路の概略を示す。
調整回路の概略を示す。
【０１２６】オーバーサンプリング部２０からのオーバ
ーサンプルデータは、デジタル位相ロックループ（ＤＰ
ＬＬ）３０に入力される。このＤＰＬＬ３０は、位相合
わせウィンドー５０、位相検出論理回路５２、デジタル
ループフィルタ５４、位相調整有限ステートマシン（Ｆ
ＳＭ）５６を含む。そして、位相合わせウィンドー５０
が含むマルチプレクサ７６からの出力Ｑ［０：１１］の
うちＱ［１，４，７，１０］が、後段のバイト・シンク
ロナイザ３２に入力される。
ーサンプルデータは、デジタル位相ロックループ（ＤＰ
ＬＬ）３０に入力される。このＤＰＬＬ３０は、位相合
わせウィンドー５０、位相検出論理回路５２、デジタル
ループフィルタ５４、位相調整有限ステートマシン（Ｆ
ＳＭ）５６を含む。そして、位相合わせウィンドー５０
が含むマルチプレクサ７６からの出力Ｑ［０：１１］の
うちＱ［１，４，７，１０］が、後段のバイト・シンク
ロナイザ３２に入力される。
【０１２７】図２４（Ｂ）に示すように、位相検出論理
回路５２は、４つの位相検出セル８０、８１、８２、８
３を有する。シリアルデータに対して３倍のオーバーサ
ンプリングが施されているため、各位相検出セルには、
シリアルデータの各ビットについて３つのオーバーサン
プルデータが取り込まれる。
回路５２は、４つの位相検出セル８０、８１、８２、８
３を有する。シリアルデータに対して３倍のオーバーサ
ンプリングが施されているため、各位相検出セルには、
シリアルデータの各ビットについて３つのオーバーサン
プルデータが取り込まれる。
【０１２８】各位相検出セルにおいて、３つのオーバー
サンプルデータが「０００」又は「１１１」の場合に
は、スキューが無いと判断される。また、３つのオーバ
ーサンプルデータが「１００」又は「０１１」の場合に
は、受信データの遅れと判断され、位相検出論理回路５
２はアップ信号６６を出力する。一方、３つのオーバー
サンプルデータが「００１」又は「１１０」の場合に
は、受信データの進みと判断され、位相検出論理回路５
２はダウン信号６８を出力する。
サンプルデータが「０００」又は「１１１」の場合に
は、スキューが無いと判断される。また、３つのオーバ
ーサンプルデータが「１００」又は「０１１」の場合に
は、受信データの遅れと判断され、位相検出論理回路５
２はアップ信号６６を出力する。一方、３つのオーバー
サンプルデータが「００１」又は「１１０」の場合に
は、受信データの進みと判断され、位相検出論理回路５
２はダウン信号６８を出力する。
【０１２９】デジタルループフィルタ５４は、これらの
アップ信号６６、ダウン信号６８に基づいてフィルタ処
理を行い、アップ信号７０、ホールド信号７２、ダウン
信号７４をＦＳＭ５６に出力する。そしてＦＳＭ５６の
制御によりマルチプレクサ７６が位相合わせ動作を行
う。
アップ信号６６、ダウン信号６８に基づいてフィルタ処
理を行い、アップ信号７０、ホールド信号７２、ダウン
信号７４をＦＳＭ５６に出力する。そしてＦＳＭ５６の
制御によりマルチプレクサ７６が位相合わせ動作を行
う。
【０１３０】図２４（Ａ）、（Ｂ）の従来例と本実施形
態のスキュー調整回路の相違点は以下の通りである。 （１）図２４（Ａ）、（Ｂ）の従来例は、マルチプレク
サ７６、位相検出論理回路５２、デジタルループフィル
タ５４、ＦＳＭ５６からなるループを有するデジタルＰ
ＬＬ（Digital Phase Locked Loop）である。即ちマル
チプレクサ７６の出力が、バイト・シンクロナイザ３２
に入力されると共に位相検出論理回路５２に帰還してい
る。
態のスキュー調整回路の相違点は以下の通りである。 （１）図２４（Ａ）、（Ｂ）の従来例は、マルチプレク
サ７６、位相検出論理回路５２、デジタルループフィル
タ５４、ＦＳＭ５６からなるループを有するデジタルＰ
ＬＬ（Digital Phase Locked Loop）である。即ちマル
チプレクサ７６の出力が、バイト・シンクロナイザ３２
に入力されると共に位相検出論理回路５２に帰還してい
る。
【０１３１】これに対して図３の本実施形態には従来例
のようなループが存在しない。即ちデータリカバリ部４
００の出力は、バイト・シンクロナイザには入力される
が、サンプリングポイント選択部３００には帰還されて
いない。 （２）従来例は、位相合わせウィンドー５０をアップ信
号７０やダウン信号７４により進めたり遅らせるデジタ
ルＰＬＬの構成になっている。即ちこの従来例では、図
２４（Ｂ）に示すようにオーバーサンプルデータＱ
[１，４，７，１０］が遷移点間の中心に常に位置する
ように位相合わせウィンドー５０を動かしている。
のようなループが存在しない。即ちデータリカバリ部４
００の出力は、バイト・シンクロナイザには入力される
が、サンプリングポイント選択部３００には帰還されて
いない。 （２）従来例は、位相合わせウィンドー５０をアップ信
号７０やダウン信号７４により進めたり遅らせるデジタ
ルＰＬＬの構成になっている。即ちこの従来例では、図
２４（Ｂ）に示すようにオーバーサンプルデータＱ
[１，４，７，１０］が遷移点間の中心に常に位置する
ように位相合わせウィンドー５０を動かしている。
【０１３２】これに対して本実施形態は、サンプリング
ポイント選択部３００からの選択信号に基づいて、オー
バーサンプルデータの中からサンプルデータを選択する
構成となっている。即ち本実施形態には従来例のような
位相合わせウィンドーが存在せず、デジタルＰＬＬの構
成になっていない。 （３）従来例はブランキング期間のみならずピクセルデ
ータの転送期間においてもスキュー調整が行われる構成
になっている。即ちブランキング期間の同期キャラクタ
を積極的に利用してスキュー調整を行う回路構成になっ
ておらず、図３の保持部３４１〜３４５や図１３の２ｏ
ｆ５検出部３６１〜３６３のような回路を有さない。
ポイント選択部３００からの選択信号に基づいて、オー
バーサンプルデータの中からサンプルデータを選択する
構成となっている。即ち本実施形態には従来例のような
位相合わせウィンドーが存在せず、デジタルＰＬＬの構
成になっていない。 （３）従来例はブランキング期間のみならずピクセルデ
ータの転送期間においてもスキュー調整が行われる構成
になっている。即ちブランキング期間の同期キャラクタ
を積極的に利用してスキュー調整を行う回路構成になっ
ておらず、図３の保持部３４１〜３４５や図１３の２ｏ
ｆ５検出部３６１〜３６３のような回路を有さない。
【０１３３】これに対して本実施形態は、ブランキング
期間の同期キャラクタにより構成される２０ビットの特
性（図８、図９）を有効利用してスキュー調整を行って
いる。即ち、図３の保持部３４１〜３４５に保持された
５区間分（２０ビット）の遷移点検出信号のうち、少な
くとも２区間分の遷移点検出信号が同一結果を示したか
否かを検出する２ｏｆ５検出部３６１〜３６３を有す
る。これにより本実施形態では、ブランキング期間に転
送される同期キャラクタのみに基づいてスキュー調整を
行えるようになる。従って、信号の立ち上がりと立ち下
がりの公平な測定に基づいて遷移点を検出でき、安定し
て正確なスキュー調整が可能になる。 （４）従来例の位相合わせウィンドー５０は、「位相を
進める」、「位相を遅らせる」、「位相を変化させな
い」という３つのステートの調整しかできない。このた
め、クロック・データ間のスキューがシリアルデータの
１／３ビット以上になってしまう、「位相を進める」か
ら「位相を遅らせる」にステートが変化したり、「位相
を進める」から「位相を遅らせる」にステートが変化し
てしまう事態が生じる。これにより、１ビット分のサン
プリングエラーが生じてしまう。
期間の同期キャラクタにより構成される２０ビットの特
性（図８、図９）を有効利用してスキュー調整を行って
いる。即ち、図３の保持部３４１〜３４５に保持された
５区間分（２０ビット）の遷移点検出信号のうち、少な
くとも２区間分の遷移点検出信号が同一結果を示したか
否かを検出する２ｏｆ５検出部３６１〜３６３を有す
る。これにより本実施形態では、ブランキング期間に転
送される同期キャラクタのみに基づいてスキュー調整を
行えるようになる。従って、信号の立ち上がりと立ち下
がりの公平な測定に基づいて遷移点を検出でき、安定し
て正確なスキュー調整が可能になる。 （４）従来例の位相合わせウィンドー５０は、「位相を
進める」、「位相を遅らせる」、「位相を変化させな
い」という３つのステートの調整しかできない。このた
め、クロック・データ間のスキューがシリアルデータの
１／３ビット以上になってしまう、「位相を進める」か
ら「位相を遅らせる」にステートが変化したり、「位相
を進める」から「位相を遅らせる」にステートが変化し
てしまう事態が生じる。これにより、１ビット分のサン
プリングエラーが生じてしまう。
【０１３４】これに対して本実施形態では図１７、図１
９に示すようにステートマシン３７０は４以上のステー
トの調整ができる。従って、サンプリングエラーが生じ
る確率を従来例に比べて低めることができる。
９に示すようにステートマシン３７０は４以上のステー
トの調整ができる。従って、サンプリングエラーが生じ
る確率を従来例に比べて低めることができる。
【０１３５】３．バイト・シンクロナイザ
次に、本実施形態のバイト・シンクロナイザ（データ同
期回路）について説明する。
期回路）について説明する。
【０１３６】データチャンネルとクロックチャンネルと
の間に存在するスキューのために、クロック信号の位相
に対してどのタイミングで１０ビット毎のデータ単位が
受信されるのかが確定しないという問題がある。そこ
で、バイト・シンクロナイザは、受信データにおけるキ
ャラクタの境界を検出して、１０ビット毎のデータ単位
を復元する。キャラクタの境界を検出する手がかりは、
ピクセルデータから得ることは不可能である。しかし、
画像信号のブランキング期間において送信される同期キ
ャラクタをデコードすることによって、キャラクタの区
切りの位置を特定することができる。
の間に存在するスキューのために、クロック信号の位相
に対してどのタイミングで１０ビット毎のデータ単位が
受信されるのかが確定しないという問題がある。そこ
で、バイト・シンクロナイザは、受信データにおけるキ
ャラクタの境界を検出して、１０ビット毎のデータ単位
を復元する。キャラクタの境界を検出する手がかりは、
ピクセルデータから得ることは不可能である。しかし、
画像信号のブランキング期間において送信される同期キ
ャラクタをデコードすることによって、キャラクタの区
切りの位置を特定することができる。
【０１３７】ブランキング期間においては同期キャラク
タＳＣ００＝００１０１０１０１１、ＳＣ０１＝１１０
１０１０１００、ＳＣ１０＝００１０１０１０１０、Ｓ
Ｃ１１＝１１０１０１０１０１のいずれかが転送され
る。いずれの同期キャラクタにおいても、最初の２ビッ
トは同一の値で、第３番目のビットから第９番目のビッ
トまでは交互に変化する値となっている。従って、これ
らの同期キャラクタを検出することは容易である。画像
信号のブランキング期間においては、シリアルデータの
いずれかの位置において、同期キャラクタが必ず検出さ
れる。
タＳＣ００＝００１０１０１０１１、ＳＣ０１＝１１０
１０１０１００、ＳＣ１０＝００１０１０１０１０、Ｓ
Ｃ１１＝１１０１０１０１０１のいずれかが転送され
る。いずれの同期キャラクタにおいても、最初の２ビッ
トは同一の値で、第３番目のビットから第９番目のビッ
トまでは交互に変化する値となっている。従って、これ
らの同期キャラクタを検出することは容易である。画像
信号のブランキング期間においては、シリアルデータの
いずれかの位置において、同期キャラクタが必ず検出さ
れる。
【０１３８】図２５に、本実施形態のバイト・シンクロ
ナイザの構成例を示す。
ナイザの構成例を示す。
【０１３９】ビット列出力部５０８は、シリアルデータ
に基づいて得られたパラレルデータを保持し、保持され
たパラレルデータの中から、１ビットずつシフトしなが
ら抽出された１０ビット（Ｉビット）のビット列Ｄ
［０：９］、Ｄ［１：１０］・・・・Ｄ［９：１８］
（第１〜第Ｍのビット列）を出力する。
に基づいて得られたパラレルデータを保持し、保持され
たパラレルデータの中から、１ビットずつシフトしなが
ら抽出された１０ビット（Ｉビット）のビット列Ｄ
［０：９］、Ｄ［１：１０］・・・・Ｄ［９：１８］
（第１〜第Ｍのビット列）を出力する。
【０１４０】より具体的には図３のスキュー調整回路か
ら出力される１０ビットのパラレルデータは、ビット列
出力部５０８が含むデータ保持部５１０（１０ビットの
フリップフロップ）に供給される。データ保持部５１０
の出力は、更にデータ保持部５２０（１０ビットのフリ
ップフロップ）に入力され、データ保持部５１０及び５
２０に、２組の１０ビットパラレルデータが保持され
る。そしてデータ保持部５１０及び５２０から１９ビッ
トのパラレルデータが取り出され、データ保持部５３０
（１９ビットのフリップフロップ）に供給される。
ら出力される１０ビットのパラレルデータは、ビット列
出力部５０８が含むデータ保持部５１０（１０ビットの
フリップフロップ）に供給される。データ保持部５１０
の出力は、更にデータ保持部５２０（１０ビットのフリ
ップフロップ）に入力され、データ保持部５１０及び５
２０に、２組の１０ビットパラレルデータが保持され
る。そしてデータ保持部５１０及び５２０から１９ビッ
トのパラレルデータが取り出され、データ保持部５３０
（１９ビットのフリップフロップ）に供給される。
【０１４１】そしてデータ保持部５３０からは、１ビッ
トずつずれた１０種類の１０ビットのビット列Ｄ［０：
９］〜Ｄ［９：１８］が、検出部５４１〜５５０（同期
キャラクタ検出部）とビット列選択部５９０とに供給さ
れる。
トずつずれた１０種類の１０ビットのビット列Ｄ［０：
９］〜Ｄ［９：１８］が、検出部５４１〜５５０（同期
キャラクタ検出部）とビット列選択部５９０とに供給さ
れる。
【０１４２】検出部５４１〜５５０（第１〜第Ｍの検出
部）は、ビット列Ｄ［０：９］〜Ｄ［９：１８］（第１
〜第Ｍのビット列）が、ブランキング期間に転送される
同期キャラクタに１回又は複数回連続して一致したか否
かを検出する。そして、一致したビット列に対応する検
出信号がアクティブになる検出信号ＤＥＴ０〜ＤＥＴ９
（第１〜第Ｍの検出信号）を出力する。
部）は、ビット列Ｄ［０：９］〜Ｄ［９：１８］（第１
〜第Ｍのビット列）が、ブランキング期間に転送される
同期キャラクタに１回又は複数回連続して一致したか否
かを検出する。そして、一致したビット列に対応する検
出信号がアクティブになる検出信号ＤＥＴ０〜ＤＥＴ９
（第１〜第Ｍの検出信号）を出力する。
【０１４３】図２６に検出部５４１〜５５０の構成例を
示す。検出部の各々はディレイフリップフロップ５５１
を利用することにより、９ビット単位の検出を複数回並
行して行う。即ち、１回目（第１のタイミング）の検出
において、９ビットのデータＤ０〜Ｄ８について、（Ｄ
０ ＸＮＯＲ Ｄ１） ＡＮＤ （Ｄ１ ＥＸＯＲＤ
２） ＡＮＤ （Ｄ２ ＥＸＯＲ Ｄ３）・・・・ＡＮ
Ｄ （Ｄ７ ＥＸＯＲＤ８）の値を求め、その値が
「１」になれば、１０ビットのビット列と同期キャラク
タとが一致したと判断する。そして、検出部５４１〜５
５０は、入力されたビット列と同期キャラクタとの一致
を２回（広義には複数回）検出した場合には「１」を出
力する。一方、入力されたビット列と同期キャラクタと
の一致を連続して２回（複数回）検出できなかった場合
には「０」を出力する。
示す。検出部の各々はディレイフリップフロップ５５１
を利用することにより、９ビット単位の検出を複数回並
行して行う。即ち、１回目（第１のタイミング）の検出
において、９ビットのデータＤ０〜Ｄ８について、（Ｄ
０ ＸＮＯＲ Ｄ１） ＡＮＤ （Ｄ１ ＥＸＯＲＤ
２） ＡＮＤ （Ｄ２ ＥＸＯＲ Ｄ３）・・・・ＡＮ
Ｄ （Ｄ７ ＥＸＯＲＤ８）の値を求め、その値が
「１」になれば、１０ビットのビット列と同期キャラク
タとが一致したと判断する。そして、検出部５４１〜５
５０は、入力されたビット列と同期キャラクタとの一致
を２回（広義には複数回）検出した場合には「１」を出
力する。一方、入力されたビット列と同期キャラクタと
の一致を連続して２回（複数回）検出できなかった場合
には「０」を出力する。
【０１４４】このようにディレイフリップ５５１を利用
すれば、エクスクルーシブＮＯＲゲート５５２及びエク
スクルーシブＯＲゲート５５３〜５５９を１組設けるだ
けですみ、２組設ける必要がなくなるため、回路を小規
模化できる。
すれば、エクスクルーシブＮＯＲゲート５５２及びエク
スクルーシブＯＲゲート５５３〜５５９を１組設けるだ
けですみ、２組設ける必要がなくなるため、回路を小規
模化できる。
【０１４５】検出部５４１〜５５０からの検出信号ＤＥ
Ｔ０〜ＤＥＴ９は、図１５の選択信号格納部５５８に入
力される。この選択信号格納部５５８は、検出信号ＤＥ
Ｔ０〜ＤＥＴ９のいずれかが「１」（アクティブ）の場
合には、検出信号ＤＥＴ０〜ＤＥＴ９を選択信号ＳＥＬ
０〜ＳＥＬ９として格納する。一方、検出信号ＤＥＴ０
〜ＤＥＴ９のいずれもが「１」でない場合には、既に格
納されている選択信号ＳＥＬ０〜ＳＥＬ９をそのまま保
持する。
Ｔ０〜ＤＥＴ９は、図１５の選択信号格納部５５８に入
力される。この選択信号格納部５５８は、検出信号ＤＥ
Ｔ０〜ＤＥＴ９のいずれかが「１」（アクティブ）の場
合には、検出信号ＤＥＴ０〜ＤＥＴ９を選択信号ＳＥＬ
０〜ＳＥＬ９として格納する。一方、検出信号ＤＥＴ０
〜ＤＥＴ９のいずれもが「１」でない場合には、既に格
納されている選択信号ＳＥＬ０〜ＳＥＬ９をそのまま保
持する。
【０１４６】より具体的には検出信号ＤＥＴ０〜ＤＥＴ
９はＯＲゲート５６０とセレクタ５７０に供給される。
ＯＲゲート５６０は、検出信号ＤＥＴ０〜ＤＥＴ９の論
理和を求め、ＤＥＴ０〜ＤＥＴ９のいずれかが「１」の
時に「１」を出力する。
９はＯＲゲート５６０とセレクタ５７０に供給される。
ＯＲゲート５６０は、検出信号ＤＥＴ０〜ＤＥＴ９の論
理和を求め、ＤＥＴ０〜ＤＥＴ９のいずれかが「１」の
時に「１」を出力する。
【０１４７】格納部５８０（１０ビットのフリップフロ
ップ）に接続されたセレクタ５７０は、ＯＲゲート５６
０の出力が「１」の場合には、検出部５４１〜５５０か
らの検出信号ＤＥＴ０〜ＤＥＴ９を選択して出力し、
「０」の場合には格納部５８０に格納されている選択信
号ＳＥＬ０〜ＳＥＬ９を選択して出力する。そして、セ
レクタ５７０から出力された信号は格納部５８０に格納
される。
ップ）に接続されたセレクタ５７０は、ＯＲゲート５６
０の出力が「１」の場合には、検出部５４１〜５５０か
らの検出信号ＤＥＴ０〜ＤＥＴ９を選択して出力し、
「０」の場合には格納部５８０に格納されている選択信
号ＳＥＬ０〜ＳＥＬ９を選択して出力する。そして、セ
レクタ５７０から出力された信号は格納部５８０に格納
される。
【０１４８】ビット列選択部５９０（セレクタ）は、ビ
ット列Ｄ［０：９］〜Ｄ［９：１８］と選択信号ＳＥＬ
０〜ＳＥＬ９を受け、ビット列Ｄ［０：９］〜Ｄ［９：
１８］の中から、対応する選択信号が「１」（アクティ
ブ）になっているビット列を選択して出力する。例えば
ＳＥＬ０＝１の時にはＤ［０：９］を選択し、ＳＥＬ１
＝１の時にはＤ［１：１０］を選択し、・・・・ＳＥＬ
９＝１の時にはＤ［９：１８］を選択する。
ット列Ｄ［０：９］〜Ｄ［９：１８］と選択信号ＳＥＬ
０〜ＳＥＬ９を受け、ビット列Ｄ［０：９］〜Ｄ［９：
１８］の中から、対応する選択信号が「１」（アクティ
ブ）になっているビット列を選択して出力する。例えば
ＳＥＬ０＝１の時にはＤ［０：９］を選択し、ＳＥＬ１
＝１の時にはＤ［１：１０］を選択し、・・・・ＳＥＬ
９＝１の時にはＤ［９：１８］を選択する。
【０１４９】このように本実施形態のバイト・シンクロ
ナイザは、バレルシフタによるシフト操作ではなく、ビ
ット列選択部５９０による選択操作により、ビット列Ｄ
［０：９］〜Ｄ［９：１８］のいずれかを取り出す。そ
して、取り出されたビット列を、バイト同期データ（１
０ビット毎のデータ単位）として、後段のチャンネル間
シンクロナイザに出力している。
ナイザは、バレルシフタによるシフト操作ではなく、ビ
ット列選択部５９０による選択操作により、ビット列Ｄ
［０：９］〜Ｄ［９：１８］のいずれかを取り出す。そ
して、取り出されたビット列を、バイト同期データ（１
０ビット毎のデータ単位）として、後段のチャンネル間
シンクロナイザに出力している。
【０１５０】４．チャンネル間シンクロナイザ
次に、本実施形態のチャンネル間シンクロナイザ（デー
タ同期回路）について説明する。
タ同期回路）について説明する。
【０１５１】３つのデータチャンネル間に存在するスキ
ューのために、バイト・シンクロナイザから出力される
バイト同期データが、３つのデータチャンネル間で最大
１バイト分ずれている可能性がある。チャンネル間シン
クロナイザは、このようなデータチャンネル間における
スキューを調整するためのものである。
ューのために、バイト・シンクロナイザから出力される
バイト同期データが、３つのデータチャンネル間で最大
１バイト分ずれている可能性がある。チャンネル間シン
クロナイザは、このようなデータチャンネル間における
スキューを調整するためのものである。
【０１５２】チャンネル間シンクロナイザにおいても、
バイト・シンクロナイザと同様に、画像信号のブランキ
ング期間における同期キャラクタを利用してスキューを
検出する。各データチャンネルにおいて送信されるデー
タは、同期キャラクタと、符号化されたピクセルデータ
とを含んでいる。ＤＶＩ規格によれば、同期キャラクタ
が転送されるブランキング期間においてデータイネーブ
ル信号（以下、「ＤＥ信号」ともいう）がローレベル
（非アクティブ）となり、ピクセルデータの転送期間に
おいてＤＥ信号がハイレベル（アクティブ）となる（図
２参照）。そこで、ＤＥ信号の立ち上がり又は立ち下が
りのタイミングに基づいて、これらのデータチャンネル
間におけるスキューを検出することができる。
バイト・シンクロナイザと同様に、画像信号のブランキ
ング期間における同期キャラクタを利用してスキューを
検出する。各データチャンネルにおいて送信されるデー
タは、同期キャラクタと、符号化されたピクセルデータ
とを含んでいる。ＤＶＩ規格によれば、同期キャラクタ
が転送されるブランキング期間においてデータイネーブ
ル信号（以下、「ＤＥ信号」ともいう）がローレベル
（非アクティブ）となり、ピクセルデータの転送期間に
おいてＤＥ信号がハイレベル（アクティブ）となる（図
２参照）。そこで、ＤＥ信号の立ち上がり又は立ち下が
りのタイミングに基づいて、これらのデータチャンネル
間におけるスキューを検出することができる。
【０１５３】従来は、あるデータチャンネル（チャンネ
ル０とする）のＤＥ信号が立ち上がった時に他のデータ
チャンネルのＤＥ信号を検出し、他のデータチャンネル
のいずれかにおいてＤＥ信号がローレベルであったら、
チャンネル０のＤＥ信号を遅らせるというアルゴリズム
が用いられていた。
ル０とする）のＤＥ信号が立ち上がった時に他のデータ
チャンネルのＤＥ信号を検出し、他のデータチャンネル
のいずれかにおいてＤＥ信号がローレベルであったら、
チャンネル０のＤＥ信号を遅らせるというアルゴリズム
が用いられていた。
【０１５４】一方、本実施形態においては、３チャンネ
ル分のＤＥ信号を１つの保持部（フリップフロップ）に
入力してその前後の変化を観測し、パターンマッチング
によって、どのチャンネルのデータを遅延させるかを決
定するようにしている。
ル分のＤＥ信号を１つの保持部（フリップフロップ）に
入力してその前後の変化を観測し、パターンマッチング
によって、どのチャンネルのデータを遅延させるかを決
定するようにしている。
【０１５５】図２７を参照しながら、本実施形態のチャ
ンネル間シンクロナイザにおいて行われるパターンマッ
チングについて説明する。
ンネル間シンクロナイザにおいて行われるパターンマッ
チングについて説明する。
【０１５６】各チャンネルのデータについて、そのデー
タがピクセルデータであるか同期キャラクタであるかを
区別するために用いられるデータイネーブル信号（ＤＥ
信号）は、同期キャラクタが検出されているときに
「０」となり、同期キャラクタが検出されていないとき
に「１」となる。３つのデータチャンネルについてのＤ
Ｅ信号をＤＥ０、ＤＥ１、ＤＥ２とする。そして、第１
のタイミング（第１の基準クロック期間）において入力
されたものをＤＥ０(ｔ0)〜ＤＥ２(ｔ0)と表し、次の第
２のタイミング（第２の基準クロック期間）において入
力されたものをＤＥ０(ｔ1)〜ＤＥ２(ｔ1)と表す。
タがピクセルデータであるか同期キャラクタであるかを
区別するために用いられるデータイネーブル信号（ＤＥ
信号）は、同期キャラクタが検出されているときに
「０」となり、同期キャラクタが検出されていないとき
に「１」となる。３つのデータチャンネルについてのＤ
Ｅ信号をＤＥ０、ＤＥ１、ＤＥ２とする。そして、第１
のタイミング（第１の基準クロック期間）において入力
されたものをＤＥ０(ｔ0)〜ＤＥ２(ｔ0)と表し、次の第
２のタイミング（第２の基準クロック期間）において入
力されたものをＤＥ０(ｔ1)〜ＤＥ２(ｔ1)と表す。
【０１５７】図２７のようにＤＥ０(ｔ0)〜ＤＥ２(ｔ0)
のうちのいずれかが「０」であり、且つ、ＤＥ０(ｔ1)
〜ＤＥ２(ｔ1)の全てが「１」となる状態は、最も遅れ
ているチャンネルのＤＥ信号が立ち上がったタイミング
に相当している。
のうちのいずれかが「０」であり、且つ、ＤＥ０(ｔ1)
〜ＤＥ２(ｔ1)の全てが「１」となる状態は、最も遅れ
ているチャンネルのＤＥ信号が立ち上がったタイミング
に相当している。
【０１５８】ケースＡにおいては、ＤＥ０(ｔ0)〜ＤＥ
２(ｔ0)の全てが「０」であることから、３つのチャン
ネルのＤＥ信号のタイミングが揃っていることが分か
る。このような場合には、選択信号Ｓ０、Ｓ１、Ｓ２と
して、全て「０」を出力する。これにより、各データチ
ャンネルにおいて、遅延されていない方のデータが選択
される。
２(ｔ0)の全てが「０」であることから、３つのチャン
ネルのＤＥ信号のタイミングが揃っていることが分か
る。このような場合には、選択信号Ｓ０、Ｓ１、Ｓ２と
して、全て「０」を出力する。これにより、各データチ
ャンネルにおいて、遅延されていない方のデータが選択
される。
【０１５９】ケースＢにおいては、ＤＥ０(ｔ0)が
「１」で、ＤＥ１(ｔ0)とＤＥ２(ｔ0)が「０」であるこ
とから、チャンネル０のデータのタイミングが進んでい
ることが分かる。このような場合には、選択信号Ｓ０と
して「１」を出力し、選択信号Ｓ１とＳ２として「０」
を出力する。これにより、チャンネル０において、遅延
されている方のデータが選択され、チャンネル１と２に
おいて、遅延されていない方のデータが選択される。以
下同様に、ケースＣにおいてはチャンネル１のデータが
遅延され、ケースＤにおいてはチャンネル２のデータが
遅延される。
「１」で、ＤＥ１(ｔ0)とＤＥ２(ｔ0)が「０」であるこ
とから、チャンネル０のデータのタイミングが進んでい
ることが分かる。このような場合には、選択信号Ｓ０と
して「１」を出力し、選択信号Ｓ１とＳ２として「０」
を出力する。これにより、チャンネル０において、遅延
されている方のデータが選択され、チャンネル１と２に
おいて、遅延されていない方のデータが選択される。以
下同様に、ケースＣにおいてはチャンネル１のデータが
遅延され、ケースＤにおいてはチャンネル２のデータが
遅延される。
【０１６０】ケースＥにおいては、ＤＥ０(ｔ0)が
「０」で、ＤＥ１(ｔ0)とＤＥ２(ｔ0)が「１」であるこ
とから、チャンネル１と２のタイミングが進んでいるこ
とが分かる。このような場合には、選択信号Ｓ０として
「０」を出力し、選択信号Ｓ１とＳ２として「１」を出
力する。これにより、チャンネル０において、遅延され
ていない方のデータが選択され、チャンネル１と２にお
いて、遅延されている方のデータが選択される。以下同
様に、ケースＦにおいてはチャンネル０と２のデータが
遅延され、ケースＧにおいてはチャンネル０と１のデー
タが遅延される。
「０」で、ＤＥ１(ｔ0)とＤＥ２(ｔ0)が「１」であるこ
とから、チャンネル１と２のタイミングが進んでいるこ
とが分かる。このような場合には、選択信号Ｓ０として
「０」を出力し、選択信号Ｓ１とＳ２として「１」を出
力する。これにより、チャンネル０において、遅延され
ていない方のデータが選択され、チャンネル１と２にお
いて、遅延されている方のデータが選択される。以下同
様に、ケースＦにおいてはチャンネル０と２のデータが
遅延され、ケースＧにおいてはチャンネル０と１のデー
タが遅延される。
【０１６１】図２８に本実施形態のチャンネル間シンク
ロナイザの構成例を示し、図２９にそのタイミング波形
図を示す。
ロナイザの構成例を示し、図２９にそのタイミング波形
図を示す。
【０１６２】図２８において、保持部６００（フリップ
フロップ６０１、６０２、６０３）は、各データチャン
ネルについてのＤＥ信号（第１〜第Ｌのデータイネーブ
ル信号）をクロックＣＬＫに基づいて順次保持する。
フロップ６０１、６０２、６０３）は、各データチャン
ネルについてのＤＥ信号（第１〜第Ｌのデータイネーブ
ル信号）をクロックＣＬＫに基づいて順次保持する。
【０１６３】選択信号生成部６０８は、図２９のＨ１に
示すように、第１のタイミング（ｔ 0）で保持された信
号ＤＥ０(ｔ0)〜ＤＥ２(ｔ0)のうちのいずれかが「０」
（非アクティブ）であり、且つ、Ｈ２に示すように、第
２のタイミング（ｔ1）で保持された信号ＤＥ０(ｔ1)〜
ＤＥ２(ｔ1)の全てが「１」（アクティブ）である場合
に、Ｈ３に示すように、ＤＥ０(ｔ0)〜ＤＥ２(ｔ0)を選
択信号Ｓ０〜Ｓ２（第１〜第Ｌの選択信号）として出力
する。
示すように、第１のタイミング（ｔ 0）で保持された信
号ＤＥ０(ｔ0)〜ＤＥ２(ｔ0)のうちのいずれかが「０」
（非アクティブ）であり、且つ、Ｈ２に示すように、第
２のタイミング（ｔ1）で保持された信号ＤＥ０(ｔ1)〜
ＤＥ２(ｔ1)の全てが「１」（アクティブ）である場合
に、Ｈ３に示すように、ＤＥ０(ｔ0)〜ＤＥ２(ｔ0)を選
択信号Ｓ０〜Ｓ２（第１〜第Ｌの選択信号）として出力
する。
【０１６４】より具体的には、保持部６００の出力に
は、第１のタイミング（ｔ0）で入力された信号ＤＥ０
(ｔ0)〜ＤＥ２(ｔ0)が存在し、保持部６００の入力に
は、次の第２のタイミング（ｔ1）で入力された信号Ｄ
Ｅ０(ｔ1)〜ＤＥ２(ｔ1)が存在している。
は、第１のタイミング（ｔ0）で入力された信号ＤＥ０
(ｔ0)〜ＤＥ２(ｔ0)が存在し、保持部６００の入力に
は、次の第２のタイミング（ｔ1）で入力された信号Ｄ
Ｅ０(ｔ1)〜ＤＥ２(ｔ1)が存在している。
【０１６５】そこで、３入力ＮＡＮＤゲート６１０によ
ってＤＥ０(ｔ0)〜ＤＥ２(ｔ0)の反転論理積を求めると
共に、３入力ＡＮＤゲート６２０によってＤＥ０(ｔ1)
〜ＤＥ２(ｔ1)の論理積を求める。そして、ＡＮＤゲー
ト６３０によって、ＮＡＮＤゲート６１０の出力とＡＮ
Ｄゲート６２０の出力との論理積を求める。
ってＤＥ０(ｔ0)〜ＤＥ２(ｔ0)の反転論理積を求めると
共に、３入力ＡＮＤゲート６２０によってＤＥ０(ｔ1)
〜ＤＥ２(ｔ1)の論理積を求める。そして、ＡＮＤゲー
ト６３０によって、ＮＡＮＤゲート６１０の出力とＡＮ
Ｄゲート６２０の出力との論理積を求める。
【０１６６】そしてＡＮＤゲート６３０の出力が「１」
になると、セレクタ６４１〜６４３がＤＥ０(ｔ0)〜Ｄ
Ｅ２(ｔ0)を選択し、選択されたＤＥ０(ｔ0)〜ＤＥ２
(ｔ0)をフリップフロップ６５１〜６５３が保持する。
これにより図２９のＨ３に示すように選択信号Ｓ０〜Ｓ
２が生成される。
になると、セレクタ６４１〜６４３がＤＥ０(ｔ0)〜Ｄ
Ｅ２(ｔ0)を選択し、選択されたＤＥ０(ｔ0)〜ＤＥ２
(ｔ0)をフリップフロップ６５１〜６５３が保持する。
これにより図２９のＨ３に示すように選択信号Ｓ０〜Ｓ
２が生成される。
【０１６７】データ遅延部６６０は、チャンネル０〜２
（第１〜第Ｌのチャンネル）のデータのうち、選択信号
Ｓ０〜Ｓ２（第１〜第Ｌの選択信号）が「１」（アクテ
ィブ）になったチャンネルのデータを遅延させる。
（第１〜第Ｌのチャンネル）のデータのうち、選択信号
Ｓ０〜Ｓ２（第１〜第Ｌの選択信号）が「１」（アクテ
ィブ）になったチャンネルのデータを遅延させる。
【０１６８】より具体的には、図２５のバイト・シンク
ロナイザから出力された３つのチャンネルのバイト同期
データは、データ遅延部６６０が含むフリップフロップ
６６１〜６６３とセレクタ６７１〜６７３の第１の入力
にそれぞれ供給される。フリップフロップ６６１〜６６
３から出力される遅延データは、セレクタ６７１〜６７
３の第２の入力にそれぞれ供給される。セレクタ６７１
〜６７３は、選択信号Ｓ０〜Ｓ２に従って、遅延されて
いないデータと遅延データとのうちの一方をそれぞれ選
択する。これにより、図２９のＨ４に示すように、チャ
ンネル間のスキューが調整されたチャンネル同期データ
を得ることができる。
ロナイザから出力された３つのチャンネルのバイト同期
データは、データ遅延部６６０が含むフリップフロップ
６６１〜６６３とセレクタ６７１〜６７３の第１の入力
にそれぞれ供給される。フリップフロップ６６１〜６６
３から出力される遅延データは、セレクタ６７１〜６７
３の第２の入力にそれぞれ供給される。セレクタ６７１
〜６７３は、選択信号Ｓ０〜Ｓ２に従って、遅延されて
いないデータと遅延データとのうちの一方をそれぞれ選
択する。これにより、図２９のＨ４に示すように、チャ
ンネル間のスキューが調整されたチャンネル同期データ
を得ることができる。
【０１６９】このように本実施形態では、選択信号Ｓ０
〜Ｓ３を生成する選択信号生成部６０８を各チャンネル
毎に設けるのではなく、３つのチャンネルに対して１つ
だけ設けている。これにより回路の小規模化を図れる。
〜Ｓ３を生成する選択信号生成部６０８を各チャンネル
毎に設けるのではなく、３つのチャンネルに対して１つ
だけ設けている。これにより回路の小規模化を図れる。
【０１７０】なお、本実施形態においてはＤＥ信号の立
ち上がりのタイミングを検出するようにしたが、ＤＥ信
号の立ち下がりのタイミングを検出するようにしてもよ
い。
ち上がりのタイミングを検出するようにしたが、ＤＥ信
号の立ち下がりのタイミングを検出するようにしてもよ
い。
【０１７１】なお、本発明は本実施形態に限定されず、
本発明の要旨の範囲内で種々の変形実施が可能である。
本発明の要旨の範囲内で種々の変形実施が可能である。
【０１７２】例えば、明細書中の記載において広義な用
語（Ｊビット区間、第１〜第ＮのＪビット区間、第１〜
第Ｎの遷移点検出信号、データ保持部等）として引用さ
れた用語（４ビット区間、第１〜第５の４ビット区間、
第１〜第５の遷移点検出信号、フリップフロップ等）
は、明細書中の他の記載においても広義な用語に置き換
えることができる。
語（Ｊビット区間、第１〜第ＮのＪビット区間、第１〜
第Ｎの遷移点検出信号、データ保持部等）として引用さ
れた用語（４ビット区間、第１〜第５の４ビット区間、
第１〜第５の遷移点検出信号、フリップフロップ等）
は、明細書中の他の記載においても広義な用語に置き換
えることができる。
【０１７３】また、本発明のスキュー調整回路、データ
同期回路は、図３、図２５、図２８に示す構成に限定さ
れず、種々の変形実施が可能である。例えば図３、図２
５、図２８の構成要素の一部を省略したり、その接続関
係を変更してもよい。或いは、データのビット幅等を変
更してもよい。
同期回路は、図３、図２５、図２８に示す構成に限定さ
れず、種々の変形実施が可能である。例えば図３、図２
５、図２８の構成要素の一部を省略したり、その接続関
係を変更してもよい。或いは、データのビット幅等を変
更してもよい。
【０１７４】また本実施形態では、ＤＶＩ規格でのスキ
ュー調整手法やデータ同期手法に本発明を適用した場合
について説明したが、本発明はこれに限定されない。例
えばＤＶＩ規格と同様の思想に基づく規格やＤＶＩを発
展させた規格でのスキュー調整手法やデータ同期手法に
も本発明は適用できる。
ュー調整手法やデータ同期手法に本発明を適用した場合
について説明したが、本発明はこれに限定されない。例
えばＤＶＩ規格と同様の思想に基づく規格やＤＶＩを発
展させた規格でのスキュー調整手法やデータ同期手法に
も本発明は適用できる。
【図１】ＤＶＩ規格のＴ.Ｍ.Ｄ.Ｓ.リンクのトランスミ
ッタ、レシーバについて説明するための図である。
ッタ、レシーバについて説明するための図である。
【図２】ＤＶＩ規格のＴ.Ｍ.Ｄ.Ｓ.リンクの信号伝送に
ついて説明するための図である。
ついて説明するための図である。
【図３】本実施形態のスキュー調整回路の構成例を示す
図である。
図である。
【図４】１つおきＥＸＯＲ型の遷移点検出部の構成例を
示す図である。
示す図である。
【図５】遷移点検出部の動作を説明するための図であ
る。
る。
【図６】遷移点検出部の動作を説明するための図であ
る。
る。
【図７】遷移点検出信号と、シリアルデータの遷移点が
存在する間隙と、選択すべきサンプリング位相との関係
を示す図である。
存在する間隙と、選択すべきサンプリング位相との関係
を示す図である。
【図８】同期キャラクタにより構成される１０通りの２
０ビットを示す図である。
０ビットを示す図である。
【図９】同期キャラクタにより構成される１０通りの２
０ビットを示す図である。
０ビットを示す図である。
【図１０】図１０（Ａ）、（Ｂ）は、ＡＮＤ方式の検出
信号生成部と３以上方式の検出信号生成部の構成例を示
す図である。
信号生成部と３以上方式の検出信号生成部の構成例を示
す図である。
【図１１】図１１（Ａ）、（Ｂ）は、１つおきＥＸＯＲ
型の遷移点検出部を採用した場合における遷移点推定手
法について説明するための図である。
型の遷移点検出部を採用した場合における遷移点推定手
法について説明するための図である。
【図１２】図１２（Ａ）、（Ｂ）は、少なくとも２区間
分の遷移点検出信号が同一結果を示した場合に、その遷
移点検出信号に基づいて遷移点を推定する手法について
説明するための図である。
分の遷移点検出信号が同一結果を示した場合に、その遷
移点検出信号に基づいて遷移点を推定する手法について
説明するための図である。
【図１３】判定部の構成例を示す図である。
【図１４】２ｏｆ５検出部（同期キャラクタ検出部）の
構成例を示す図である。
構成例を示す図である。
【図１５】フィルタ部の構成例を示す図である。
【図１６】図１６（Ａ）、（Ｂ）は、位相選択信号生成
部の構成例とその真理値表を示す図である。
部の構成例とその真理値表を示す図である。
【図１７】ステートマシンの構成例（状態遷移図）を示
す図である。
す図である。
【図１８】ステートマシンの動作を説明するための図で
ある。
ある。
【図１９】ステートマシンの他の構成例（状態遷移図）
を示す図である。
を示す図である。
【図２０】データリカバリ部の構成例を示す図である。
【図２１】隣接ＥＸＯＲ型の遷移点検出部の構成例を示
す図である。
す図である。
【図２２】図２２（Ａ）、（Ｂ）は、隣接ＥＸＯＲ型の
遷移点検出部を採用した場合における遷移点推定手法に
ついて説明するための図である。
遷移点検出部を採用した場合における遷移点推定手法に
ついて説明するための図である。
【図２３】隣接ＥＸＯＲ型の遷移点検出部を採用した場
合の判定部の構成例を示す図である。
合の判定部の構成例を示す図である。
【図２４】図２４（Ａ）、（Ｂ）は、従来例のスキュー
調整回路の構成を示す図である。
調整回路の構成を示す図である。
【図２５】本実施形態のバイト・シンクロナイザの構成
例を示す図である。
例を示す図である。
【図２６】検出部の構成例を示す図である。
【図２７】本実施形態のチャンネル間シンクロナイザに
おいて行われるパターンマッチングについて説明するた
めの図である。
おいて行われるパターンマッチングについて説明するた
めの図である。
【図２８】本実施形態のチャンネル間シンクロナイザの
構成例を示す図である。
構成例を示す図である。
【図２９】チャンネル間シンクロナイザの動作について
説明するためのタイミング波形図である。
説明するためのタイミング波形図である。
１００ ＰＬＬ回路
２００ オーバーサンプリング部
３００ サンプリングポイント選択部
３０１〜３１２ エクスクルーシブＯＲゲート
３２０ データ保持部
３３０ 遷移点検出部
３３２、３３４、３３６ 検出信号生成部
３４１〜３４５ 保持部
３５０ データ保持部
３６０ 判定部
３６１〜３６３ ２ｏｆ５検出部
３６４、３６８ フィルタ部
３６６ 位相選択信号生成部
３７０ ステートマシン
４００ データリカバリ部
４１０ データ保持部
４２１〜４２４ セレクタ
４３１〜４３５ 保持部
４４０ データ保持部
４５０ セレクタ
５０８ ビット列出力部
５１０、５２０、５３０ データ保持部
５４１〜５５０ 検出部
５５８ 選択信号格納部
５６０ ＯＲゲート
５７０ セレクタ
５８０ 格納部
５９０ ビット列選択部
６００ 保持部
６０１〜６０３、６５１〜６５３、６６１〜６６３ フ
リップフロップ ６１０ ＮＡＮＤゲート ６２０、６３０ ＡＮＤゲート ６４１〜６４３、６７１〜６７３ セレクタ
リップフロップ ６１０ ＮＡＮＤゲート ６２０、６３０ ＡＮＤゲート ６４１〜６４３、６７１〜６７３ セレクタ
Claims (22)
- 【請求項１】 シリアルデータをオーバーサンプリング
することで得られたオーバーサンプルデータを受け、オ
ーバーサンプルデータの比較処理を行い、比較結果に基
づいてシリアルデータの遷移点を推定し、オーバーサン
プリングポイントの中からシリアルデータのサンプリン
グポイントを選択するための選択信号を出力するサンプ
リングポイント選択部と、 オーバーサンプルデータと前記選択信号とを受け、前記
選択信号により選択されるサンプリングポイントでのオ
ーバーサンプルデータを、シリアルデータのサンプルデ
ータとして出力するデータリカバリ部とを含み、 前記サンプリングポイント選択部が、 シリアルデータのＪビット区間単位でオーバーサンプル
データの比較処理を行い、第１〜第ＮのＪビット区間で
の比較処理によりそれぞれ得られた第１〜第Ｎの遷移点
検出信号を保持し、保持された第１〜第Ｎの遷移点検出
信号のうち少なくとも２区間分の遷移点検出信号が同一
結果を示した場合に、同一結果を示した遷移点検出信号
に基づいてシリアルデータの遷移点を推定することを特
徴とするスキュー調整回路。 - 【請求項２】 請求項１において、 ブランキング期間に転送される同期キャラクタのみに基
づいてスキュー調整を行うことを特徴とするスキュー調
整回路。 - 【請求項３】 請求項１又は２において、 前記シリアルデータは、 ピクセルデータが転送される期間では、その遷移が最小
化されるデータであり、 同期キャラクタが転送されるブランキング期間では、前
記第１〜第ＮのＪビット区間のうちの少なくとも２箇所
のＪビット区間において全遷移パターンが現れるデータ
であることを特徴とするスキュー調整回路。 - 【請求項４】 請求項１乃至３のいずれかにおいて、 前記サンプリングポイント選択部が、 オーバーサンプルデータを保持するデータ保持部と、 シリアルデータのＪビット区間単位でオーバーサンプル
データの比較処理を行い、遷移点検出信号を出力する遷
移点検出部と、 シリアルデータの第１〜第ＮのＪビット区間での比較処
理により得られた第１〜第Ｎの遷移点検出信号を保持
し、保持された第１〜第Ｎの遷移点検出信号のうち、少
なくとも２区間分の遷移点検出信号が同一結果を示した
場合に、同一結果を示した遷移点検出信号に基づいてシ
リアルデータの遷移点を推定し、サンプリングポイント
の位相の選択信号を出力する遷移点推定部と、 複数のサンプリングポイントに対応した複数のステート
を有し、前記位相選択信号に基づいてステートを遷移さ
せ、現在のステートに対応するサンプリングポイントの
選択信号を出力するステートマシンとを含むことを特徴
とするスキュー調整回路。 - 【請求項５】 請求項４において、 前記ステートマシンが、少なくとも４つのステートを有
することを特徴とするスキュー調整回路。 - 【請求項６】 シリアルデータをオーバーサンプリング
することで得られたオーバーサンプルデータを受け、オ
ーバーサンプルデータの比較処理を行い、比較結果に基
づいてシリアルデータの遷移点を推定し、オーバーサン
プリングポイントの中からシリアルデータのサンプリン
グポイントを選択するための選択信号を出力するサンプ
リングポイント選択部と、 オーバーサンプルデータと前記選択信号とを受け、前記
選択信号により選択されるサンプリングポイントでのオ
ーバーサンプルデータを、シリアルデータのサンプルデ
ータとして出力するデータリカバリ部とを含み、 ブランキング期間に転送される所定数のビットのシリア
ルデータの中に、Ｊビット区間の全遷移パターンが少な
くとも２つ検出されたことを条件に、スキュー調整を行
うことを特徴とするスキュー調整回路。 - 【請求項７】 シリアルデータをオーバーサンプリング
することで得られたオーバーサンプルデータを受け、オ
ーバーサンプルデータの比較処理を行い、比較結果に基
づいてシリアルデータの遷移点を推定し、オーバーサン
プリングポイントの中からシリアルデータのサンプリン
グポイントを選択するための選択信号を出力するサンプ
リングポイント選択部と、 オーバーサンプルデータと前記選択信号とを受け、前記
選択信号により選択されるサンプリングポイントでのオ
ーバーサンプルデータを、シリアルデータのサンプルデ
ータとして出力するデータリカバリ部とを含み、 前記サンプリングポイント選択部が、 １サンプルおきの所定数の組のオーバーサンプルデータ
の比較処理を行い、比較結果に基づいてシリアルデータ
の遷移点を推定することを特徴とするスキュー調整回
路。 - 【請求項８】 請求項７において、 前記サンプリングポイント選択部が、 １サンプルおきの所定数の組のオーバーサンプルデータ
の排他的論理和を求める所定数のエクスクルーシブＯＲ
ゲートを含むことを特徴とするスキュー調整回路。 - 【請求項９】 データのキャラクタ境界を検出し、キャ
ラクタ境界で区切られたビット列を抽出して出力するデ
ータ同期回路であって、 シリアルデータに基づいて得られたパラレルデータを保
持し、保持されたパラレルデータの中から、１ビットず
つシフトしながら抽出されたＩビットの第１〜第Ｍのビ
ット列を出力するビット列出力部と、 第１〜第Ｍのビット列が、ブランキング期間に転送され
る同期キャラクタに１回又は複数回連続して一致したか
否かを検出し、一致したビット列に対応する検出信号が
アクティブになる第１〜第Ｍの検出信号を出力する第１
〜第Ｍの検出部と、 第１〜第Ｍの検出信号のいずれかがアクティブの場合に
は、第１〜第Ｍの検出信号を第１〜第Ｍの選択信号とし
て格納し、第１〜第Ｍの検出信号のいずれもがアクティ
ブでない場合には、既に格納されている第１〜第Ｍの選
択信号をそのまま保持する選択信号格納部と、 第１〜第Ｍのビット列と第１〜第Ｍの選択信号とを受
け、第１〜第Ｍのビット列の中から、対応する選択信号
がアクティブになっているビット列を選択して出力する
ビット列選択部と、 を含むことを特徴とするデータ同期回路。 - 【請求項１０】 請求項９において、前記第１〜第Ｍの
検出部が、 第１〜第Ｍのビット列が前記同期キャラクタと一致する
か否かを、ディレイフリップフロップとエクスクルーシ
ブＯＲゲートとエクスクルーシブＮＯＲゲートとを用い
て検出することを特徴とするデータ同期回路。 - 【請求項１１】 第１〜第Ｌのシリアルデータが転送さ
れる第１〜第Ｌのチャンネル間の同期をとるデータ同期
回路であって、 ピクセルデータの転送期間においてアクティブになり、
同期キャラクタを転送するブランキング期間において非
アクティブになる第１〜第Ｌのデータイネーブル信号を
保持する保持部と、 第１のタイミングで保持された第１〜第Ｌのデータイネ
ーブル信号のうちのいずれかが非アクティブであり、且
つ、第１のタイミングに続く第２のタイミングで保持さ
れた第１〜第Ｌのデータイネーブル信号の全てがアクテ
ィブである場合に、第１のタイミングで保持された第１
〜第Ｌのデータイネーブル信号を第１〜第Ｌの選択信号
として出力する選択信号生成部と、 第１〜第Ｌのチャンネルのデータのうち、第１〜第Ｌの
選択信号がアクティブになったチャンネルのデータを遅
延させるデータ遅延部と、 を含むことを特徴とするデータ同期回路。 - 【請求項１２】 シリアルデータをオーバーサンプリン
グすることで得られたオーバーサンプルデータの比較処
理を行い、比較結果に基づいてシリアルデータの遷移点
を推定し、オーバーサンプリングポイントの中からシリ
アルデータのサンプリングポイントを選択し、選択され
たサンプリングポイントでのオーバーサンプルデータ
を、シリアルデータのサンプルデータとして出力するス
キュー調整方法であって、 シリアルデータのＪビット区間単位でオーバーサンプル
データの比較処理を行い、第１〜第ＮのＪビット区間で
の比較処理によりそれぞれ得られた第１〜第Ｎの遷移点
検出信号のうち少なくとも２区間分の遷移点検出信号が
同一結果を示した場合に、同一結果を示した遷移点検出
信号に基づいてシリアルデータの遷移点を推定すること
を特徴とするスキュー調整方法。 - 【請求項１３】 請求項１２において、 ブランキング期間に転送される同期キャラクタのみに基
づいてスキュー調整を行うことを特徴とするスキュー調
整方法。 - 【請求項１４】 請求項１２又は１３において、 前記シリアルデータは、 ピクセルデータが転送される期間では、その遷移が最小
化されるデータであり、 同期キャラクタが転送されるブランキング期間では、前
記第１〜第ＮのＪビット区間のうちの少なくとも２箇所
のＪビット区間において全遷移パターンが現れるデータ
であることを特徴とするスキュー調整方法。 - 【請求項１５】 請求項１２乃至１４のいずれかにおい
て、 オーバーサンプルデータを保持し、 シリアルデータのＪビット区間単位でオーバーサンプル
データの比較処理を行い、遷移点検出信号を出力し、 シリアルデータの第１〜第ＮのＪビット区間での比較処
理により得られた第１〜第Ｎの遷移点検出信号を保持
し、保持された第１〜第Ｎの遷移点検出信号のうち、少
なくとも２区間分の遷移点検出信号が同一結果を示した
場合に、同一結果を示した遷移点検出信号に基づいてシ
リアルデータの遷移点を推定し、サンプリングポイント
の位相の選択信号を出力し、 複数のサンプリングポイントに対応した複数のステート
を有するステートマシンのステートを、前記位相選択信
号に基づいて遷移させ、現在のステートに対応するサン
プリングポイントを選択することを特徴とするスキュー
調整方法。 - 【請求項１６】 請求項１５において、 前記ステートマシンが、少なくとも４つのステートを有
することを特徴とするスキュー調整方法。 - 【請求項１７】 シリアルデータをオーバーサンプリン
グすることで得られたオーバーサンプルデータの比較処
理を行い、比較結果に基づいてシリアルデータの遷移点
を推定し、オーバーサンプリングポイントの中からシリ
アルデータのサンプリングポイントを選択し、選択され
たサンプリングポイントでのオーバーサンプルデータ
を、シリアルデータのサンプルデータとして出力するス
キュー調整方法であって、 ブランキング期間に転送される所定数のビットのシリア
ルデータの中に、Ｊビット区間の全遷移パターンが少な
くとも２つ検出されたことを条件に、スキュー調整を行
うことを特徴とするスキュー調整方法。 - 【請求項１８】 シリアルデータをオーバーサンプリン
グすることで得られたオーバーサンプルデータの比較処
理を行い、比較結果に基づいてシリアルデータの遷移点
を推定し、オーバーサンプリングポイントの中からシリ
アルデータのサンプリングポイントを選択し、選択され
たサンプリングポイントでのオーバーサンプルデータ
を、シリアルデータのサンプルデータとして出力するス
キュー調整方法であって、 １サンプルおきの所定数の組のオーバーサンプルデータ
の比較処理を行い、比較結果に基づいてシリアルデータ
の遷移点を推定することを特徴とするスキュー調整方
法。 - 【請求項１９】 請求項１８において、 １サンプルおきの所定数の組のオーバーサンプルデータ
の排他的論理和を求める所定数のエクスクルーシブＯＲ
ゲートにより前記比較処理を行うことを特徴とするスキ
ュー調整方法。 - 【請求項２０】 データのキャラクタ境界を検出し、キ
ャラクタ境界で区切られたビット列を抽出して出力する
データ同期方法であって、 シリアルデータに基づいて得られたパラレルデータを保
持し、保持されたパラレルデータの中から、１ビットず
つシフトしながら抽出されたＩビットの第１〜第Ｍのビ
ット列を出力し、 第１〜第Ｍのビット列が、ブランキング期間に転送され
る同期キャラクタに１回又は複数回連続して一致したか
否かを検出し、一致したビット列に対応する検出信号が
アクティブになる第１〜第Ｍの検出信号を出力し、 第１〜第Ｍの検出信号のいずれかがアクティブの場合に
は、第１〜第Ｍの検出信号を第１〜第Ｍの選択信号とし
て格納し、第１〜第Ｍの検出信号のいずれもがアクティ
ブでない場合には、既に格納されている第１〜第Ｍの選
択信号をそのまま保持し、 第１〜第Ｍのビット列と第１〜第Ｍの選択信号とに基づ
いて、第１〜第Ｍのビット列の中から、対応する選択信
号がアクティブになっているビット列を選択して出力す
ることを特徴とするデータ同期方法。 - 【請求項２１】 請求項２０において、 第１〜第Ｍのビット列が前記同期キャラクタと一致する
か否かを、ディレイフリップフロップとエクスクルーシ
ブＯＲゲートとエクスクルーシブＮＯＲゲートとを用い
て検出することを特徴とするデータ同期方法。 - 【請求項２２】 第１〜第Ｌのシリアルデータが転送さ
れる第１〜第Ｌのチャンネル間の同期をとるデータ同期
方法であって、 ピクセルデータの転送期間においてアクティブになり、
同期キャラクタを転送するブランキング期間において非
アクティブになる第１〜第Ｌのデータイネーブル信号を
保持し、 第１のタイミングで保持された第１〜第Ｌのデータイネ
ーブル信号のうちのいずれかが非アクティブであり、且
つ、第１のタイミングに続く第２のタイミングで保持さ
れた第１〜第Ｌのデータイネーブル信号の全てがアクテ
ィブである場合に、第１のタイミングで保持された第１
〜第Ｌのデータイネーブル信号を第１〜第Ｌの選択信号
として出力し、 第１〜第Ｌのチャンネルのデータのうち、第１〜第Ｌの
選択信号がアクティブになったチャンネルのデータを遅
延させることを特徴とするデータ同期方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002062313A JP3671920B2 (ja) | 2001-11-15 | 2002-03-07 | スキュー調整回路及びスキュー調整方法 |
| TW091110262A TWI221712B (en) | 2001-11-15 | 2002-05-16 | Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method |
| KR1020020027619A KR100563160B1 (ko) | 2001-11-15 | 2002-05-18 | 스큐 조정 회로 및 스큐 조정 방법과 데이터 동기 회로 및 데이터 동기 방법 |
| CNB021401039A CN1307504C (zh) | 2001-11-15 | 2002-05-20 | 畸变调整电路 |
| US10/164,374 US7340655B2 (en) | 2001-11-15 | 2002-06-10 | Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method |
| EP02012872A EP1313257A1 (en) | 2001-11-15 | 2002-06-11 | Skew adjustment circuit, skew adjustment method, data synchronisation circuit, and data synchronization method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-350453 | 2001-11-15 | ||
| JP2001350453 | 2001-11-15 | ||
| JP2002062313A JP3671920B2 (ja) | 2001-11-15 | 2002-03-07 | スキュー調整回路及びスキュー調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218843A true JP2003218843A (ja) | 2003-07-31 |
| JP3671920B2 JP3671920B2 (ja) | 2005-07-13 |
Family
ID=26624536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002062313A Expired - Fee Related JP3671920B2 (ja) | 2001-11-15 | 2002-03-07 | スキュー調整回路及びスキュー調整方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7340655B2 (ja) |
| EP (1) | EP1313257A1 (ja) |
| JP (1) | JP3671920B2 (ja) |
| KR (1) | KR100563160B1 (ja) |
| CN (1) | CN1307504C (ja) |
| TW (1) | TWI221712B (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005025067A1 (ja) * | 2003-09-05 | 2005-03-17 | Seiko Epson Corporation | データ転送制御装置及び電子機器 |
| JP2006246227A (ja) * | 2005-03-04 | 2006-09-14 | Nippon Telegr & Teleph Corp <Ntt> | 位相検出回路 |
| JP2007089092A (ja) * | 2005-09-26 | 2007-04-05 | Rohm Co Ltd | データ再生回路、およびそれを搭載した電子機器 |
| US7251304B2 (en) | 2002-03-22 | 2007-07-31 | Ricoh Company, Ltd. | Bit synchronizing circuit configured to obviate errors from meta-stability |
| JP2008536383A (ja) * | 2005-04-01 | 2008-09-04 | フリースケール セミコンダクター インコーポレイテッド | 多ピン非同期シリアル・インタフェース全体に転送されるデータをビット同期する方法および装置 |
| US7450039B2 (en) | 2006-07-05 | 2008-11-11 | Silicon Library Inc. | Transmission device and electronic apparatus with self-diagnostic function, and self-diagnostic method for use therein |
| US7535257B2 (en) | 2003-09-05 | 2009-05-19 | Seiko Epson Corporation | Receiver circuit, interface circuit, and electronic instrument |
| WO2009069244A1 (ja) * | 2007-11-30 | 2009-06-04 | Panasonic Corporation | 送信方法および送信装置 |
| US8000429B2 (en) | 2006-04-28 | 2011-08-16 | Fujitsu Limited | Jitter correction method and circuit |
| JP5425212B2 (ja) * | 2009-10-09 | 2014-02-26 | 三菱電機株式会社 | 差動符号光送受信装置 |
| JP2015195535A (ja) * | 2014-03-31 | 2015-11-05 | 株式会社アクセル | 画像データ伝送制御方法及び画像表示処理装置 |
| JP5883101B1 (ja) * | 2014-09-29 | 2016-03-09 | ファナック株式会社 | データ再生回路 |
| WO2018225533A1 (ja) * | 2017-06-09 | 2018-12-13 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、受信装置、制御方法、プログラム、および送受信システム |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI298223B (en) * | 2002-11-04 | 2008-06-21 | Mstar Semiconductor Inc | Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions |
| US7198197B2 (en) * | 2002-11-05 | 2007-04-03 | Rambus, Inc. | Method and apparatus for data acquisition |
| US7171321B2 (en) * | 2004-08-20 | 2007-01-30 | Rambus Inc. | Individual data line strobe-offset control in memory systems |
| JP4533715B2 (ja) * | 2004-10-07 | 2010-09-01 | 川崎マイクロエレクトロニクス株式会社 | 位相比較器 |
| US7543172B2 (en) | 2004-12-21 | 2009-06-02 | Rambus Inc. | Strobe masking in a signaling system having multiple clock domains |
| WO2006067716A2 (en) * | 2004-12-23 | 2006-06-29 | Philips Intellectual Property & Standards Gmbh | Interface circuit as well as method for receiving and/or for decoding data signals |
| US7688672B2 (en) * | 2005-03-14 | 2010-03-30 | Rambus Inc. | Self-timed interface for strobe-based systems |
| US7936793B2 (en) * | 2005-04-01 | 2011-05-03 | Freescale Semiconductor, Inc. | Methods and apparatus for synchronizing data transferred across a multi-pin asynchronous serial interface |
| US8121237B2 (en) | 2006-03-16 | 2012-02-21 | Rambus Inc. | Signaling system with adaptive timing calibration |
| KR100780952B1 (ko) * | 2006-06-27 | 2007-12-03 | 삼성전자주식회사 | 디스큐 장치 및 방법, 그리고 이를 이용한 데이터 수신장치및 방법 |
| US7587650B2 (en) * | 2006-12-08 | 2009-09-08 | Intel Corporation | Clock jitter detector |
| US8237773B2 (en) * | 2007-04-20 | 2012-08-07 | Sony Corporation | Communication system and method, sending apparatus and method, receiving apparatus and method, and program |
| US8139697B2 (en) * | 2008-01-29 | 2012-03-20 | United Microelectronics Corp. | Sampling method and data recovery circuit using the same |
| US8219846B2 (en) | 2008-05-20 | 2012-07-10 | Xilinx, Inc. | Circuit for and method of receiving video data |
| US8094766B2 (en) * | 2008-07-02 | 2012-01-10 | Teradyne, Inc. | Tracker circuit and method for automated test equipment systems |
| TWI404012B (zh) * | 2009-07-01 | 2013-08-01 | Mstar Semiconductor Inc | 顯示控制器及其影像信號傳送方法與系統 |
| US8281065B2 (en) * | 2009-09-01 | 2012-10-02 | Apple Inc. | Systems and methods for determining the status of memory locations in a non-volatile memory |
| KR101076109B1 (ko) | 2010-08-10 | 2011-10-21 | 세종대학교산학협력단 | 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치 |
| TWI423588B (zh) | 2010-12-23 | 2014-01-11 | Ind Tech Res Inst | 位準變遷判斷電路及其方法 |
| TWI406504B (zh) * | 2010-12-30 | 2013-08-21 | Sunplus Technology Co Ltd | 利用過取樣的資料回復裝置及其方法 |
| TWI487302B (zh) * | 2011-10-12 | 2015-06-01 | Raydium Semiconductor Corp | 串列資料流的取樣時脈選擇方法 |
| CN105893291B (zh) * | 2014-11-18 | 2020-06-09 | 刘伯安 | 一种异步接收串行数据的方法及装置 |
| KR101729864B1 (ko) * | 2015-11-25 | 2017-04-24 | 주식회사 긱옵틱스테라스퀘어코리아 | 고속 데이터의 신호 검출을 위한 신호 검출기 및 그 방법 |
| CN113891448B (zh) * | 2021-09-15 | 2024-02-27 | 国网福建省电力有限公司福州供电公司 | 一种自组网通信方法及终端 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744533B2 (ja) | 1985-12-30 | 1995-05-15 | 株式会社富士通ゼネラル | デ−タ抜取クロツク発生回路 |
| EP0520127A1 (en) * | 1991-06-28 | 1992-12-30 | ALCATEL BELL Naamloze Vennootschap | Digital synchronizing arrangement using a tuned tapped delay line |
| US5712884A (en) * | 1995-03-31 | 1998-01-27 | Samsung Electronics Co., Ltd. | Data receiving method and circuit of digital communication system |
| US5905769A (en) * | 1996-05-07 | 1999-05-18 | Silicon Image, Inc. | System and method for high-speed skew-insensitive multi-channel data transmission |
| CA2365608C (en) * | 1996-05-07 | 2005-06-14 | Silicon Image, Inc. | System and method for high-speed skew-insensitive multi-channel data transmission |
| JP3438529B2 (ja) | 1997-05-22 | 2003-08-18 | 三菱電機株式会社 | ビット同期方式 |
| US6374361B1 (en) * | 1998-04-23 | 2002-04-16 | Silicon Image, Inc. | Skew-insensitive low voltage differential receiver |
| US6510503B2 (en) * | 1998-07-27 | 2003-01-21 | Mosaid Technologies Incorporated | High bandwidth memory interface |
| JP2000174736A (ja) | 1998-12-08 | 2000-06-23 | Sharp Corp | ビット同期回路 |
| US6735710B1 (en) * | 1999-09-09 | 2004-05-11 | Matsushita Electric Industrial Co., Ltd. | Clock extraction device |
| US6498824B1 (en) * | 1999-09-27 | 2002-12-24 | Intel Corporation | Phase control signals for clock recovery circuits |
| KR100346837B1 (ko) | 2000-09-02 | 2002-08-03 | 삼성전자 주식회사 | 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법 |
| US6907552B2 (en) * | 2001-08-29 | 2005-06-14 | Tricn Inc. | Relative dynamic skew compensation of parallel data lines |
-
2002
- 2002-03-07 JP JP2002062313A patent/JP3671920B2/ja not_active Expired - Fee Related
- 2002-05-16 TW TW091110262A patent/TWI221712B/zh not_active IP Right Cessation
- 2002-05-18 KR KR1020020027619A patent/KR100563160B1/ko not_active IP Right Cessation
- 2002-05-20 CN CNB021401039A patent/CN1307504C/zh not_active Expired - Fee Related
- 2002-06-10 US US10/164,374 patent/US7340655B2/en not_active Expired - Fee Related
- 2002-06-11 EP EP02012872A patent/EP1313257A1/en not_active Withdrawn
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7251304B2 (en) | 2002-03-22 | 2007-07-31 | Ricoh Company, Ltd. | Bit synchronizing circuit configured to obviate errors from meta-stability |
| US7535257B2 (en) | 2003-09-05 | 2009-05-19 | Seiko Epson Corporation | Receiver circuit, interface circuit, and electronic instrument |
| US7984321B2 (en) | 2003-09-05 | 2011-07-19 | Seiko Epson Corporation | Data transfer control device and electronic instrument |
| US7249271B2 (en) | 2003-09-05 | 2007-07-24 | Seiko Epson Corporation | Data transfer control device and electronic instrument |
| WO2005025067A1 (ja) * | 2003-09-05 | 2005-03-17 | Seiko Epson Corporation | データ転送制御装置及び電子機器 |
| JP2006246227A (ja) * | 2005-03-04 | 2006-09-14 | Nippon Telegr & Teleph Corp <Ntt> | 位相検出回路 |
| JP4498954B2 (ja) * | 2005-03-04 | 2010-07-07 | 日本電信電話株式会社 | 位相検出回路 |
| JP2008536383A (ja) * | 2005-04-01 | 2008-09-04 | フリースケール セミコンダクター インコーポレイテッド | 多ピン非同期シリアル・インタフェース全体に転送されるデータをビット同期する方法および装置 |
| JP2007089092A (ja) * | 2005-09-26 | 2007-04-05 | Rohm Co Ltd | データ再生回路、およびそれを搭載した電子機器 |
| US8000429B2 (en) | 2006-04-28 | 2011-08-16 | Fujitsu Limited | Jitter correction method and circuit |
| US7450039B2 (en) | 2006-07-05 | 2008-11-11 | Silicon Library Inc. | Transmission device and electronic apparatus with self-diagnostic function, and self-diagnostic method for use therein |
| WO2009069244A1 (ja) * | 2007-11-30 | 2009-06-04 | Panasonic Corporation | 送信方法および送信装置 |
| JP5425212B2 (ja) * | 2009-10-09 | 2014-02-26 | 三菱電機株式会社 | 差動符号光送受信装置 |
| US8768181B2 (en) | 2009-10-09 | 2014-07-01 | Mitsubishi Electric Corporation | Differential code optical transmission and reception device |
| JP2015195535A (ja) * | 2014-03-31 | 2015-11-05 | 株式会社アクセル | 画像データ伝送制御方法及び画像表示処理装置 |
| JP5883101B1 (ja) * | 2014-09-29 | 2016-03-09 | ファナック株式会社 | データ再生回路 |
| WO2018225533A1 (ja) * | 2017-06-09 | 2018-12-13 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、受信装置、制御方法、プログラム、および送受信システム |
| JPWO2018225533A1 (ja) * | 2017-06-09 | 2020-04-16 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、受信装置、制御方法、プログラム、および送受信システム |
| US11196961B2 (en) | 2017-06-09 | 2021-12-07 | Sony Semiconductor Solutions Corporation | Transmission device, reception device, control method, program, and transmission and reception system |
| JP7050059B2 (ja) | 2017-06-09 | 2022-04-07 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、受信装置、制御方法、プログラム、および送受信システム |
| US11743423B2 (en) | 2017-06-09 | 2023-08-29 | Sony Semiconductor Solutions Corporation | Transmission device, reception device, control method, program, and transmission and reception system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030040002A (ko) | 2003-05-22 |
| JP3671920B2 (ja) | 2005-07-13 |
| CN1307504C (zh) | 2007-03-28 |
| US7340655B2 (en) | 2008-03-04 |
| KR100563160B1 (ko) | 2006-03-22 |
| CN1420406A (zh) | 2003-05-28 |
| EP1313257A1 (en) | 2003-05-21 |
| US20030091136A1 (en) | 2003-05-15 |
| TWI221712B (en) | 2004-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3671920B2 (ja) | スキュー調整回路及びスキュー調整方法 | |
| KR100436676B1 (ko) | 고속, 동기된 데이터 통신을 위한 시스템 및 방법 | |
| US7349509B2 (en) | Multi rate clock data recovery based on multi sampling technique | |
| JP4808769B2 (ja) | 多ピンの非同期シリアル・インターフェースで転送されるデータを同期化するための方法及び装置 | |
| KR100346837B1 (ko) | 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법 | |
| KR960013655B1 (ko) | 고선명 텔레비젼 수상기의 데이터 세그먼트 동기신호검출기 | |
| JP2007274122A (ja) | パラレル変換回路 | |
| US20130181754A1 (en) | High jitter and frequency drift tolerant clock data recovery | |
| US7194057B2 (en) | System and method of oversampling high speed clock/data recovery | |
| JP2003304225A (ja) | データリカバリ回路 | |
| JP2011103552A (ja) | 情報処理装置、及び信号処理方法 | |
| US7359458B2 (en) | Structures and methods for capturing data from data bit streams | |
| US7428283B2 (en) | Data recovery algorithm using data position detection and serial data receiver adopting the same | |
| US7321647B2 (en) | Clock extracting circuit and clock extracting method | |
| JP4840010B2 (ja) | 送信装置、受信装置、伝送システム、および送信方法 | |
| US20070069927A1 (en) | Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream | |
| US20030076562A1 (en) | High speed optical transmitter and receiver with a serializer with a minimum frequency generator | |
| US7242735B2 (en) | Data recovery system and the method thereof | |
| JPH0210619B2 (ja) | ||
| KR20050011760A (ko) | 지터 성분에 둔감한 고속 직렬 링크용 데이터 복원장치 및그 복원방법 | |
| JP2007142860A (ja) | 送信器、受信器及びデータ伝送方法 | |
| JP2000332741A (ja) | 通信装置 | |
| JP2573766B2 (ja) | 映像信号送受信装置 | |
| EP1555776B1 (en) | Fast locking clock and data recovery unit | |
| JP3150071B2 (ja) | データ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |