TWI406504B - 利用過取樣的資料回復裝置及其方法 - Google Patents

Description

利用過取樣的資料回復裝置及其方法

本發明是有關於一種資料回復技術，且特別是有關於一種利用過取樣(over-sampling)的資料回復裝置及其方法。

現今的影像傳送技術可利用最小化傳輸差分信號(Transition Minimized Differential Signaling,簡稱TMDS)規格或高清晰度多媒體介面(High Definition Multimedia Interface,簡稱HDMI)規格來傳遞影像訊號。根據TMDS及HDMI規格標準，傳輸端(Tx)所傳送的時脈信號約略為25~165Mhz，而其影像信號的資料傳輸率則為時脈信號的十倍。也就是說，在一個時脈信號週期中，每個顏色通道(可分為紅色(R)通道、綠色(G)通道及藍色(B)通道)上便承載有十位元的串列資料。因此，TMDS及HDMI規格的接收端(Rx)裝置必須藉由上述關係來選取(pick)及回復(recovery)顏色通道中的串列資料。

而在資料選取的諸多方法中，為了提升資料回復成功率，一般是利用過取樣(over sampling)方法來回復資料。如圖1所示，圖1是習知之三倍過取樣的資料回復系統100的方塊圖。其中，相位對準窗130、相位偵測邏輯電路160、數位迴路濾波器150及相位對準有限狀態機(phase-aligning finite state machine,簡稱相位對準FSM)140可合稱為數位鎖相迴路170。鎖相迴路(phase logic loop,簡稱PLL) 110接收時脈信號CLK，並將時脈信號CLK倍頻2.5倍以輸出12個不同相位(phase)的倍頻時脈信號(multiphase clock signal)112至三倍過取樣器120。

三倍過取樣器120藉由倍頻時脈信號112對串列資料SD進行取樣以產生12位元資料S[0:11]，以使串列資料SD中的每筆資料皆被取樣三次。此外，三倍過取樣器120亦會將前一次取樣的最後1位元資料SP[11]、下一次取樣的第1位元資料SN[0]及上述之12位元資料S[0:11]相結合以成為14位元資料122，並輸出至相位對準窗130。相位對準窗130可利用相位對準信號142以從14位元資料122中選取12個過取樣資料以成為12位元信號Q[0:11]，並從其中選取特定的四位元信號Q[1]Q[4]Q[7]Q[10]作為輸出的回復資料。

另一方面，相位偵測邏輯電路160可依據12位元資料Q[0:11]來判讀出串列資料SD及時脈信號CLK之間的偏斜、高頻抖動等情況，藉以相應地輸出相位偵測信號162。數位迴路濾波器150則根據相位偵測信號162來輸出相位正確建議信號(phase correction recommendation signal)，也就是相位往前信號152及相位往後信號154。因此，相位對準FSM 140便可依據相位往前信號152及相位往後信號154而產生相位對準信號142，以驅使相位對準窗130從14位元資料122中選取12位元信號Q[0:11]，藉以降低資料回復的出錯機率。

請同時參照圖1及圖2，圖2是習知之三倍過取樣的資料回復示意圖。其中，每個位元資料的傳輸時間稱為一個資料單位(UI)。基於上述，由於串列資料SD在一個時脈信號CLK週期中承載有十位元的資料D0~D9，因此三倍過取樣器120每一次便利用12個倍頻時脈信號112的上升緣(未繪示)以對於四個位元資料(本實例中以資料D0~D3為例)進行取樣而產生12位元資料S[0:11]，並取得前一次取樣的最後1位元資料SP[11]及下一次取樣的第1位元資料SN[0]而產生14位元資料122。

一般而言，過取樣的資料回復方法經常使用奇數(odd)倍過取樣技術，位於中間的過取樣資料(例如上述實例的位元信號Q[1]、Q[4]、Q[7]及Q[10])理論上應較為靠近資料眼(data eye)的中央，因此可作為回復資料來輸出。兩側的過取樣資料(例如上述實例的位元信號Q[0]、Q[2:3]、Q[5:6]、Q[8:9]及Q[11])則會受到符元間干擾(Inter Symbol Interference,簡稱ISI)或高頻抖動(Jitter)的影響而不準確。

然而，當串列資料與時脈信號相互之間的偏斜情況太過嚴重、或是串列資料中符元間干擾(Inter Symbol Interference,簡稱ISI)或高頻抖動(Jitter)的影響範圍大於1/3個資料單位(UI)時，三倍過取樣技術出錯機率就會相對應的提升。若以更高倍數的過取樣技術來進行資料回復時，雖可具有較低的出錯機率，但相對地便需要犧牲掉更大的電路面積並增加耗電。此外，偶數倍過取樣技術在最靠近資料眼中央有兩個過取樣點，因此如何選擇過取樣點進行輸出將會是偶數倍過取樣技術所欲解決的問題。

本發明提供一種利用四倍過取樣(over-sampling)的資料回復裝置，其可依據相位調整方向來選擇過取樣點的位元資料以進行輸出，藉以提供較佳的符元間干擾(ISI)及抖動(Jitter)容忍度，並減少資料回復的出錯機率。

另一方面，本發明提供一種利用四倍過取樣的資料回復裝置，其可依據相位調整方向來選擇過取樣點的位元資料以進行輸出，藉以提供較佳的符元間干擾及抖動容忍度，並減少資料回復的出錯機率。

本發明提出一種利用過取樣的資料回復裝置，其包括有過取樣模組、資料重建單元、相位對準單元、相位決定模組及輸出資料校正單元。過取樣模組可接收時脈信號及串列資料，並依據此時脈信號來取樣串列資料，從而輸出M位元資料，並且串列資訊中每一個位元皆被取樣N次，M,N為正整數，且N>3。耦接至過取樣模組的資料重建單元可接收並合併前一次與本次的M位元資料，藉以成為P位元信號，其中P為正整數且P>M。相位對準單元從上述P位元信號中選擇一特定M位元資料，並將此特定M位元資料區分為X群N位元信號，X為正整數且M=X×N。相位決定模組則可依據上述特定M位元資料來判斷一相位調整方向。輸出資料校正單元可將這些每群N位元信號中的第一特定位元及第二特定位元組成第一及第二回復資料，並且輸出資料校正單元會依據上述之相位調整方向來選擇並輸出第一或第二回復資料。

基於上述，本發明實施例為了讓回復資料能更為準確(換言之，為了使輸出的過取樣點能夠更為接近資料眼(data eye)中心)以降低出錯機率，輸出資料校正單元便可依據相位決定模組所判斷的相位調整方向，來選擇最接近資料眼中心的兩個回復資料其中之一來輸出，使其可提供較佳的符元間干擾及高頻抖動容忍度，並減少資料回復的出錯機率。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

現將詳細參考本發明之示範性實施例及其圖式。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/符號代表相同或類似部分。

請參照圖3，圖3是根據本發明一實施例之過取樣(over-sampling)的資料回復裝置300方塊圖。於本實施例中，在此以四倍過取樣的資料回復裝置300作為其實現方式，並且每次可對5位元的串列資料SD進行資料回復。然而，本發明實施例的精神可應用在任何大於3倍的過取樣資料回復裝置中，應用本實施例者亦可依據其設計需求來隨之調整每次對串列資料SD進行資料回復的位元數量，本實施例並不限制於此。

如圖3所示，過取樣的資料回復裝置300包括有過取樣模組(本實施例以四倍過取樣模組310為例，但不限制於此)、資料重建單元340、相位對準單元350、相位決定模組360及輸出資料校正單元370。於本實施例中，資料回復裝置300更包括有相位對準有限狀態機(phase-aligning finite state machine,簡稱FSM) 380。其中，相位對準FSM 380、相位對準單元350、相位決定模組360及輸出資料校正單元370可以合稱為數位鎖相迴路(phase logic loop,簡稱PLL) 390。

請同時參照圖3及圖4，圖4是根據本發明一實施例之時脈信號CLK、串列資料SD及過取樣點的示意圖。四倍過取樣模組310於本實施例中包括有鎖相迴路(PLL) 320及四倍過取樣器330。PLL 320接收時脈信號CLK，並將時脈信號CLK倍頻2倍以輸出相位差18度的20個倍頻時脈信號322(圖4中僅繪示第一個倍頻時脈信號322作為舉例)。四倍過取樣器330接收串列資料SD，並利用倍頻時脈信號322的上升緣對串列資料的五個資料D0~D4進行取樣，藉以產生20位元資料S[0:19]，四倍過取樣器330可在一個倍頻時脈信號322的倍頻時脈週期中取樣5位元的串列資料SD，而且每一個位元皆可被取樣四次。

接著，資料重建單元350在接收到20位元資料S[0:19]時，便會把前一時脈週期取樣的最後7個位元資料SP[13:19]結合上述之20位元資料S[0:19]以輸出27位元資料Q[0:26]。另一方面，相位對準單元350在取得27位元資料Q[0:26]後，便依據相位對準FSM 380的相位調整信號382來選擇27位元資料Q[0:26]當中的20個位元資料D[0:19]，並且將此20個位元資料D[0:19]區分為5群，每群具有4位元資料，亦即第1群至第5群(G1~G5)的4位元資料分別為D[0:3]、D[4:7]、D[8:11]、D[12:15]及D[16:19]。

相位決定模組360便可取得經由相位對準單元350調整之後的20個位元資料D[0:19]，然而，理論上在同一個資料單位(UI)中會有兩個過取樣點接近其資料眼(data eye)中央。於此，本發明實施例的重點在於，輸出資料校正單元370會依據相位決定模組360的相位調整方向來選擇並輸出較接近資料眼中央的過取樣點資料。

圖5是根據本發明一實施例之位元資料D0及不同情況下的過取樣點示意圖。於本實例中，過取樣的資料回復裝置300每次僅對一位元資料(於圖5中以位元資料D0為例)進行過取樣作為舉例，藉以簡化描述。

圖5亦繪示符元間干擾(ISI)或是高頻抖動(Jitter)的出現機率，當過取樣點愈接近位元資料的轉換點時(亦即愈接近資料單位(UI)的兩側)，高頻抖動的出現機率愈高。另一方面，位於資料眼(data eye)區間內的位元資料D0不會受到符元間干擾或高頻抖動所影響，因此在資料眼中的過取樣點應為最佳的輸出回復資料。另外，在此假設位元資料D0為"1"，而位元資料DP9及D1為"0"，藉以便於舉例。

基於上述，圖5的情況1為理想狀況下(亦即時脈信號CLK及串接資訊SD並未有偏移等情況時)對位元資料D0進行過取樣，並藉由相位對準單元350調整後的第一群4位元資料D[0:3]。由於資料D[2]位於資料眼區間中，因此最佳輸出的回復資料應為資料D[2]，並且資料D[0]位在高頻抖動機率最高處，因此D[0:3]有很高機率為[0，1，1，1]。藉此，本實施例的相位決定模組360在接收到D[0:3]為[0，1，1，1]時，便將右移信號致能，藉以使輸出資料校正單元370輸出資料D[2]，相位對準單元350亦在下次取樣時右移一位元，如圖5之情況2所示。

而在情況2中，由於資料D[1]為最佳輸出的回復資料，且D[0:3]有很高機率為[1，1，1，0]。因此相位決定模組360在接收到D[0:3]為[1，1，1，0]時，便將左移信號致能，藉以使輸出資料校正單元370輸出資料D[1]，相位對準單元350亦在下次取樣時左移一位元，從而回到圖5之情況1。基於上述，本實施例便可利用四倍過取樣技術來準確地輸出回復資料，並可降低其出錯機率。

圖5之情況3至情況6則是具有資料偏移的情況。在情況3中，資料D[0]及D[1]皆為最佳輸出的回復資料，且D[0:3]應為[1，1，1，0]，因此基於上述教示，左移信號將會被致能，輸出資料校正單元370便因此而輸出資料D[1]，相位對準單元350亦在下次取樣時左移一位元至情況4。同樣地，在情況5中，資料D[2]及D[3]皆為最佳輸出的回復資料，且D[0:3]應為[0，1，1，1]，因此右移信號將會被致能，輸出資料校正單元370便因此而輸出資料D[2]，相位對準單元350亦在下次取樣時右移一位元至情況6。

藉此，以下將詳細描述圖3之相位決定模組360的致動方式及其電路架構。於圖3中，相位決定模組360包括有相位偵測單元362及相位決定單元364，相位偵測單元362可依據20位元資料D[0:19]來計算出偵測信號组363。相位決定單元364便可依據偵測信號组363來判斷時脈信號CLK及串列資料S的偏移情形來輸出相位正確建議信號366(亦即相位正確建議信號366包括有左移信號及右移信號)，進而調整相位對準方向。藉此，相位決定模組360可藉此判斷出在相位對準時是否需要向左移動或向右移動一位元。相位對準FSM 380則是依據相位正確建議信號366來輸出相位調整信號382。

圖6為圖3之相位偵測單元362的方塊圖，如圖6所示，相位偵測單元362中包括有5個相同的偵測電路610_1~610_5，每個偵測電路610_1~610_5皆對應並接收一群4位元資料，例如第一偵測電路610_1接收第一群G1的4位元資料D[0:3]，第二偵測電路610_2接收第二群G2的4位元資料D[4:7]，並依此類推。根據這些4位元資料，每個偵測電路610_1~610_5分別產生偵測左移信號LF0~LF4及偵測右移信號RT0~RT4，而這些偵測左移信號LF0~LF4及偵測右移信號RT0~RT4組成偵測信號組363以傳輸至相位決定單元364。

圖7則為圖6之偵測電路610_1的邏輯電路圖。於本實施例中，由於偵測電路610_1~610_5皆為相同的電路架構，在此以偵測電路610_1作為舉例來說明之。如圖7所示，偵測電路610_1包括有反互斥或閘(NXOR) 710~750、反閘(NOT) 760及770、反互斥或閘762及772與反及閘(NAND) 765及775。反互斥或閘710接收資料D[0]與D[1]以產生信號a，反互斥或閘720則接收資料D[1]與D[2]以產生信號b，反互斥或閘730接收資料D[2]與D[3]以產生信號c。反互斥或閘740接收信號a與b以產生信號d，而反互斥或閘750則可接收信號b與c以產生信號e。

繼續參照圖7，反閘760接收信號d，反互斥或閘762耦接至反閘760的輸出端並接收信號e。反互斥或閘762的輸出端耦接至反及閘765的第一輸入端，而反及閘765的第二輸入端則接收信號b，藉以於反及閘765的輸出端產生偵測右移信號RT0。此外，反閘770接收信號e，反互斥或閘772耦接至反閘770的輸出端並接收信號b。反互斥或閘772的輸出端耦接至反及閘775的第一輸入端，而反及閘775的第二輸入端則接收信號b，藉以於反及閘775的輸出端產生偵測左移信號LF0。

根據本發明實施例，當D[0:3]為[0，0，0，1]或[1，1，1，0]時，偵測左移信號LT0將會輸出"1"使其致能，否則輸出"0"。另一方面，當D[0:3]為[1，0，0，0]或[0，1，1，1]時，偵測右移信號RT0將會輸出"1"使其致能，否則輸出"0"。換句話說，當偵測右移信號RT0致能時，代表過取樣資料向右移動一個位元的趨勢增加，而當偵測左移信號LF0致能時，代表過取樣資料向左移動一個位元的趨勢增加。

相位決定單元364便將偵測電路610_1~610_5的偵測左移信號LF0~LF4及偵測右移信號RT0~RT4進行統計運算，藉以輸出相位正確建議信號366，而其判斷流程則如圖8所示，圖8是圖3之相位決定單元364的判斷流程圖。

首先，於步驟S810中，當偵測信號組363中偵測右移信號RT0~RT4致能的數目大於等於2時，相位決定單元364將其內的右移旗標RTF加1，否則便將右移旗標RTF歸零。接著，於步驟S820時，當偵測左移信號LF0~LF4致能的數目大於等於2時，相位決定單元364便將左移旗標LFF加1，否則便將左移旗標LFF歸零。而在步驟S830中，當右移旗標RTF大於等於3時，相位決定單元364便致能右移信號RTS，並將右移旗標RTF歸零，而於步驟S840中，當左移旗標LFF大於等於3的情況下，相位決定單元364便致能左移信號LFS，並將左移旗標LFF歸零。

基於上述，當連續三次取樣的偵測右移信號RT0~RT4致能的數目大於等於2時，相位決定單元364便會致能右移信號RTS(右移信號RTS致能時為邏輯"1"，但不限制於此)，而當連續三次取樣的偵測左移信號LF0~LF4致能的數目大於等於2時，相位決定單元364便會致能左移信號LFS(右移信號RTS致能時為邏輯"0"，但不限制於此)。

請回到圖3，輸出資料校正單元370可耦接至相位對準單元350及相位決定模組360，其可取得每一群G1~G5中4位元信號最靠近資料眼中央的第一特定位元及第二特定位元，並且分別利用這些特定位元組成第一回復資料RD1及第二回復資料RD2，藉以依據前述右移信號RTS及左移信號LFS的致能與否來選擇並輸出第一回復資料RD1或第二回復資料RD2。

詳言之，本實施例第一回復資料RD1及第二回復資料RD2皆為5位元的回復資料，第一回復資料RD1由每群4位元信號的第2個最高位元(亦即資料D[1]、D[5]、D[9]、D[13]及D[17])所組成，而第二回復資料RD2則是由每群4位元信號的第2個最低位元(亦即資料D[2]、D[6]、D[10]、D[14]及D[18])所組成。另一方面，在符合本發明精神之其他實施例中，以N倍過取樣技術(N為正整數且N>3)作為其實現方式的第一回復資料RD1則可由每群N位元信號的第Y個最高位元所組成，其中Y為正整數且Y為(N/2)的商。相對地，第二恢復資料RD2則可由每群N位元信號的第Y個最低位元所組成，因此本發明並不限制於此。

在此說明輸出資料校正單元370的電路架構，如圖9所示，圖9為圖3之輸出資料校正單元370的電路圖。輸出資料校正單元370包括有第一電晶體(例如P型電晶體PM)、第二電晶體(例如N型電晶體NM)及多工器910。P型電晶體PM及N型電晶體NM的第一端(例如源極端)分別耦接至系統電壓VDD及接地電壓VSS，其第二端(例如汲極端)則相互耦接，且P型電晶體PM及N型電晶體NM的控制端(例如閘極端)分別接收右移信號RTS及左移信號LFS。

請繼續參照圖9，多工器910的第一端接收第一回復資料RD1，而其第二端則接收第二回復資料RD2，多工器910的控制端則與P型電晶體PM及N型電晶體NM的汲極端相耦接。藉此，當右移信號RTS為邏輯"1"(致能)而左移信號LFS為邏輯"1"(未致能)時，多工器910便可選擇並輸出第一回復資料RD1，且當右移信號RTS為邏輯0(未致能)而左移信號LFS為邏輯0(致能)時，多工器910便可選擇並輸出第二回復資料RD2。

請參照圖11A及圖11B，圖11A與圖11B是分別以三倍(3x)、五倍(5x)及本實施例之四倍(4x)過取樣技術進行資料回復的出錯機率比較圖。圖11A及圖11B的縱軸皆表示資料回復的出錯機率。圖11A的橫軸表示為時脈信號CLK及串列資料SD之間的偏移情況，而圖11B的橫軸則表示為高頻抖動的影響區域，上述兩者皆以資料單元(UI)為單位。由圖11A及圖11B可知，四倍過取樣技術在進行資料回復的出錯機率皆比三倍過取樣技術時為低。並且，採用本實施例的資料回復出錯機率僅在資料偏移正規化定量(Normalization of the offset between data and clock)約略小於0.3時比五倍過取樣技術為高，而於其他情況下皆較低。藉此，圖11A及圖11B應可證明本實施例可提供較佳的符元間干擾及高頻抖動容忍度，並減少資料回復的出錯機率。

從另一觀點來看，圖10是依照本發明一實施例之一種過取樣的資料回復方法流程圖。請同時參照圖3及圖10，過取樣的資料回復方法包括下列步驟：首先，於步驟S1010中，四倍過取樣模組310接收時脈信號CLK及串列資料SD，藉以依據時脈信號CLK來對串列資料SD進行取樣而輸出20位元資料S[0:19]，其中串列資訊SD的每一位元皆被取樣四次。接著，於步驟S1020中，資料重建單元340接收並合併前一次與本次的20位元資料S[0:19]以成為27位元信號Q[0:26]。

而在步驟S1030中，相位對準單元350從27位元信號Q[0:26]中選擇出20位元資料D[0:19]，並將此20位元資料D[0:19]區分為5群的4位元信號。在步驟S1040時，相位決定模組360依據此20位元資料D[0:19]來判斷並致能左移信號LFS或右移信號RTS。並且，在步驟S1050時，輸出資料校正單元370取得每一群N位元信號中的第二最高位元及第二最低位元，藉以組成第一回復資料RD1及第二回復資料RD2。在步驟S1060時，輸出資料校正單元370便會判斷左移信號LFS或右移信號RTS是否致能。當左移信號LFS致能時(即左移信號LFS為"0")，便進入步驟S1070以使輸出資料校正單元370輸出第二回復資料RD2。而在右移信號RTS致能時(即右移信號RTS為"1")，便進入步驟S1080以使輸出資料校正單元370輸出第一回復資料RD1。至於本實施例的其他細部流程及電路架構已包含在上述實施例中，故在此不予贅述。

綜上所述，本發明實施例為了讓回復資料能更為準確(換言之，為了使輸出過取樣點能夠更為接近資料眼中心)以降低出錯機率，輸出資料校正單元370便可依據相位決定模組360所判斷的相位調整方向來選擇最接近資料眼中心的兩個回復資料其中之一藉以輸出，使其可提供較佳的符元間干擾及高頻抖動容忍度，並減少資料回復的出錯機率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．三倍過取樣的資料回復系統

110、320．．．鎖相迴路(PLL)

112、322．．．倍頻時脈信號

120．．．三倍過取樣器

122．．．14位元資料

130．．．相位對準窗

140、380．．．相位對準FSM

142、382．．．相位對準信號

150．．．數位迴路濾波器

152．．．相位往前信號

154．．．相位往後信號

160．．．相位偵測邏輯電路

162．．．相位偵測信號

170、390．．．數位鎖相迴路

300．．．過取樣的資料回復裝置

310．．．四倍過取樣模組

330．．．四倍過取樣器

340．．．資料重建單元

350．．．相位對準單元

360．．．相位決定模組

362．．．相位偵測單元

363．．．偵測信號組

364．．．相位決定單元

366．．．相位正確建議信號

370．．．輸出資料校正單元

610_1~610_5．．．偵測電路

710~750．．．反互斥或閘

760、770．．．反閘

762、772．．．反互斥或閘

765、775．．．反及閘

910．．．多工器

a~e．．．信號

RT0~RT4．．．偵測右移信號

LF0~LF4．．．偵測左移信號

RTF．．．右移旗標

LFF．．．左移旗標

RTS．．．右移信號

LFS．．．左移信號

UI．．．資料單位

SP[11]．．．前一次取樣的最後1位元資料

S[0:19]、Q[0:26]、D[0:19]．．．資料

D0~D9、DP9．．．位元資料

SN[0]．．．下一次取樣的第1位元資料

S810~S840、S1010~S1080．．．步驟

CLK．．．時脈信號

SD．．．串列資料

RD1、RD2、RD．．．回復資料

VDD．．．系統電壓

VSS．．．接地電壓

PM、NM．．．電晶體

圖1是習知之三倍過取樣的資料回復系統的方塊圖。

圖2是習知之三倍過取樣的資料回復示意圖。

圖3是根據本發明一實施例之過取樣的資料回復裝置方塊圖。

圖4是根據本發明一實施例之時脈信號、串列資料及過取樣點的示意圖。

圖5是根據本發明一實施例之位元資料及不同情況下的過取樣點示意圖。

圖6是圖3之相位偵測單元的方塊圖。

圖7是圖6之偵測電路的邏輯電路圖。

圖8是圖3之相位決定單元的判斷流程圖。

圖9是圖3之輸出資料校正單元的電路圖。

圖10是依照本發明一實施例之一種過取樣的資料回復方法流程圖。

圖11A與圖11B是分別以三倍、五倍及本實施例之四倍過取樣技術進行資料回復的出錯機率比較圖。

300．．．過取樣的資料回復裝置

310．．．四倍過取樣模組

320．．．鎖相迴路(PLL)

322．．．倍頻時脈信號

330．．．四倍過取樣器

340．．．資料重建單元

350．．．相位對準單元

360．．．相位決定模組

362．．．相位偵測單元

363．．．偵測信號组

364．．．相位決定單元

366．．．相位正確建議信號

370．．．輸出資料校正單元

380．．．相位對準有限狀態機(FSM)

382．．．相位調整信號

390．．．數位鎖相迴路

CLK．．．時脈信號

S[0:19]、Q[0:26]、D[0:19]．．．資料

SD．．．串列資料

RD1、RD2、RD．．．回復資料

Claims (16)

1. 一種利用過取樣(over sampling)的資料回復裝置，包括：一過取樣模組，用以接收一時脈信號及一串列資料，並依據該時脈信號取樣該串列資料，以輸出M位元資料，其中該串列資訊的每一位元被取樣N次，M,N為正整數，且N>3；一資料重建單元，耦接至該過取樣模組，用以接收並合併前一次與本次的該M位元資料以成為一P位元信號，其中P為正整數且P>M；一相位對準單元，耦接至該資料重建單元，用以從該P位元信號中選擇一特定M位元資料，並將該特定M位元資料區分為X群N位元信號，X為正整數且M=X×N；一相位決定模組，用以依據該特定M位元資料來判斷一相位調整方向；以及一輸出資料校正單元，耦接至該相位對準單元及該相位決定模組，用以取得每群N位元信號中的一第一特定位元及一第二特定位元，藉以組成一第一及一第二回復資料，並依據該相位調整方向以選擇並輸出該第一及該第二回復資料其中之一。
2. 如申請專利範圍第1項所述之資料回復裝置，其中每群N位元信號的第Y個最高位元組成該第一回復資料，每群N位元信號的第Y個最低位元組成該第二恢復資料，其中，Y為N/2的商，且 該相位決定模組依據該特定M位元資料產生一左移信號及一右移信號其中之一，當該左移信號致能時，該輸出資料校正單元輸出該第二回復資料，而當該右移信號致能時，該輸出資料校正單元輸出該第一回復資料。
3. 如申請專利範圍第2項所述之資料回復裝置，其中該輸出資料校正單元包括：一第一電晶體，其第一端耦接一系統電壓，其控制端接收該左移信號；一第二電晶體，其第一端耦接一接地電壓，其控制端接收該右移信號，且該第一及該第二電晶體的第二端相互耦接；以及一多工器，其第一端接收該第二回復資料，其第二端接收該第一回復資料，且該多工器的控制端耦接至該第一及該第二電晶體的的第二端。
4. 如申請專利範圍第2項所述之資料回復裝置，其中該相位決定模組包括：一相位偵測單元，用以依據該特定M位元資料來計算一偵測信號组；以及一相位決定單元，耦接至該相位偵測單元，用以依據該偵測信號组而輸出該左移信號和該右移信號其中之一。
5. 如申請專利範圍第4項所述之資料回復裝置，其中該過取樣模組對該串列資訊之每一位元的取樣次數為4次。
6. 如申請專利範圍第5項所述之資料回復裝置，其中該相位偵測單元包括：X個偵測電路，每一偵測電路用以接收對應之該群4位元信號並產生一偵測左移信號及一偵測右移信號，其中，X個偵測電路所分別產生的該些偵測左移信號及該些偵測右移信號組成該偵測信號组。
7. 如申請專利範圍第6項所述之資料回復裝置，其中每一偵測電路包括：一第一反互斥或閘，接收對應之該群4位元資料的一第一位元資料與一第二位元資料，以產生一信號a；一第二反互斥或閘，接收對應之該群4位元資料的一第二位元資料與一第三位元資料，以產生一信號b；一第三反互斥或閘，接收對應之該群4位元資料的一第三位元資料與一第四位元資料，以產生一信號c；一第四反互斥或閘，接收該信號a及該信號b以產生一信號d；一第五反互斥或閘，接收該信號b及該信號c以產生一信號e；一第一反閘，接收該信號d；一第一反互斥或閘，耦接至該第一反閘的輸出端並接收該信號e；一第一反及閘，耦接至該第一反或閘的輸出端並接收該信號b以產生該偵測右移信號；一第二反閘，接收該信號e； 一第二反互斥或閘，耦接至該第二反閘的輸出端並接收該信號d；以及一第二反及閘，耦接至該第二反或閘的輸出端並接收該信號b以產生該偵測左移信號。
8. 如申請專利範圍第4項所述之資料回復裝置，其中該相位決定單元包括一判斷流程，包括下列步驟：當該偵測信號組中之該些偵測右移信號致能的數目大於等於2時，將一右移旗標增加1，否則將該右移旗標歸零；當該偵測信號組中之該些偵測左移信號致能的數目大於等於2時，將一左移旗標增加1，否則將該左移旗標歸零；當該右移旗標大於等於3時，致能該右移信號，並將該右移旗標歸零；以及當該左移旗標大於等於3時，致能該左移信號，並將該左移旗標歸零。
9. 如申請專利範圍第1項所述之資料回復裝置，其中該M位元資料及該特定M位元資料具有20位元，該特定M位元資料被區分為5群4位元信號，且該特定M位元資料中的一第一位元資料、一第五位元資料、一第九位元資料、一第十三位元資料及一第十七位元資料作為該第一回復資料，而該特定M位元資料中的一第二位元資料、一第六位元資料、一第十位元資料、一第十四位元資料及一第十八位元資料作為該第二回復資料。
10. 如申請專利範圍第1項所述之資料回復裝置，其中該過取樣模組包括：一鎖相迴路，用以接收該時脈信號以產生M個倍頻時脈信號；以及一過取樣器，耦接至該鎖相迴路，用以依據該些倍頻時脈信號取樣該串列資料，以輸出M位元資料，其中該串列資訊的每一位元被取樣N次。
11. 一種利用過取樣的資料回復方法，包括：接收一時脈信號及一串列資料，並依據該時脈信號取樣該串列資料，以輸出M位元資料，其中該串列資訊的每一位元被取樣N次，M,N為正整數，且N>3；接收並合併前一次與本次的該M位元資料以成為一P位元信號，其中P為正整數且P>M；從該P位元信號中選擇一特定M位元資料，並將該特定M位元資料區分為X群N位元信號，X為正整數且M=X×N；依據該特定M位元資料來判斷一相位調整方向；取得每群N位元信號中的一第一特定位元及一第二特定位元，藉以組成一第一及一第二回復資料；以及依據該相位調整方向以選擇並輸出該第一及該第二回復資料其中之一。
12. 如申請專利範圍第11項所述之資料回復方法，其中每群N位元信號的第Y個最高位元組成該第一回復資 料，每群N位元信號的第Y個最低位元組成該第二恢復資料，Y為N/2的商，並且，依據該相位調整方向以輸出該第一及該第二回復資料其中之一包括下列步驟：依據該特定M位元資料產生一左移信號及一右移信號其中之一；當該左移信號致能時，輸出該第二回復資料；以及當該右移信號致能時，輸出該第一回復資料。
13. 如申請專利範圍第11項所述之資料回復方法，其中依據該特定M位元資料來判斷該相位調整方向包括下列步驟：依據該特定M位元資料計算一偵測信號组；以及依據該偵測信號组輸出該左移信號和該右移信號其中之一。
14. 如申請專利範圍第13項所述之資料回復方法，計算該偵測信號组包括下列步驟：接收並依據每群N位元信號產生一偵測左移信號及一偵測右移信號，其中依據每群N位元信號所分別產生的該些偵測左移信號及該些偵測右移信號組成該偵測信號组。
15. 如申請專利範圍第14項所述之資料回復方法，依據該偵測信號组輸出該左移信號和該右移信號其中之一包括下列步驟： 當該偵測信號組中之該些偵測右移信號致能的數目大於等於2時，將一右移旗標增加1，否則將該右移旗標歸零；當該偵測信號組中之該些偵測左移信號致能的數目大於等於2時，將一左移旗標增加1，否則將該左移旗標歸零；當該右移旗標大於等於3時，致能該右移信號，並將該右移旗標歸零；以及當該左移旗標大於等於3時，致能該左移信號，並將該左移旗標歸零。
16. 如申請專利範圍第12項所述之資料回復方法，其中該過取樣模組對該串列資訊之每一位元的取樣次數為4次，該特定M位元資料具有20位元，該特定M位元資料被區分為5群4位元信號，且該特定M位元資料中的一第一位元資料、一第五位元資料、一第九位元資料、一第十三位元資料及一第十七位元資料作為該第一回復資料，而該特定M位元資料中的一第二位元資料、一第六位元資料、一第十位元資料、一第十四位元資料及一第十八位元資料作為該第二回復資料。